非易失性半導(dǎo)體存儲器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種非易失性半導(dǎo)體存儲器（nonvolatilesemiconductormemoir)， 尤其涉及一種利用包含可變電阻元件的電阻式存儲器的存儲器陣列（memoryarray)的構(gòu) 造。
【背景技術(shù)】
[0002] 作為代替快閃存儲器（flashmemo巧）的非易失性存儲器，利用可變電阻元件的電 阻式存儲器受到注目。電阻式存儲器是通過對可變電阻元件的薄膜（例如金屬氧化物等） 施加電壓而可逆且非易失地設(shè)定可變電阻層的電阻，從而儲存資料（data)。電阻式存儲器 具有寫入操作電壓低、寫入抹除時間短、存儲時間長、非破壞性讀取、多狀態(tài)存儲、結(jié)構(gòu)簡單 W及所需面積小等優(yōu)點，在未來個人電腦和電子設(shè)備上極具應(yīng)用潛力。
[0003] 圖1示出一典型的電阻式存儲器陣列。一個存儲器的單元單位CU包括可變電阻 元件及與該可變電阻元件串聯(lián)連接的存取用晶體管。存儲器陣列包含由mXn(m、n為1W 上的整數(shù)）個單元單位形成的二維陣列，晶體管的柵極連接于字線，漏極區(qū)域連接于可變 電阻元件的其中一端點，源極區(qū)域連接于源極線?？勺冸娮柙牧硪欢它c連接于位線。
[0004] 可變電阻元件包含一可變電阻的薄膜（例如是氧化給化fOx)等金屬氧化物），可 通過所施加電壓的大小及極性，而將電阻值可逆且非易失地設(shè)定為低電阻狀態(tài)或高電阻狀 態(tài)。將可變電阻元件設(shè)定（或?qū)懭耄楦唠娮锠顟B(tài)的情況稱為設(shè)置（SET),將可變電阻元件 設(shè)定（或?qū)懭耄榈碗娮锠顟B(tài)的情況稱為重設(shè)（RESET)。
[0005] 單元單位可通過字線、位線及源極線W位元為單位進(jìn)行選擇。例如，在對單元單位 Mll進(jìn)行寫入的情況下，通過字線WLl使晶體管導(dǎo)通，且對位線化1、源極線SLl施加與設(shè)置 或重設(shè)對應(yīng)的電壓。由此，設(shè)置或重設(shè)可變電阻元件。在進(jìn)行單元單位Mll的讀出的情況 下，通過字線WLl使晶體管導(dǎo)通，且對位線化1、源極線SLl施加用W讀出的電壓。在位線 BLl顯現(xiàn)與可變電阻元件的設(shè)置或重設(shè)對應(yīng)的電壓或電流，通過感測電路（sensecircuit) 來檢測該電壓或電流。
[0006] 典型的電阻式存儲器有如圖1所示般由一個晶體管（IT)及一個可變電阻元件 (IR)構(gòu)成的存儲器單元單位，除此W外也有如圖2所示般由兩個晶體管及兩個可變電阻元 件（2T+2R)的存儲器單元單位。請參照圖2,圖中之單元單位包括串聯(lián)連接在一對位線化、 位線瓦:之間的一對存取用晶體管T1、晶體管T2與一對可變電阻元件RU可變電阻元件R2。 其中，晶體管T1、晶體管T2的源極共同連接至一共用源極線化，晶體管Tl與可變電阻元件 Rl串聯(lián)連接在位線化與共用源極線化之間，晶體管T2與可變電阻元件R2串聯(lián)連接在共 用源極線化與位線忘i；之間。而且，晶體管T1、晶體管T2的柵極共同地連接于字線WL。所 述2T+2R架構(gòu)的單元單位CU可通過在一對可變電阻元件中儲存互補的（complementary) 資料W提升存取速度。
[0007] 互補的單元單位CU是在對任一可變電阻元件進(jìn)行設(shè)置時，對另一可變電阻元件 進(jìn)行重設(shè)。所W，在一對位線化、位線商C之間會產(chǎn)生一信號差，并可利用該信號差判定資料 是"0"還是"1"。因此，其可靠性較單一位線（Singlebitline)高，并可進(jìn)行高速存取。
[0008] 圖3示出圖2所示的存儲器單元的構(gòu)成的示意性剖視圖。請參照圖3,在P型的 娃基板區(qū)域10上，形成晶體管Tl及晶體管T2。晶體管T1、晶體管T2包含形成在柵極氧 化層20A、柵極氧化層20B上的柵極22A、柵極22B，兩個柵極22A、柵極22B共同地連接于 字線WU未示出）。接著，在晶體管Tl及晶體管T2的兩側(cè)形成N型的擴(kuò)散區(qū)域作為晶體 管Tl的漏極區(qū)域12、晶體管T2的漏極區(qū)域16、W及晶體管Tl與晶體管T2共用的源極區(qū) 域14。之后，形成一覆蓋晶體管Tl及晶體管T2的層間介電層（未示出），并在第一層間 介電層形成與漏極區(qū)域12、漏極區(qū)域16連接的通孔（via)及/或埋入插塞（plug)等接點 (contact) 24A、接點24B。接著，在娃基板區(qū)域10上依序順應(yīng)性的形成一第一金屬層（未示 出）、一可變電阻層（未示出）W及一第二金屬層（未示出），并對所述第一金屬層、所述可 變電阻層W及所述第二金屬層進(jìn)行一圖案化步驟W在接點24A及接點24B上形成可變電阻 元件Rl、可變電阻元件R2。之后，形成第二層間介電層，在第二層間介電層形成與可變電阻 元件RU可變電阻元件R2連接的通孔及/或埋入插塞等接點26A、接點26B。然后，在接點 26A、接點2她上形成位線化、位巧瓦。
[0009] 在形成如圖1、圖2所示的單元單位的情況下，必須在形成晶體管后，在娃基板上 順應(yīng)性的形成作為可變電阻元件的材料（如第一金屬層、可變電阻層及第二電阻層），之后 W與晶體管的漏極區(qū)域?qū)?zhǔn)的方式對該材料進(jìn)行圖案化（patterning),步驟較為繁雜。而 且，如果可變電阻元件的形狀或大小因圖案化而產(chǎn)生偏差，會導(dǎo)致可變電阻元件的電阻值 產(chǎn)生變動，存儲器的可靠性降低。

【發(fā)明內(nèi)容】

[0010] 本發(fā)明是要解決所述現(xiàn)有的課題，目的在于提供一種容易制造且可靠性高的非易 失性半導(dǎo)體存儲器。
[0011] 本發(fā)明的非易失性半導(dǎo)體儲存器具有存儲器陣列，所述存儲器陣列是將多個包含 可逆且非易失地進(jìn)行轉(zhuǎn)變的存儲元件與連接于該存儲元件的晶體管的單元單位形成為矩 陣狀而成，晶體管的柵極連接于字線，晶體管的其中一擴(kuò)散區(qū)域通過所述存儲元件而連接 于位線或源極線，另一擴(kuò)散區(qū)域連接于源極線或位線，所述存儲元件選擇性地形成在沿所 述存儲器陣列的行方向延伸的薄膜內(nèi)。
[0012] 優(yōu)選為所述存儲元件自行對準(zhǔn)地形成在與位線或源極線的接點的位置。優(yōu)選為所 述薄膜形成在形成所述晶體管的柵極的層與形成所述位線或源極線的層之間。優(yōu)選為所述 薄膜形成在形成所述晶體管的柵極的層與半導(dǎo)體基板表面之間。優(yōu)選為所述薄膜W覆蓋多 行晶體管的方式沿所述存儲器陣列的列方向延伸。優(yōu)選為所述存儲元件為可變電阻元件。 優(yōu)選為所述薄膜通過在與所述位線接觸的區(qū)域進(jìn)行成型，而選擇性地形成可變電阻元件。 優(yōu)選為在所述薄膜內(nèi)形成用W與源極線連接的低電阻的接點區(qū)域。優(yōu)選為所述接點區(qū)域在 成型后被重設(shè)為低電阻狀態(tài)。優(yōu)選為所述單元單位包含一對存取用晶體管與一對存儲元 件，一對晶體管的柵極共同地連接于字線，在一對存儲元件儲存著互補的狀態(tài)。
[001引[發(fā)明效果]
[0014] 根據(jù)本發(fā)明，在沿存儲器陣列的行方向延伸的薄膜內(nèi)選擇性地形成存儲元件，因 此可簡化其構(gòu)成及制造。進(jìn)而，可抑制存儲元件的偏差，提高存儲器的可靠性。
【附圖說明】
[0015] 圖1示出一具1T+1R架構(gòu)的存儲器單元單位所構(gòu)成的電阻式存儲器陣列。
[0016] 圖2示出2T+2R架構(gòu)的存儲器單元單位。
[0017] 圖3示出圖2所示的存儲器單元單位的構(gòu)成的示意性剖視圖。
[0018] 圖4示出本發(fā)明的實施例的電阻式存儲器的構(gòu)成的方塊圖。
[0019] 圖5示出本發(fā)明的實施例的電阻式存儲器的陣列構(gòu)成的圖。
[0020] 圖6是本發(fā)明的第一實施例的單元單位的示意性概略剖視圖。
[0021] 圖7示出本發(fā)明的實施例的單元單位的成型時的偏壓電壓化iasvoltage)的一例 的圖。
[0022] 圖8是示意性地示出本發(fā)明的第一實施例的單元單位的成型后的狀態(tài)的剖視圖。
[0023] 圖9A示出本發(fā)明的實施例的存儲器陣列的一部分的示意性俯視圖。
[0024] 圖9B、圖9C是表示本發(fā)明的實施例的存儲器陣列的一部分的示意性俯視圖，且是 表示單元單位包含1T+1R的示例的圖。
[0025] 圖10示出本發(fā)明的實施例的薄膜的另一形成例的示意性俯視圖。
[0026] 圖11是本發(fā)明的第二實施例的存儲器陣列的示意性剖視圖。
[0027] 圖12A是本發(fā)明的第二實施例的存儲器陣列的示意性俯視圖。
[0028] 圖12B是本發(fā)明的第二實施例的存儲器陣列的示意性俯視圖，且是表示單元單位 包含1T+1R的示例的圖。
[0029] 圖12C是本發(fā)明的第二實施例的存儲器陣列的示意性俯視圖，且是表示單元單位 包含2T巧R的示例的圖。
[0030] 圖13示出本發(fā)明的第二實施例的存儲器陣列的另一構(gòu)成的俯視圖。
[0031] 圖14示出本發(fā)明的第H實施例的存儲器單元陣列的構(gòu)成的示意性剖視圖。
[0032] 圖15示出本發(fā)明的實施例的儲存互補的狀態(tài)的單元單位的另一構(gòu)成例的圖。
[0033] 其中，附圖標(biāo)記說明如下：
[0034] 10;娃基板區(qū)域
[0035] 12、16;漏極區(qū)域
[0036] 14、14A、14B:源極區(qū)域
[0037] 20A、20B;柵極氧化層
[0038] 22A、22B;柵極
[0039] 244、248、24(：、264、2她、26(：;接點
[0040] 100;電阻式存儲器
[00川110;薄膜
[0042] 101 ;存儲器陣列
[004引120 ;接點
[0044] 102 ;輸入輸出緩沖器
[004引130 ;接點
[004引 103 ;位址暫存器
[0047] 140;資料暫存器
[0048] 1