使用在NAND閃存的行譯碼器。
[0029]圖3繪示圖2的電平移位器的電壓曲線(trace)，其顯示選擇方塊訊號。
[〇〇3〇] 圖4繪示圖2的電平移位器的電壓曲線，其顯示非選擇方塊訊號。
[0031]圖5繪示具有相對低的交叉電流的電平移位器，此電平移位器可被使用在NAND閃存的行譯碼器。
[0032]圖6繪示圖5的電平移位器的電壓曲線，其顯示選擇方塊訊號。
[0033]圖7繪示圖5的電平移位器的電壓曲線，其顯示非選擇方塊訊號。
[0034]圖8繪示具有存儲器陣列的集成電路的一部分的方塊圖，包含圖5的電平移位器。
[0035]圖9繪示圖8的方塊圖的譯碼級，傳送選擇與非選擇訊號至圖10及圖11的電平移位級。
[0036]圖10繪示圖8的方塊圖的電平移位級，用于字線通道晶體管訊號，并整合圖5的電平移位器。
[0037]圖11繪示圖8的方塊圖的電平移位級，用于源級線通道晶體管訊號，并整合圖5的電平移位器。
[0038]圖12繪示圖8的方塊圖的通道晶體管，接收來自圖10及圖11的電平移位器的通道晶體管訊號。
[0039]圖13繪示圖10及圖11的電平移位器的電壓曲線，其顯示選擇方塊訊號。
[0040]圖14繪示圖10及圖11的電平移位器的電壓曲線，其顯示非選擇方塊訊號。
[0041]圖15繪示圖5的電平移位器的一種變化實施例。
[0042]圖16繪示圖15的電平移位器的電壓曲線，其顯示選擇方塊訊號。
[0043]圖17繪示圖15的電平移位器的電壓曲線，其顯示非選擇方塊訊號。
[0044]圖18繪示圖15的電平移位器的另一種變化實施例。
[0045]圖19繪示各種電平移位器的各個電路區(qū)域的直方圖。
[0046]圖20繪示包含各種電平移位器的集成電路的各個電路區(qū)域的直方圖。
[0047]圖21繪示包含非易失存儲單元的陣列與其他電路的集成電路的方塊圖。
[0048]圖22繪示具有相對低交叉電流的圖5的電平移位器的變化，其可被使用在NAND閃存的行譯碼器。
[0049]圖23繪示電平移位級及通道晶體管的方塊圖。
[0050]圖24繪示圖23的電平移位級的一個例子。
[0051]圖25繪示圖24的電平移位器的電壓曲線，其顯示選擇方塊訊號。
[0052]圖26繪示圖24的電平移位器的電壓曲線，其顯示非選擇方塊訊號。
[0053]【符號說明】
[0054]111、112、113、114、115:字線譯碼器
[0055]121、122、123:存儲器陣列或分區(qū)
[0056]131、132、133、2103:列譯碼器
[0057]210、220、230、510、1510、1530、1810:級
[0058]211、212、221、232、511、914、916、1011、1014、1121、1124、1126、1511、1513、1515、1532、1811、1813、1815、2332、2421、2424、2426:p 型晶體管
[0059]213、214、222、512、1012、1122、1125、1127、1512、1514、1516、1533、1812、1814、1816、2131、2331、2333、2422、2427:n 型晶體管
[0060]231、1013、1123、1202、1204、1206、1208、1210、1531、2342、2343、2344、2346、2348、2350、2423:通道晶體管
[0061]233、1015、2425:空乏型晶體管
[0062]302^402:SEL 電壓曲線
[0063]304、404、602、702、1304、1404、1602、1702、2502、2602:SELB 電壓曲線
[0064]306、406、606、706、1606、1706:N1 電壓曲線
[0065]308、408:N2 電壓曲線
[0066]310、410、608、708、1608、1708、2508、2608:SELH 電壓曲線
[0067]604、704、1604、1704:VBS 電壓曲線
[0068]610、710、1610、171、2510、2610:SELHB 電壓曲線
[0069]810:譯碼器級
[0070]820:電平移位級
[0071]830:通道柵極
[0072]840:陣列
[0073]902、904、906、908、910、912:NAND 晶體管
[0074]918、920、922:反相器
[0075]1302、1402:XSELEN 電壓曲線
[0076]1306、1406:VBS1 電壓曲線
[0077]1308、1408:VBS2 電壓曲線
[0078]1:310、1410:WLSELH 電壓曲線
[0079]1:312、1412:SLSELH 二電壓曲線
[0080]1314、1414:SLSELHB 電壓曲線
[0081]2100:存儲器陣列
[0082]2101:行譯碼器
[0083]2102:行控制偏壓輸入
[0084]2104:列控制偏壓輸入
[0085]2105:總線
[0086]2106:感應放大器方塊
[0087]2107:數(shù)據(jù)總線
[0088]2108:偏壓配置供應電壓
[0089]2109:偏壓配置狀態(tài)機
[0090]2111:數(shù)據(jù)輸入線
[0091]2115:數(shù)據(jù)輸出線
[0092]2150:集成電路
[0093]2112:n型晶體管
[0094]2301:電平移位器
[0095]2302:行偏壓輸入開關
[0096]2310、2410:負電壓電平移位器
[0097]2320、2420:高電壓電平移位器
[0098]233l:n型晶體管
[0099]2504、2604:VNBS
[0100]2506、2606:VPBS
[0101]N1、N2、N3:端點
【具體實施方式】
[0102]圖5繪示具有相對低的交叉電流的電平移位器，此電平移位器可被使用在NAND閃存的行譯碼器。
[0103]電平移位器包含級510與230。級510包括電壓供應VDD與負電壓供應VNP (在其他實施例中為接地端)。級510包含一組ρ型及η型晶體管，串連耦接在VDD與VNP之間，其等的漏極耦接在一起，Ρ型晶體管的源極耦接至VDD，而η型晶體管的源極耦接至VNP。第一組包含Ρ型晶體管511與η型晶體管512，其等的漏極被耦接至端點Ν1?；パa訊號SELB是被Ρ型晶體管511的柵極所接收。訊號VBS是被η型晶體管512的柵極所接收。如針對圖6所述，訊號VBS的電平會降低VDD與VNP之間經過ρ型晶體管511與η型晶體管512的交叉(crossbar)電流。
[0104]級510可加寬從輸入電壓范圍至輸出電壓范圍之間的電壓范圍。輸入電壓范圍典型地是一個包含代表邏輯導通(logical on)與邏輯截止(off)的范圍，例如VDD與接地。在VNP低于輸入電壓范圍的下限的案例中，輸出電壓范圍的下限是被加寬以包含VNP。
[0105]下一級230是相仿于圖2。級230加寬從輸入電壓范圍(從VDD至VNP)至輸出電壓范圍(從VPP至VNP)之間的電壓范圍，其中VPP > VDD。
[0106]圖6繪示圖5的電平移位器的電壓曲線，其顯示選擇方塊訊號。電壓曲線包含SELB602、VBS 604、N1606、SELH 608、與SELHB 610。圖7繪示圖5的電平移位器的電壓曲線，其顯示非選擇方塊訊號。電壓曲線包含SELB 702、VBS 704、N1706、SELH 708、與SELHB 710。
[0107]圖6中，在周期T1，SELB 602由高轉至低。在周期T1前，SELB為高且ρ型晶體管511是因其柵極的SELB 602而被截止。在周期Τ2，SELB 602是維持在低，ρ型晶體管211是因其柵極的SELB 602而被導通。
[0108]因為在周期Τ1時，SELB 602由VDD驟然轉至0，ρ型晶體管511在周期Τ1時是被導通一小段(brief)周期。在周期T1的早期，P型晶體管511并未完全地(fully)導通(conduct)，而低于導通電壓的電壓是被施加至ρ型晶體管511。P型晶體管511只在周期T1晚期被導通，而導通電壓被施加至ρ型晶體管511。
[0109]在周期T1之前，VBS 604是處在VDD而η型晶體管512為導通。在周期Τ1時，VBS604由VDD轉至VNP+ Λ V。當VBS 604處于VNP+ Λ V時，η型晶體管512的柵極-源極電壓為AV。偏壓電路是被設計使得Λ V小于η型晶