用于三維垂直快閃存儲(chǔ)器的編碼方案的制作方法
【專利說明】用于三維垂直快閃存儲(chǔ)器的編碼方案
[0001]交叉參考段落
[0002]本申請(qǐng)要求享有于2014年9月15日提交的美國專利申請(qǐng)N0.62/050，415的優(yōu)先權(quán)，其全部內(nèi)容通過參照被并入本文中。
【背景技術(shù)】
[0003]非易失存儲(chǔ)器存儲(chǔ)系統(tǒng)是通常用在計(jì)算機(jī)系統(tǒng)中的一類存儲(chǔ)器。非易失存儲(chǔ)器，諸如固態(tài)驅(qū)動(dòng)器和硬盤驅(qū)動(dòng)器提供特殊的優(yōu)勢(shì)，包括例如以高數(shù)據(jù)存取和吞吐率來存儲(chǔ)數(shù)據(jù)的能力。然而，與非易失存儲(chǔ)器(NVM)相關(guān)的一個(gè)問題是解陷俘(detrapping)現(xiàn)象，該現(xiàn)象導(dǎo)致在編程的單元中閾值電壓改變和錯(cuò)誤。尤其是，在編程之后，由被捕獲在存儲(chǔ)器單元的電荷捕獲層中的電子隧穿出來引起的快速解陷俘導(dǎo)致存儲(chǔ)器中的錯(cuò)誤。該現(xiàn)象和相關(guān)的錯(cuò)誤在三維垂直快閃存儲(chǔ)器中尤其是有問題的。尋址解陷俘的傳統(tǒng)方法在某種程度上集中于單元結(jié)構(gòu)工程。然而，這些傳統(tǒng)技術(shù)通常不充分地補(bǔ)償該現(xiàn)象，這導(dǎo)致增加的錯(cuò)誤。

【發(fā)明內(nèi)容】

[0004]公開了用于為寫入非易失存儲(chǔ)器存儲(chǔ)子系統(tǒng)而編碼數(shù)據(jù)的技術(shù)。一方面，本公開涉及一種編碼數(shù)據(jù)以寫入存儲(chǔ)器的方法，包括:將第一數(shù)據(jù)寫入所述存儲(chǔ)器；從所述存儲(chǔ)器讀取所述第一數(shù)據(jù)；分析所述第一讀取數(shù)據(jù)，其中，所述分析包括確定讀取的數(shù)據(jù)是否包括錯(cuò)誤；基于所述第一數(shù)據(jù)的分析編碼第二數(shù)據(jù)，其中，當(dāng)確定讀取的數(shù)據(jù)包括錯(cuò)誤時(shí)，所述第二數(shù)據(jù)被編碼，以便被寫入相鄰于所述錯(cuò)誤的位置；并且在所述位置處將被編碼的第二數(shù)據(jù)寫入所述存儲(chǔ)器。
[0005]在本公開的一些實(shí)施例中，所述存儲(chǔ)器是非易失存儲(chǔ)器存儲(chǔ)系統(tǒng)。
[0006]根據(jù)該實(shí)施例的另外方面，所述非易失存儲(chǔ)器存儲(chǔ)系統(tǒng)是固態(tài)驅(qū)動(dòng)器。
[0007]根據(jù)該實(shí)施例的額外方面，所述固態(tài)驅(qū)動(dòng)器是三維快閃存儲(chǔ)器。
[0008]根據(jù)該實(shí)施例的另外方面，所述三維快閃存儲(chǔ)器包括多個(gè)具有單級(jí)單元的字線。
[0009]根據(jù)該實(shí)施例的額外方面，所述讀取包括基于預(yù)定閾值從存儲(chǔ)器讀取所述第一數(shù)據(jù)。
[0010]根據(jù)該實(shí)施例的額外方面，所述預(yù)定閾值是讀取電壓電平閾值。
[0011]根據(jù)該實(shí)施例的額外方面，所述分析包括將基于所述預(yù)定閾值從存儲(chǔ)器讀取的第一數(shù)據(jù)與不同于存儲(chǔ)在所述存儲(chǔ)器中的第一數(shù)據(jù)的第一數(shù)據(jù)的副本進(jìn)行比較。
[0012]根據(jù)該實(shí)施例的額外方面，所述分析包括基于所述比較識(shí)別具有錯(cuò)誤的存儲(chǔ)器單元的錯(cuò)誤位置，并且其中，所述第二數(shù)據(jù)將被寫入的所述位置相鄰于所述存儲(chǔ)器單元的錯(cuò)誤位置。
[0013]根據(jù)該實(shí)施例的額外方面，所述第二數(shù)據(jù)將被寫入的位置處于不同的字線中。
[0014]根據(jù)該實(shí)施例的另外方面，所述讀取包括基于多個(gè)預(yù)定閾值從存儲(chǔ)器讀取所述第一數(shù)據(jù)。
[0015]根據(jù)該實(shí)施例的其它方面，所述分析包括將基于多個(gè)預(yù)定閾值中的第一預(yù)定閾值從存儲(chǔ)器讀取的第一數(shù)據(jù)和基于不同于所述第一預(yù)定閾值的、多個(gè)預(yù)定閾值中的第二預(yù)定閾值從存儲(chǔ)器讀取的第一數(shù)據(jù)進(jìn)行比較。
[0016]根據(jù)該實(shí)施例的額外方面，所述分析包括基于所述比較識(shí)別具有錯(cuò)誤的存儲(chǔ)器單元的錯(cuò)誤位置。
[0017]根據(jù)該實(shí)施例的額外方面，所述三維快閃存儲(chǔ)器包括具有多級(jí)單元的多個(gè)字線。
[0018]根據(jù)該實(shí)施例的額外方面，所述第二數(shù)據(jù)將被寫入的位置處于不同于包含第一數(shù)據(jù)的字線的第一相鄰字線的上頁和不同于包含第一數(shù)據(jù)的字線的第二相鄰字線的下頁中的一個(gè)內(nèi)。
[0019]根據(jù)該實(shí)施例的其它方面，所述編碼由快閃存儲(chǔ)器控制器進(jìn)行。
[0020]根據(jù)該實(shí)施例的額外方面，所述錯(cuò)誤由解陷俘引起。
[0021]根據(jù)該實(shí)施例的額外方面，所述第二數(shù)據(jù)在所述位置處被寫入存儲(chǔ)器，以引起與所述第一數(shù)據(jù)的單元間干擾。
[0022]本公開的另一方面涉及一種計(jì)算機(jī)程序產(chǎn)品，包括一系列可在計(jì)算機(jī)上執(zhí)行的指令，所述計(jì)算機(jī)程序產(chǎn)品執(zhí)行用于為寫入存儲(chǔ)器而編碼數(shù)據(jù)的過程；所述計(jì)算機(jī)程序?qū)嵤┎襟E:將第一數(shù)據(jù)寫入所述存儲(chǔ)器；從所述存儲(chǔ)器讀取所述第一數(shù)據(jù)；分析讀取的第一數(shù)據(jù)，其中，所述分析包括確定讀取的數(shù)據(jù)是否包括錯(cuò)誤；基于所述第一數(shù)據(jù)的分析編碼第二數(shù)據(jù)，其中，當(dāng)確定讀取的數(shù)據(jù)包括錯(cuò)誤時(shí)，所述第二數(shù)據(jù)被編碼，以被寫入相鄰于所述錯(cuò)誤的位置；并且在所述位置處將被編碼的第二數(shù)據(jù)寫入所述存儲(chǔ)器。
[0023]在一些實(shí)施例中，所述技術(shù)可以被實(shí)現(xiàn)為一種計(jì)算機(jī)程序產(chǎn)品，包括一系列可在計(jì)算機(jī)上執(zhí)行的指令，所述計(jì)算機(jī)程序產(chǎn)品執(zhí)行用于控制周邊裝置互聯(lián)高速(PCIe)接口上的功率的過程；所述計(jì)算機(jī)程序?qū)崿F(xiàn)步驟:將第一數(shù)據(jù)寫入所述存儲(chǔ)器；從所述存儲(chǔ)器讀取所述第一數(shù)據(jù)；分析讀取的第一數(shù)據(jù)，其中，所述分析包括確定讀取的數(shù)據(jù)是否包括錯(cuò)誤；基于所述第一數(shù)據(jù)的分析編碼第二數(shù)據(jù)，其中，當(dāng)確定讀取的數(shù)據(jù)包括錯(cuò)誤時(shí)，所述第二數(shù)據(jù)被編碼，以便被寫入鄰近所述錯(cuò)誤的位置；并且在所述位置處將被編碼的第二數(shù)據(jù)寫入存儲(chǔ)器。
[0024]在一些實(shí)施例中，所述技術(shù)可以被實(shí)現(xiàn)為一種用于為寫入存儲(chǔ)器而編碼數(shù)據(jù)的系統(tǒng)，所述系統(tǒng)包括:寫入模塊，將第一數(shù)據(jù)寫入所述存儲(chǔ)器；讀取模塊，從所述存儲(chǔ)器讀取所述第一數(shù)據(jù)；分析模塊，分析所讀取的第一數(shù)據(jù)，其中，所述分析包括確定讀取的數(shù)據(jù)是否包括錯(cuò)誤；編碼模塊，基于所述第一數(shù)據(jù)的分析編碼第二數(shù)據(jù)，其中，當(dāng)確定所讀取的數(shù)據(jù)包括錯(cuò)誤時(shí)，所述第二數(shù)據(jù)被編碼，以便被寫入相鄰于所述錯(cuò)誤的位置；以及編碼數(shù)據(jù)寫入模塊，在所述位置處將被編碼的第二數(shù)據(jù)寫入所述存儲(chǔ)器。
[0025]現(xiàn)在將參照在附圖中示出的示例性實(shí)施例更加詳細(xì)地描述本公開。盡管下面參照示例性實(shí)施例描述了本公開，但是應(yīng)當(dāng)理解，本公開不局限于此。使用本文中的啟示的本領(lǐng)域技術(shù)人員將意識(shí)到額外的執(zhí)行、修改和實(shí)施例以及其它的應(yīng)用領(lǐng)域，均處于如本文描述的本公開的范圍內(nèi)，并且與此相應(yīng)，本公開可以具有顯著的效用。
【附圖說明】
[0026]為便于更加充分的理解本公開，現(xiàn)在參照附圖，其中相同的部件用相同的數(shù)字表示。這些附圖不應(yīng)當(dāng)被解釋為限制本公開，而是希望僅僅是示例性的。
[0027]圖1示出描述了根據(jù)本公開的實(shí)施例的計(jì)算架構(gòu)的方框圖。
[0028]圖2示出描述了根據(jù)本公開的實(shí)施例的計(jì)算機(jī)系統(tǒng)的方框圖。
[0029]圖3示出描述了根據(jù)本公開的實(shí)施例的非易失存儲(chǔ)系統(tǒng)的示例性方框圖。
[0030]圖4描述了描述根據(jù)本公開的實(shí)施例的編碼控制模塊的方框圖。
[0031]圖5描述示出了為根據(jù)本公開的實(shí)施例的非易失存儲(chǔ)系統(tǒng)編碼數(shù)據(jù)的方法的流程圖。
[0032]圖6A-6B描述了根據(jù)本公開的實(shí)施例的存儲(chǔ)器單元。
[0033]圖7A和7B描述了根據(jù)本公開的實(shí)施例的存儲(chǔ)器單元的電壓分布。
[0034]圖8A-C描述了根據(jù)本公開的實(shí)施例的通過將數(shù)據(jù)寫入存儲(chǔ)器單元引起閾值電壓分布隨時(shí)間變化的實(shí)例。
[0035]圖9A和9B描述了根據(jù)本公開的實(shí)施例的存儲(chǔ)器單元的閾值電壓分布的另一實(shí)例。
[0036]圖10A和10B描述了根據(jù)本公開的實(shí)施例的存儲(chǔ)器單元的閾值電壓分布的實(shí)例。
[0037]圖11A和11B描述了根據(jù)本公開的實(shí)施例的存儲(chǔ)器單元的閾值電壓分布的實(shí)例。
[0038]圖12A和12B描述了根據(jù)本公開的實(shí)施例的存儲(chǔ)器單元的閾值電壓分布的實(shí)例。
[0039]圖13A和13B描述了根據(jù)本公開的實(shí)施例的存儲(chǔ)器單元的閾值電壓分布的實(shí)例。
[0040]圖14描述了根據(jù)本公開的實(shí)施例的存儲(chǔ)器單元的輸入/輸出概念的實(shí)例。
[0041]圖15描述了根據(jù)本公開的實(shí)施例的單元間干擾的另一實(shí)例。
[0042]圖16描述了根據(jù)本公開的實(shí)施例的存儲(chǔ)器單元。
[0043]圖17描述了根據(jù)本公開的實(shí)施例的存儲(chǔ)器單元的閾值電壓分布的實(shí)例。
[0044]圖18描述了根據(jù)本公開的實(shí)施例的存儲(chǔ)器單元的閾值電壓分布的實(shí)例。
[0045]圖19描述了根據(jù)本公開的實(shí)施例的存儲(chǔ)器單元的閾值電壓分布的實(shí)例。
[0046]圖20描述了根據(jù)本公開的實(shí)施例的存儲(chǔ)器單元的閾值電壓分布的實(shí)例。
[0047]圖21描述了根據(jù)本公開的實(shí)施例的存儲(chǔ)器單元的閾值電壓分布的實(shí)例。
[0048]圖22描述了根據(jù)本公開的實(shí)施例的存儲(chǔ)器單元的閾值電壓分布的實(shí)例。
【具體實(shí)施方式】
[0049]本公開通常涉及編碼數(shù)據(jù)，以便被寫入非易失存儲(chǔ)器。在本公開的一個(gè)方面中，數(shù)據(jù)的編碼可以考慮已知為解陷俘和單元間干擾(ICI)的現(xiàn)象。一類解陷俘是在編程之后，由捕獲在存儲(chǔ)器單元的電荷捕獲層中的電子隧穿出來而引起的快速解陷俘。單元間干擾(ICI)是影響閾值電壓的相鄰存儲(chǔ)器單元間的寄生電容耦合。在本公開的某些方面中，遭受解陷俘的存儲(chǔ)器單元可以被