集成電路和用于集成電路的存儲(chǔ)器自我測(cè)試方法
【專利說(shuō)明】集成電路和用于集成電路的存儲(chǔ)器自我測(cè)試方法
[0001]本發(fā)明要求申請(qǐng)日為2014年9月26日，專利號(hào)為62/055，684的美國(guó)專利的優(yōu)先權(quán)，該美國(guó)專利的全部?jī)?nèi)容均包含在本發(fā)明中。
【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及集成電路(Integrated circuits)技術(shù)領(lǐng)域，尤其涉及一種集成電路和用于集成電路的存儲(chǔ)器自我測(cè)試方法。
【【背景技術(shù)】】
[0003]由于功能的增強(qiáng)和性能的提升，集成電路(Integrated circuits)已經(jīng)變得很復(fù)雜。很多集成電路包括片上存儲(chǔ)器(on-chip memory)。片上存儲(chǔ)器可以多種形式呈現(xiàn)，例如，隨機(jī)訪問(wèn)存儲(chǔ)器(Random Access Memory, RAM)、只讀存儲(chǔ)器(Read-Only Memory,ROM)、可編程只讀存儲(chǔ)器(Programmable read-only Memory, PROM)、非易失性存儲(chǔ)器(Non-Volatile Memory，NVRAM)、閃存(flash memory)等。在上述的各種存儲(chǔ)器中，RAM 和ROM最常被用于芯片(例如，處理器(processor)，控制器(controller)或數(shù)據(jù)處理單元(digital processing unit,DPS))中。由于存儲(chǔ)在ROM中的內(nèi)容不能被修改，因此ROM用于存儲(chǔ)芯片的主要核心(main core)或主要操作系統(tǒng)。RAM存儲(chǔ)器為易揮發(fā)性的存儲(chǔ)器，當(dāng)電源斷掉時(shí)，其內(nèi)部所存儲(chǔ)的信息則會(huì)被移除，因此RAM存儲(chǔ)器通常用于存儲(chǔ)芯片操作過(guò)程中所形成的參數(shù)或臨時(shí)數(shù)據(jù)。
[0004]由于集成電路復(fù)雜性的增強(qiáng)，新增的元件可能導(dǎo)致芯片出錯(cuò)。為避免裝載有故障的芯片，需要一種測(cè)試機(jī)制來(lái)發(fā)現(xiàn)故障芯片。傳統(tǒng)的故障檢測(cè)機(jī)制使用一個(gè)外部的自動(dòng)測(cè)試裝置(Automatic Test Equipment,ATE)來(lái)測(cè)試芯片，但該機(jī)制耗費(fèi)時(shí)間并且不是一種經(jīng)濟(jì)的途徑。因此，另一測(cè)試機(jī)制，內(nèi)建自我測(cè)試(Built-1n Self Test,BIST)被提供給一些特殊的電路，例如一個(gè)帶有嵌入式存儲(chǔ)器的芯片。該機(jī)制允許芯片使用額外的硬件或集成在芯片中的軟件來(lái)執(zhí)行一自我測(cè)試程序(self-testing procedure)，所述自我測(cè)試程序通過(guò)使用所述額外的硬件或所述芯片中的軟件(存儲(chǔ)在所述嵌入式存儲(chǔ)器中)測(cè)試所述芯片的操作(功能性地，參數(shù)性地，或者兼具兩者)。因此，該新的測(cè)試機(jī)制降低了對(duì)外部自動(dòng)測(cè)試裝置的依賴性。雖然BIST機(jī)制可提供一種相對(duì)經(jīng)濟(jì)的芯片測(cè)試途徑，但是，傳統(tǒng)的測(cè)試程序不能被用于做及時(shí)驗(yàn)證(on-the-fly validat1n)或診斷(diagnosis)。因此，傳統(tǒng)的BIST機(jī)制需要被改善。
【
【發(fā)明內(nèi)容】
】
[0005]本發(fā)明提供集成電路和用于集成電路的存儲(chǔ)器自我測(cè)試方法。
[0006]本發(fā)明的提供一種集成電路包括:一核心電路，用于執(zhí)行所述集成電路的操作；一存儲(chǔ)器，用于存儲(chǔ)一子系統(tǒng)和一修復(fù)系統(tǒng)，當(dāng)所述修復(fù)系統(tǒng)運(yùn)行時(shí)，所述修復(fù)系統(tǒng)檢測(cè)所述存儲(chǔ)器是否存在故障，當(dāng)所述修復(fù)系統(tǒng)檢測(cè)到所述故障，修復(fù)所述故障，而當(dāng)所述修復(fù)系統(tǒng)沒(méi)有檢測(cè)到所述故障，向所述存儲(chǔ)器中注入一假故障用來(lái)驗(yàn)證所述修復(fù)系統(tǒng)是否運(yùn)行正確。
[0007]本發(fā)明提供一種用于集成電路的存儲(chǔ)器自我測(cè)試方法，其中，所述所述集成電路包括一核心電路、一存儲(chǔ)器存儲(chǔ)有一子系統(tǒng)和一修復(fù)系統(tǒng)，所述方法包括:通過(guò)所述修復(fù)系統(tǒng)檢測(cè)所述存儲(chǔ)器是否存在故障；當(dāng)檢測(cè)到所述故障時(shí)，所述修復(fù)系統(tǒng)修復(fù)所述故障；當(dāng)未檢測(cè)到所述故障時(shí)，向所述存儲(chǔ)器中注入一假故障用來(lái)驗(yàn)證所述修復(fù)系統(tǒng)是否運(yùn)行正確。
[0008]本發(fā)明實(shí)施例的集成電路或用于集成電路的存儲(chǔ)器自我測(cè)試方法，使用修復(fù)系統(tǒng)檢測(cè)集成電路的存儲(chǔ)器是否存在故障，當(dāng)所述修復(fù)系統(tǒng)檢測(cè)到所述故障，修復(fù)所述故障，而當(dāng)所述修復(fù)系統(tǒng)沒(méi)有檢測(cè)到所述故障，向所述存儲(chǔ)器中注入一假故障用來(lái)驗(yàn)證所述修復(fù)系統(tǒng)是否運(yùn)行正確。由此本發(fā)明實(shí)施例可以檢測(cè)并修復(fù)嵌入式存儲(chǔ)器的故障以及驗(yàn)證修復(fù)系統(tǒng)本身是否失敗。
【【附圖說(shuō)明】】
[0009]圖1為一個(gè)芯片的示意圖。
[0010]圖2為本發(fā)明的一個(gè)實(shí)施例的集成電路的芯片的示意圖。
[0011]圖3為本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器自我測(cè)試方法的流程圖。
[0012]圖4為本發(fā)明的另一個(gè)實(shí)施例的存儲(chǔ)器自我測(cè)試方法的流程圖。
[0013]圖5為本發(fā)明的一個(gè)實(shí)施例的使用BIST機(jī)制的集成電路芯片的示意圖。
[0014]圖6為本發(fā)明的一個(gè)實(shí)施例的集成電路的功能模塊圖。
[0015]圖7為本發(fā)明的一個(gè)實(shí)施例的芯片測(cè)試系統(tǒng)的示意圖。
[0016]圖8為一個(gè)存儲(chǔ)器模塊的示意圖。
[0017]圖9A為本發(fā)明的一個(gè)實(shí)施例的形成假字線故障(fake word line defect)的電路的電路圖。
[0018]圖9B為本發(fā)明的一個(gè)實(shí)施例的形成假位線故障(fake bit line defect)的電路的電路圖。
[0019]圖9C為本發(fā)明的一個(gè)實(shí)施例的形成假存儲(chǔ)器塊故障(fake memory blockdefect)的電路的電路圖。
【【具體實(shí)施方式】】
[0020]接下面的描述為本發(fā)明預(yù)期的最優(yōu)實(shí)施例。這些描述用于闡述本發(fā)明的大致原則而不應(yīng)用于限制本發(fā)明。本發(fā)明的保護(hù)范圍應(yīng)在參考本發(fā)明的權(quán)利要求的基礎(chǔ)上進(jìn)行認(rèn)定。
[0021]圖1為一個(gè)集成電路的芯片的原理圖。如圖1所示，芯片10包括一個(gè)核心電路
11、一個(gè)修復(fù)電路15、一第一 RAM12存儲(chǔ)有第一子系統(tǒng)subsysl，一第二 RAM13存儲(chǔ)有第二子系統(tǒng)subsys2，以及一第三RAM14存儲(chǔ)有第三子系統(tǒng)subsys3。所述核心電路11處理所述芯片10的功能和操作，而所述修復(fù)電路15用來(lái)檢測(cè)所述第一 RAM12、所述第二 RAM13以及所述第三RAM14中的故障。例如，當(dāng)所述第一子系統(tǒng)subsysl運(yùn)行時(shí)，所述RAM12中的故障可能引起錯(cuò)誤且所述芯片10可能不能正常工作(nonfunct1nal)。在所述第一子系統(tǒng)subsysl、所述第二子系統(tǒng)subsys2以及所述第三子系統(tǒng)subsys3運(yùn)行時(shí)，所述修復(fù)電路15連續(xù)不斷地檢測(cè)所述第一 RAM12、所述第二 RAM13以及所述第三RAM14中是否存在任何故障，并修復(fù)所檢測(cè)到的故障。在圖1中，修復(fù)電路15處理故障檢測(cè)并修復(fù)所述第一 RAM12、所述第二 RAM13以及所述第三RAM14的故障，但本發(fā)明并不受此限制。
[0022]圖2為本發(fā)明的一個(gè)實(shí)施例的集成電路的芯片的示意圖。如圖2所示，芯片20包括一核心電路21、一第一 RAM22存儲(chǔ)有第一子系統(tǒng)subsys22a(標(biāo)記為subsysl)，一第二RAM23存儲(chǔ)有第二子系統(tǒng)subsys23a(標(biāo)記為subsys2)，以及一第三RAM24存儲(chǔ)有第三子系統(tǒng)subsys24a(標(biāo)記為subsys3)。所述第一子系統(tǒng)22a包括一第一修復(fù)系統(tǒng)22b來(lái)檢測(cè)并修復(fù)發(fā)生在所述第一 RAM22中的故障。所述第二子系統(tǒng)23a包括一第二修復(fù)系統(tǒng)23b來(lái)檢測(cè)并修復(fù)發(fā)生在所述第二 RAM23中的故障。所述第三子系統(tǒng)24a包括一第三修復(fù)系統(tǒng)24b來(lái)檢測(cè)并修復(fù)發(fā)生在所述第三RAM24中的故障。在本實(shí)施例中，修復(fù)系統(tǒng)22b、23b以及24b為相應(yīng)的子系統(tǒng)的一部分(也即，修復(fù)系統(tǒng)22b為第一子系統(tǒng)22a的一部分，修復(fù)系統(tǒng)23b為第二子系統(tǒng)23a的一部分，修復(fù)系統(tǒng)24b為第三子系統(tǒng)24a的一部分)，而在其他的實(shí)施例中，修復(fù)系統(tǒng)22b、23b以及24b也可獨(dú)立于相應(yīng)的子系統(tǒng)(也即，修復(fù)系統(tǒng)22b獨(dú)立于第一子系統(tǒng)22a，修復(fù)系統(tǒng)23b獨(dú)立于第二子系統(tǒng)23a，修復(fù)系統(tǒng)24b獨(dú)立于第三子系統(tǒng)24a)。
[0023]當(dāng)?shù)谝蛔酉到y(tǒng)22a運(yùn)行時(shí)，第一修復(fù)系統(tǒng)22b檢測(cè)第一 RAM22中是否發(fā)生故障。當(dāng)所述第一修復(fù)系統(tǒng)22b檢測(cè)到所述第一 RAM22中的故障，則根據(jù)一預(yù)先設(shè)定的修復(fù)途徑(repair approach)修復(fù)所述故障，例如封閉(blocking) —個(gè)存儲(chǔ)器塊(memory block)或者存儲(chǔ)器列(memory colum