移位寄存單元、移位寄存器及其驅(qū)動(dòng)方法和顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本申請(qǐng)涉及有機(jī)發(fā)光顯示領(lǐng)域，尤其涉及一種移位寄存單元、移位寄存器及其驅(qū)動(dòng)方法和包括該移位寄存器的顯示裝置。
【背景技術(shù)】
[0002]有機(jī)發(fā)光二極管(Organic Light Emitting D1de，0LED)是一種利用有機(jī)半導(dǎo)體材料在電流的驅(qū)動(dòng)下產(chǎn)生的可逆變色來(lái)實(shí)現(xiàn)顯示的技術(shù)。0LED具有超輕、超薄、亮度大、低功耗、可彎曲、成本低和發(fā)光效率高等優(yōu)點(diǎn)，有著巨大的發(fā)展?jié)摿?。有?LED(ActiveMatrix 0LED，AM0LED)可以將驅(qū)動(dòng)電路和顯示陣列集成在同一基板上，具有集成度高、功耗低、亮度高等優(yōu)點(diǎn)，適合大面積顯示，成為0LED發(fā)展的趨勢(shì)。
[0003]目前，AM0LED通過(guò)將驅(qū)動(dòng)電路內(nèi)藏于顯示屏上來(lái)達(dá)到高集成和小型化的目的。因此，在保證AM0LED的輸出信號(hào)穩(wěn)定性的同時(shí)盡可能的簡(jiǎn)化電路，縮小電路集成時(shí)需要占據(jù)的面積，成為0LED發(fā)展的一個(gè)重要的方向。

【發(fā)明內(nèi)容】

[0004]本申請(qǐng)的目的在于提出一種移位寄存單元、移位寄存器以及顯示裝置，來(lái)解決以上【背景技術(shù)】部分提到的技術(shù)問(wèn)題。
[0005]第一方面，本申請(qǐng)實(shí)施例提供了一種移位寄存單元，所述移位寄存單元包括第一電容、第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管和第六晶體管;其中，所述第一晶體管的第一極電連接第一電壓端，所述第一晶體管的柵極電連接所述第六晶體管的第二極，所述第一晶體管的第二極電連接所述第二晶體管的柵極;所述第二晶體管的第一極電連接所述第一電壓端，所述第二晶體管的柵極電連接所述第三晶體管的柵極，所述第二晶體管的第二極電連接所述第四晶體管的柵極;所述第三晶體管的第一極電連接所述第一電壓端，所述第三晶體管的柵極電連接所述第五晶體管的第二極，所述第三晶體管的第二極電連接輸出端;所述第四晶體管的第一極接收第一時(shí)鐘信號(hào)，所述第四晶體管的第二極電連接所述輸出端;所述第五晶體管的第一極電連接第二電壓端，所述第五晶體管的柵極電連接第二輸入端，所述第五晶體管的第二極電連接所述第一晶體管的第二極;所述第六晶體管的第一極電連接所述第二電壓端，所述第六晶體管的柵極電連接第一輸入端，所述第六晶體管的第二極電連接所述第四晶體管的柵極;所述第一電容的兩端分別電連接所述輸出端和所述第四晶體管的柵極。
[0006]第二方面，本申請(qǐng)實(shí)施例還提供了一種移位寄存器，包括多級(jí)上述的移位寄存單元;第i級(jí)移位寄存單元的第一輸入端輸入的信號(hào)為第1-Ι級(jí)移位寄存單元輸出端輸出的信號(hào)，第i級(jí)移位寄存單元的第二輸入端輸入的信號(hào)為第i+Ι級(jí)移位寄存單元輸出端輸出的信號(hào)，其中，i為大于1且小于η的整數(shù)，η為所述移位寄存器包括的移位寄存單元的級(jí)數(shù)；當(dāng)i為1時(shí)，第1級(jí)移位寄存單元的第一輸入端輸入的信號(hào)為第一脈沖信號(hào)，第1級(jí)移位寄存單元第二輸入端輸入的信號(hào)為第2級(jí)移位寄存單元輸出端輸出的信號(hào)；當(dāng)i為η時(shí)，第η級(jí)移位寄存單元的第一輸入端的輸入的信號(hào)為第n-1級(jí)移位寄存單元輸出端輸出的信號(hào)，第η級(jí)移位寄存單元的第二輸入端輸入的信號(hào)為第二脈沖信號(hào)。
[0007]第三方面，本申請(qǐng)實(shí)施例還提供了一種移位寄存器的驅(qū)動(dòng)方法，所述方法包括:第一階段，第i級(jí)移位寄存單元的第一輸入端接收第1-Ι級(jí)移位寄存單元輸出端輸出的電壓信號(hào)，使得所述第一電壓端輸入的電壓信號(hào)傳入所述第三晶體管的柵極，第二電壓端輸入的信號(hào)傳入所述第四晶體管的柵極，所述第i級(jí)移位寄存單元的輸出端輸出第一時(shí)鐘信號(hào);第二階段，基于所述第一電容和所述第一時(shí)鐘信號(hào)，使得所述第四晶體管開(kāi)啟，所述第i級(jí)移位寄存單元的輸出端輸出所述第一時(shí)鐘信號(hào);第三階段，第i級(jí)移位寄存單元的第二輸入端接收第i+Ι級(jí)移位寄存單元輸出端的輸出信號(hào)，使得所述第二電壓端的輸出電壓信號(hào)傳入所述第二晶體管的柵極和所述第三晶體管的柵極，所述第一電壓端輸出的電壓信號(hào)傳入第四晶體管的柵極，所述第i級(jí)移位寄存單元的輸出端輸出所述第一電壓端的電壓信號(hào)。
[0008]第四方面，本申請(qǐng)實(shí)施例還提供了一種顯示裝置，包括上述的移位寄存器。本申請(qǐng)?zhí)峁┑囊莆患拇鎲卧?，通過(guò)把上下級(jí)移位寄存單元的輸出信號(hào)分別作為第一輸入端的輸入信號(hào)和第二輸入端的輸入信號(hào)，對(duì)該移位寄存單元進(jìn)行置位復(fù)位，從而實(shí)現(xiàn)輸入信號(hào)的移位，簡(jiǎn)化了電路結(jié)構(gòu)，降低移位寄存器的成本。
【附圖說(shuō)明】
[0009]通過(guò)閱讀參照以下附圖所作的對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本申請(qǐng)的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯:
[0010]圖1示出了根據(jù)本申請(qǐng)的移位寄存單元的一個(gè)實(shí)施例的電路圖；
[0011]圖2示出了圖1中各個(gè)信號(hào)的波形圖；
[0012]圖3示出了根據(jù)本申請(qǐng)的移位寄存單元的另一個(gè)實(shí)施例的電路圖；
[0013]圖4示出了圖3中各個(gè)信號(hào)的波形圖；
[0014]圖5示出了根據(jù)本申請(qǐng)的移位寄存器的一個(gè)實(shí)施例的結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0015]下面結(jié)合附圖和實(shí)施例對(duì)本申請(qǐng)作進(jìn)一步的詳細(xì)說(shuō)明。可以理解的是，此處所描述的具體實(shí)施例僅僅用于解釋相關(guān)發(fā)明，而非對(duì)該發(fā)明的限定。另外還需要說(shuō)明的是，為了便于描述，附圖中僅示出了與發(fā)明相關(guān)的部分。
[0016]需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。下面將參考附圖并結(jié)合實(shí)施例來(lái)詳細(xì)說(shuō)明本申請(qǐng)。
[0017]圖1示出了根據(jù)本申請(qǐng)移位寄存單元的一個(gè)實(shí)施例的電路圖。本實(shí)施例提供的移位寄存單元包括:第一電容C1、第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6。
[0018]第一晶體管Ml的第一極電連接第一電壓端VGH，第一晶體管Ml的柵極電連接第六晶體管M6的第二極，第一晶體管Ml的第二極電連接第二晶體管M2的柵極。
[0019]第二晶體管M2的第一極電連接第一電壓端VGH，第二晶體管M2的第二極電連接第四晶體管M4的柵極。
[0020]第三晶體管M3的第一極電連接第一電壓端VGH，第三晶體管M3的柵極電連接第一晶體管Ml的第二極，第三晶體管M3的第二極電連接輸出端GN。
[0021 ]第四晶體管M4的第一極接收第一時(shí)鐘信號(hào)CK1，第四晶體管M4的第二極電連接輸出端GN。
[0022]第五晶體管M5的第一極電連接第二電壓端VGL，第五晶體管M5的柵極電連接第二輸入端GN+1，第五晶體管M5的第二極電連接第三晶體管M3的柵極。
[0023 ]第六晶體管M6的第一極電連接第二電壓端VGL，第六晶體管M6的柵極電連接第一輸入端GN-1，第六晶體管M6的第二極電連接第四晶體管M4的柵極。
[0024]第一電容C1分別與輸出端GN和第四晶體管M4的柵電連接。
[0025]為了方便說(shuō)明，這里將第一晶體管Ml的第二極、第二晶體管M2的柵極、第三晶體管M3的柵極和第五晶體管M5的第二極電連接的點(diǎn)表示為N1節(jié)點(diǎn)，將第一晶體管Ml的柵極、第二晶體管M2的第二極、第一電容C1的其中一端、第四晶體管M4的柵極和第六晶體管M6的第二極電連接的點(diǎn)表示為N2節(jié)點(diǎn)，如圖1所示。
[0026]在本實(shí)施例的一些可選的實(shí)現(xiàn)方式中，上述第一電壓端VGH輸入的電壓信號(hào)的電壓值高于第二電壓端VGL輸入的電壓信號(hào)的電壓值;上述第一晶體管M1、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6可以是PM0S晶體管或匪0S晶體管，但是與PM0S晶體管相比，NM0S晶體管的制造工藝較復(fù)雜，成本更高，因此，使用PM0S晶體管可以降低移位寄存單元的成本。
[0027]如圖2所示，其示出了圖1所示的移位寄存單元的第一時(shí)鐘信號(hào)CK1、第一輸入端GN-1、第二輸入端GN+1以及輸出端GN對(duì)應(yīng)的信號(hào)波形圖。在一些可選的實(shí)現(xiàn)方式中，圖1所示的移位寄存單元可以作為包含η個(gè)級(jí)聯(lián)移位寄存單元的移位寄存器的第i級(jí)移位寄存單元，其中Ki^n，與此相對(duì)應(yīng)的，第i級(jí)移位寄存單元的第一輸入端GN-1與第1-Ι級(jí)移位寄存單元輸出端電連接，同時(shí)，第i級(jí)移位寄存單元的第二輸入端GN+1與第i+Ι級(jí)移位寄存單元輸出端電連接。
[0028]下面結(jié)合圖2說(shuō)明圖1所示實(shí)施例的驅(qū)動(dòng)方法。在描述驅(qū)動(dòng)方法時(shí)，將以M1-M6均為PM0S晶體管為例進(jìn)行說(shuō)明。
[0029]在第一階段T1內(nèi)，第i級(jí)移位寄存單元的第一輸入端GN-1接收第1-Ι級(jí)移位寄存單元輸出端輸出的電壓信號(hào)，使得第一電壓端VGH輸入的電壓信號(hào)傳入第三晶體管M3的柵極，第二電壓端VGL輸入的信號(hào)傳入第四晶體管M4的柵極，第i級(jí)移位寄存單元的輸出端GN輸出第一時(shí)鐘信號(hào)CK1。具體來(lái)說(shuō):在T1內(nèi)，第一輸入端GN-ι的信號(hào)為低電壓信號(hào)，第二輸入端GN+ 1的信號(hào)為高電壓信號(hào)，CK1也為高電壓信號(hào);此時(shí)第五晶體管M5關(guān)閉，而第六晶體管M6開(kāi)啟；第二電壓端VGL輸入的低電壓信號(hào)通過(guò)第六晶體管M6傳入N2節(jié)點(diǎn)，使得第一晶體管M