一種編程監(jiān)控的裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲(chǔ)器的編程技術(shù)，尤其涉及一種編程監(jiān)控的裝置。
【背景技術(shù)】
[0002]目前，快閃存儲(chǔ)器已經(jīng)逐漸應(yīng)用于各種電子、數(shù)碼、智能產(chǎn)品中，諸如便攜式多媒體播放器、手機(jī)或筆記本計(jì)算機(jī)，因此，快閃存儲(chǔ)器的存儲(chǔ)芯片會(huì)經(jīng)過(guò)無(wú)數(shù)次的擦除和編程，而隨著使用時(shí)間的增加，快閃存儲(chǔ)器中的晶體管逐漸老化，導(dǎo)致存儲(chǔ)芯片的編程性能逐漸降低，甚至每次編程指令中編程次數(shù)會(huì)達(dá)到最大計(jì)數(shù)值(Max Counter)，編程時(shí)間大大增力口，最終導(dǎo)致存儲(chǔ)芯片不能再被正確的編程。
[0003]參考圖1，為現(xiàn)有技術(shù)提供的快閃存儲(chǔ)器的結(jié)構(gòu)圖，該快閃存儲(chǔ)器包括，編程控制器10、電壓調(diào)節(jié)器11和閃存陣列12，其中，閃存陣列12包含若干個(gè)存儲(chǔ)單元，標(biāo)記為存儲(chǔ)單元O、存儲(chǔ)單元1、存儲(chǔ)單元2、…、存儲(chǔ)單元1、…。
[0004]編程控制器10根據(jù)地址信號(hào)從閃存陣列12中選取該地址信號(hào)對(duì)應(yīng)的存儲(chǔ)單元，并直接對(duì)該存儲(chǔ)單元的當(dāng)前編程配置參數(shù)進(jìn)行設(shè)定，可設(shè)定當(dāng)前編程配置參數(shù)中的編程并行度、編程電壓和/或編程加壓時(shí)間，編程控制器10通過(guò)設(shè)定后的編程配置參數(shù)對(duì)閃存陣列12進(jìn)行編程操作，以及將設(shè)定后的編程電壓發(fā)送到電壓調(diào)節(jié)器11。電壓調(diào)節(jié)器11接收編程控制器10發(fā)送的設(shè)定后的編程電壓，并根據(jù)設(shè)定后的編程電壓進(jìn)行電壓調(diào)節(jié)，調(diào)節(jié)完成后，反饋完成信息至編程控制器10，此時(shí)電壓調(diào)節(jié)器11施加在存儲(chǔ)單元的編程電壓為設(shè)定后的編程電壓。閃存陣列12由編程控制器10進(jìn)行編程控制。
[0005]由此可見(jiàn)，現(xiàn)有技術(shù)中的編程控制器10只能根據(jù)設(shè)定的編程配置參數(shù)對(duì)閃存陣列進(jìn)行編程，無(wú)法解決隨著快閃存儲(chǔ)器中的晶體管逐漸老化，導(dǎo)致存儲(chǔ)芯片的編程性能逐漸降低的問(wèn)題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明提供一種編程監(jiān)控的裝置，以使存儲(chǔ)芯片始終保持高性能的編程能力，并在存儲(chǔ)芯片編程效率衰退時(shí)及時(shí)調(diào)整、縮短編程時(shí)間、提高編程效率，以及可多次調(diào)整編程配置參數(shù)，達(dá)到延長(zhǎng)存儲(chǔ)芯片使用壽命、優(yōu)化編程性能的有益效果。
[0007]本發(fā)明提供了一種編程監(jiān)控的裝置，包括:數(shù)據(jù)讀取電路、比較電路、調(diào)節(jié)電路和控制電路；
[0008]所述數(shù)據(jù)讀取電路的輸入端與編程性能參數(shù)傳輸線連接、第一輸出端與所述比較電路的輸入端連接，所述比較電路的輸出端與所述調(diào)節(jié)電路的輸入端連接，所述調(diào)節(jié)電路的輸出端與所述控制電路的輸入端連接，所述控制電路的輸出端與編程配置參數(shù)傳輸線連接;
[0009]所述數(shù)據(jù)讀取電路，用于讀取閃存陣列中第一存儲(chǔ)單元的編程性能參數(shù)；
[0010]所述比較電路，用于比較所述第一存儲(chǔ)單元的編程性能參數(shù)是否超過(guò)預(yù)設(shè)閾值；
[0011]所述調(diào)節(jié)電路，用于當(dāng)所述第一存儲(chǔ)單元的編程性能參數(shù)超過(guò)預(yù)設(shè)閾值時(shí)，對(duì)目標(biāo)存儲(chǔ)單元的編程配置參數(shù)進(jìn)行調(diào)節(jié)，所述目標(biāo)存儲(chǔ)單元包括所述第一存儲(chǔ)單元和所述第一存儲(chǔ)單元所在的閃存區(qū)塊中的其余存儲(chǔ)單元，所述閃存陣列包括至少一個(gè)閃存區(qū)塊；
[0012]所述控制電路，用于根據(jù)調(diào)節(jié)后的編程配置參數(shù)，對(duì)所述目標(biāo)存儲(chǔ)單元進(jìn)行編程控制。
[0013]進(jìn)一步地，所述編程性能參數(shù)包括編程時(shí)間和/或編程次數(shù)。
[0014]進(jìn)一步地，所述編程配置參數(shù)包括編程并行度、編程電壓和編程加壓時(shí)間中的任一或其組合。
[0015]進(jìn)一步地，所述調(diào)節(jié)電路，具體包括:判斷電路、邏輯電路、第一編程調(diào)節(jié)電路、第二編程調(diào)節(jié)電路和第三編程調(diào)節(jié)電路；
[0016]所述判斷電路的第一輸入端與所述比較電路的輸出端，所述判斷電路的輸出端與所述邏輯電路的輸入端連接，所述邏輯電路的輸出端分別與所述第一編程調(diào)節(jié)電路、所述第二編程調(diào)節(jié)電路和所述第三編程調(diào)節(jié)電路的輸入端連接，所述第一編程調(diào)節(jié)電路、所述第二編程調(diào)節(jié)電路和所述第三編程調(diào)節(jié)電路的輸出端與所述控制電路的輸入端連接；
[0017]所述判斷電路，用于判斷所述目標(biāo)存儲(chǔ)單元的編程并行度是否小于最大編程并行度，所述目標(biāo)存儲(chǔ)單元的編程電壓是否小于最大編程電壓，以及所述目標(biāo)存儲(chǔ)單元的編程加壓時(shí)間是否小于最長(zhǎng)編程加壓時(shí)間；
[0018]所述邏輯電路用于在所述目標(biāo)存儲(chǔ)單元的編程并行度小于最大編程并行度時(shí)，選擇所述第一編程調(diào)節(jié)電路進(jìn)行調(diào)節(jié)；用于在所述目標(biāo)存儲(chǔ)單元的編程電壓小于最大編程電壓時(shí)，選擇所述第二編程調(diào)節(jié)電路進(jìn)行調(diào)節(jié)；以及用于在所述目標(biāo)存儲(chǔ)單元的編程加壓時(shí)間小于最長(zhǎng)編程加壓時(shí)間時(shí)，選擇所述第三編程調(diào)節(jié)電路進(jìn)行調(diào)節(jié)；
[0019]所述第一編程調(diào)節(jié)電路用于對(duì)所述目標(biāo)存儲(chǔ)單元的編程并行度進(jìn)行調(diào)節(jié)；
[0020]所述第二編程調(diào)節(jié)電路用于對(duì)所述目標(biāo)存儲(chǔ)單元的編程電壓進(jìn)行調(diào)節(jié)；
[0021]所述第三編程調(diào)節(jié)電路用于對(duì)所述目標(biāo)存儲(chǔ)單元的編程加壓時(shí)間進(jìn)行調(diào)節(jié)。
[0022]進(jìn)一步地，所述數(shù)據(jù)讀取電路還用于讀取閃存陣列中第一存儲(chǔ)單元的編程配置參數(shù)；
[0023]所述數(shù)據(jù)讀取電路的第二輸出端與所述判斷電路的第二輸入端連接。
[0024]本發(fā)明提供的一種編程監(jiān)控的裝置，通過(guò)數(shù)據(jù)讀取模塊讀取第一存儲(chǔ)單元的編程性能參數(shù)并利用比較電路進(jìn)行比較，當(dāng)該編程性能參數(shù)超過(guò)預(yù)設(shè)閾值時(shí)，調(diào)節(jié)電路對(duì)第一存儲(chǔ)單元和目標(biāo)存儲(chǔ)單元進(jìn)行編程配置參數(shù)的調(diào)節(jié)，使控制電路控制第一存儲(chǔ)單元所在的閃存區(qū)塊在下一次編程效率衰退之前的編程中均使用調(diào)節(jié)后的編程配置參數(shù)，從而縮短了編程時(shí)間、提高了編程效率、優(yōu)化了存儲(chǔ)芯片的編程性能，使存儲(chǔ)芯片持續(xù)保持高性能的編程能力，以及延長(zhǎng)存儲(chǔ)芯片的使用壽命，當(dāng)存儲(chǔ)芯片的編程效率再次降低到預(yù)設(shè)閾值時(shí)，再對(duì)存儲(chǔ)芯片的編程配置參數(shù)進(jìn)行調(diào)節(jié)，可再次優(yōu)化存儲(chǔ)芯片。本發(fā)明的有益效果在于，通過(guò)調(diào)節(jié)電路調(diào)節(jié)存儲(chǔ)單元的編程配置參數(shù)，使存儲(chǔ)芯片始終保持高性能的編程能力，具有在存儲(chǔ)芯片編程效率衰退時(shí)及時(shí)調(diào)整、縮短編程時(shí)間、提高編程效率的優(yōu)勢(shì)，以及可多次調(diào)整編程配置參數(shù)，達(dá)到延長(zhǎng)存儲(chǔ)芯片使用壽命、優(yōu)化編程性能的有益效果。
【附圖說(shuō)明】
[0025]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖做一簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0026]圖1為現(xiàn)有技術(shù)提供的快閃存儲(chǔ)器的結(jié)構(gòu)圖；
[0027]圖2是本發(fā)明實(shí)施例提供的一種編程監(jiān)控的裝置的示意圖；
[0028]圖3是本發(fā)明實(shí)施例提供的一種快閃存儲(chǔ)器的示意圖。
【具體實(shí)施方式】
[0029]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，以下將參照本發(fā)明實(shí)施例中的附圖，通過(guò)實(shí)施方式清楚、完整地描述本發(fā)明的技術(shù)方案，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0030]圖2為本發(fā)明實(shí)施例提供的一種編程監(jiān)控的裝置的示意圖，本實(shí)施例的技術(shù)方案可適用于快閃存儲(chǔ)器芯片編程效率衰退時(shí)，縮短編程時(shí)間、提高編程效率、延長(zhǎng)芯片使用壽命并使存儲(chǔ)芯片始終保持高性能的編程能力的情況，該裝置可以采用硬件的方式實(shí)現(xiàn)，配置在存儲(chǔ)器中執(zhí)行。該裝置具體包括:數(shù)據(jù)讀取電路110、比較電路120、調(diào)節(jié)電路130和控制電路140 ；
[0031]其中，所述數(shù)據(jù)讀取電路110的輸入端與編程性能參數(shù)傳輸線連接、第一輸出端與所述比較電路120的輸入端連接、第二輸出端與所述判斷電路131的第二輸入端連接，所述比較電路120的輸出端與所述調(diào)節(jié)電路130的輸入端連接，具體為所述比較電路120的輸出端與所述調(diào)節(jié)電路130中的所述判斷電路131的第一輸入端連接，所述調(diào)節(jié)電路130的輸出端與所述控制電路140的輸入端連接，所述控制電路140的輸出端與編程配置參數(shù)傳輸線連接；所述數(shù)據(jù)讀取電路110，用于讀取閃存陣列中第一存儲(chǔ)單元的編程性能參數(shù)；所述比較電路120，用于比較所述第一存儲(chǔ)單元的編程性能參數(shù)是否超過(guò)預(yù)設(shè)閾值；所述調(diào)節(jié)電路130，用于當(dāng)所述第一存儲(chǔ)單元的編程性能參數(shù)超過(guò)預(yù)設(shè)閾值時(shí)，對(duì)目標(biāo)存儲(chǔ)單元的編程配置參數(shù)進(jìn)行調(diào)節(jié)，所述目標(biāo)存儲(chǔ)單元包括所述第一存儲(chǔ)單元和所述第一存儲(chǔ)單元所在的閃存區(qū)塊中的其余存儲(chǔ)單元，所述閃存陣列包括至少一個(gè)閃存區(qū)塊；所述控制電路140，用于根據(jù)調(diào)節(jié)后的編程配置參數(shù)，對(duì)所述目標(biāo)存儲(chǔ)單元進(jìn)行編程控制。
[0032]參考圖3，為本發(fā)明實(shí)施例提供的一種快閃存儲(chǔ)器的示意圖，該快閃存儲(chǔ)器中配置了圖2所示的編程監(jiān)控裝置，其中，編程控制電路210與編程監(jiān)控裝置220連接，編程監(jiān)控裝置220還與電壓調(diào)節(jié)電