磁存儲(chǔ)器及其控制方法
【專利說(shuō)明】磁存儲(chǔ)器及其控制方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2013年9月4日提交的美國(guó)臨時(shí)申請(qǐng)N0.61/873,798以及2014年3月7日提交的美國(guó)申請(qǐng)N0.14/201，613的權(quán)益，所有申請(qǐng)的整體內(nèi)容通過(guò)引用并入在此。
技術(shù)領(lǐng)域
[0003]在此描述的實(shí)施例一般涉及磁存儲(chǔ)器及磁存儲(chǔ)器的控制方法。
【背景技術(shù)】
[0004]近年來(lái)，自旋轉(zhuǎn)移矩類型的磁阻隨機(jī)存取存儲(chǔ)器(STT-MRAM)作為半導(dǎo)體存儲(chǔ)器被提出。MRAM包含在存儲(chǔ)器基元中的磁阻效應(yīng)元件。磁阻效應(yīng)元件包括兩個(gè)磁層(鐵磁體層)和在其間設(shè)置的非磁層?！癐”或“O”的數(shù)據(jù)存儲(chǔ)在存儲(chǔ)器基元中，取決于磁阻效應(yīng)元件的兩個(gè)磁層的磁化狀態(tài)，也就是說(shuō)，兩個(gè)磁層的自旋取向是否平行或反平行。
【附圖說(shuō)明】
[0005]圖1是示出磁存儲(chǔ)器的整體配置示例的框圖；
[0006]圖2是示出磁存儲(chǔ)器的基元陣列附近的配置示例的視圖；
[0007]圖3是示出在實(shí)施例中磁存儲(chǔ)器的配置示例的示意圖；
[0008]圖4是示出磁存儲(chǔ)器的存儲(chǔ)器基元的結(jié)構(gòu)示例的視圖；
[0009]圖5是示出磁阻效應(yīng)元件的結(jié)構(gòu)示例的示意圖；
[0010]圖6是示出磁阻效應(yīng)元件的結(jié)構(gòu)示例的示意圖；
[0011]圖7是描述在實(shí)施例中的磁存儲(chǔ)器的示意圖；
[0012]圖8是描述在實(shí)施例中的磁存儲(chǔ)器的示意圖；
[0013]圖9是描述在實(shí)施例中的磁存儲(chǔ)器的示意圖；
[0014]圖10是描述在實(shí)施例中的磁存儲(chǔ)器的操作示例的示圖；以及
[0015]圖11是描述在實(shí)施例中的磁存儲(chǔ)器的變形的視圖。
【具體實(shí)施方式】
[0016]本實(shí)施例將參照附圖在下面詳細(xì)描述。在下面的描述中，相同的參考標(biāo)記附到具有相同功能和配置的元件，并且重復(fù)描述將在必要時(shí)提供。
[0017]—般地，根據(jù)一個(gè)實(shí)施例，磁存儲(chǔ)器包括:基元陣列，其包含沿第一和第二方向設(shè)置的多個(gè)存儲(chǔ)器基元，每一個(gè)存儲(chǔ)器基元包括作為存儲(chǔ)器元件的磁阻效應(yīng)元件；以及讀取電路，其從基于地址信號(hào)而從多個(gè)存儲(chǔ)器基元中所選擇的存儲(chǔ)器基元來(lái)讀取數(shù)據(jù)。讀取電路從與在基元陣列中的磁阻效應(yīng)元件的位置對(duì)應(yīng)的多個(gè)判定水平(level)來(lái)選擇一個(gè)判定水平，并且使用選擇的判定水平來(lái)從選擇的存儲(chǔ)器基元執(zhí)行數(shù)據(jù)的讀取。
[0018][實(shí)施例]
[0019]在實(shí)施例中的磁存儲(chǔ)器的配置和操作將參考圖1至圖11來(lái)描述。
[0020](I)配置
[0021]在實(shí)施例中的磁存儲(chǔ)器的配置將參考圖1至圖9來(lái)描述。
[0022]圖1是示出在實(shí)施例中磁存儲(chǔ)器的整體配置示例的框圖。
[0023]如在圖1中所示，在實(shí)施例中的磁存儲(chǔ)器包括基元陣列200和控制基元陣列的操作的多個(gè)電路。
[0024]在磁存儲(chǔ)器中，磁阻效應(yīng)元件用作在基元陣列200中的存儲(chǔ)器元件。在本實(shí)施例中的磁存儲(chǔ)器例如是磁阻隨機(jī)存取存儲(chǔ)器(MRAM)。
[0025]在實(shí)施例中的MRAM包括用于在MRAM(例如MRAM封裝)和外部裝置(例如存儲(chǔ)器控制器或主機(jī)裝置)之間的發(fā)送/接收與控制信號(hào)(命令/狀態(tài))的發(fā)送/接收的接口電路110XA緩沖器111和DQ緩沖器112設(shè)置在接口電路110的內(nèi)部。
[0026]CA緩沖器111從外部裝置接收命令/地址信號(hào)、時(shí)鐘啟用信號(hào)、庫(kù)選擇信號(hào)、外部時(shí)鐘信號(hào)等。DQ緩沖器112發(fā)送或接收數(shù)據(jù)輸入/輸出信號(hào)(數(shù)據(jù))、數(shù)據(jù)選通信號(hào)以及數(shù)據(jù)屏蔽信號(hào)。
[0027]時(shí)鐘發(fā)生器120基于來(lái)自基于時(shí)鐘啟用信號(hào)的CA緩沖器111的信號(hào)，產(chǎn)生MRAM的內(nèi)部時(shí)鐘。所產(chǎn)生的內(nèi)部時(shí)鐘提供給在MRAM中的預(yù)定電路，諸如命令解碼器121、多路復(fù)用器114和DQ緩沖器112。在MRAM中的每一個(gè)電路基于由時(shí)鐘發(fā)生器120產(chǎn)生的內(nèi)部時(shí)鐘而在操作時(shí)序處操作。
[0028]命令解碼器121基于從CA緩沖器111傳送的命令/地址信號(hào)來(lái)解碼命令。解碼的命令發(fā)送給庫(kù)管理器122和電壓發(fā)生器123。
[0029]為了執(zhí)行對(duì)應(yīng)于命令/地址信號(hào)的操作，庫(kù)管理器122向由庫(kù)選擇信號(hào)選擇的庫(kù)BK傳送諸如在基元陣列200中的地址和到庫(kù)BK中每一個(gè)電路的控制信號(hào)。
[0030]電壓發(fā)生器123產(chǎn)生用于與命令對(duì)應(yīng)的操作的各種電壓，并且向在庫(kù)BK中的預(yù)定電路提供所產(chǎn)生的電壓。
[0031]例如，多個(gè)庫(kù)BK設(shè)置在MRAM中。
[0032]基元陣列200設(shè)置在庫(kù)BK中。全局位線GBL、bGBL、位線BL、bBL、全局字線GWL以及字線WL設(shè)置在基元陣列中。多個(gè)存儲(chǔ)器基元MC設(shè)置在基元陣列200中，以便連接到導(dǎo)線GBL、bGBL、BL、bBL、GWL、WL。
[0033]控制器130設(shè)置在庫(kù)BK中。控制器130控制在庫(kù)BK中每一個(gè)電路的操作。控制器130包括時(shí)序控制器131、行預(yù)解碼器132、列預(yù)解碼器133等。
[0034]時(shí)序控制器131控制在庫(kù)BK中每一個(gè)電路140、150、160、170、180的操作時(shí)序。
[0035]行預(yù)解碼器132執(zhí)行例如對(duì)于來(lái)自庫(kù)管理器122的地址信號(hào)的行地址的預(yù)解碼。列預(yù)解碼器133執(zhí)行例如對(duì)于來(lái)自庫(kù)管理器122的地址信號(hào)的列地址的預(yù)解碼。
[0036]行解碼器140解碼來(lái)自行預(yù)解碼器132的行地址。行解碼器140基于解碼的行地址控制在基元陣列200中的全局字線GWL與字線(也稱為子字線)WL的激活。
[0037]列解碼器150解碼來(lái)自列預(yù)解碼器133的列地址。列解碼器150基于解碼的列地址控制在基元陣列200中的全局位線GBUbGBL和位線(也稱為子位線)BL、bBL的激活。
[0038]在基元陣列200中的存儲(chǔ)器基元MC通過(guò)行解碼器140及列解碼器150處于訪問狀態(tài)中。
[0039]讀取電路(感測(cè)放大器)180和寫入電路(寫入驅(qū)動(dòng)器)181在數(shù)據(jù)分別從基元陣列200讀取/寫入到基元陣列200時(shí)被驅(qū)動(dòng)。
[0040]讀取電路180被驅(qū)動(dòng)用于在控制器130的控制下讀取數(shù)據(jù)。讀取電路180經(jīng)由全局位線GBUbGBL和位線BL、bBL向基于地址信號(hào)所選擇的基元陣列200中的存儲(chǔ)器基元MC提供讀取電流(或讀取電壓)。讀取電路180通過(guò)檢測(cè)讀取電流的電流值或位線的電位來(lái)讀取在存儲(chǔ)器基元MC中存儲(chǔ)的數(shù)據(jù)。
[0041]寫入電路181被驅(qū)動(dòng)用于在控制器130的控制下寫入數(shù)據(jù)。寫入電路181經(jīng)由全局位線GBL、bGBL和位線BL、bBL向基于地址所選擇的基元陣列200中的存儲(chǔ)器基元提供寫入電流。
[0042]例如，當(dāng)MRAM的數(shù)據(jù)通過(guò)基于自旋轉(zhuǎn)移矩(STT)的寫入方法寫入時(shí)，寫入電流流過(guò)在存儲(chǔ)器基元中的磁阻效應(yīng)元件。在STT-MRAM中，其中流過(guò)磁阻效應(yīng)元件的寫入電流的方向根據(jù)要寫入到存儲(chǔ)器基元中的數(shù)據(jù)(例如，“O”或“I” )來(lái)控制。
[0043]錯(cuò)誤檢查和校正(ECC)電路170對(duì)要寫入到基元陣列200中的數(shù)據(jù)以及從基元陣列200讀取的數(shù)據(jù)執(zhí)行ECC處理。
[0044]頁(yè)面緩沖器160在稱為“頁(yè)面”的數(shù)據(jù)基元中臨時(shí)存儲(chǔ)要寫入到基元陣列200中的數(shù)據(jù)和從基元陣列200讀取的數(shù)據(jù)。
[0045]多路復(fù)用器114基于內(nèi)部時(shí)鐘在時(shí)序中調(diào)節(jié)庫(kù)BK和緩沖器112之間(或MRAM和外部裝置之間)的數(shù)據(jù)傳送時(shí)序。
[0046]圖2是示出MRAM的基元陣列附近的電路布局示例的視圖。
[0047]如在圖2中所示，MRAM具有在基元陣列200附近設(shè)置的外圍電路209和核心電路201。
[0048]在基元陣列200中，多個(gè)存儲(chǔ)器基元設(shè)置成矩陣形狀。數(shù)據(jù)存儲(chǔ)在每一個(gè)存儲(chǔ)器基元中。
[0049]核心電路201電連接到基元陣列200。數(shù)據(jù)在核心電路201和基元陣列200之間輸入和輸出。核心電路201包括局部列開關(guān)電路(LYSW)210、子字線解碼器(SWD)211，以及局部列開關(guān)驅(qū)動(dòng)器(LYSffDRV) 212。
[0050]局部列開關(guān)電路210使用分層位線系統(tǒng)根據(jù)在磁存儲(chǔ)器中的列地址選擇性地連接位線BL和bBL與全局位線。子字線解碼器211激活字線并且根據(jù)行地址選擇性地連接字線和全局字線。局部列開關(guān)驅(qū)動(dòng)器212控制在局部列開關(guān)電路210中的局部列開關(guān)(例如在圖1中的晶體管M1、M2)的接通/關(guān)斷。
[0051]例如，局部列開關(guān)電路210包括具有嵌入式柵電極的晶體管，子字線解碼器211包括具有平面柵電極的晶體管，以及局部列開關(guān)驅(qū)動(dòng)器212包括嵌入式和平面晶體管。
[0052]外圍電路(外圍電路組，外圍電路區(qū)域)209經(jīng)由核心電路201電連接到基元陣列200。外圍電路209包括例如控制電路(其控制核心電路201和基元陣列200)、讀取電路(讀取驅(qū)動(dòng)器)180、寫入電路(寫入驅(qū)動(dòng)器)181等。外圍電路主要包括平面晶體管。
[0053]基元陣列200、核心電路201以及外圍電路209形成在同一半導(dǎo)體基板上。因此，核心電路201和外圍電路209與基元陣列200相鄰。順便說(shuō)一下，多個(gè)基元陣列200和多個(gè)核心電路201可以設(shè)置在一個(gè)半導(dǎo)體基板中。在該情況下，例如一個(gè)外圍電路(外圍電路區(qū)域)設(shè)置在半導(dǎo)體基板中以便使多個(gè)基元陣列200和多個(gè)核心電路201共用。
[0054]圖3是示出MRAM的基元陣列的內(nèi)部結(jié)構(gòu)的示例和用于讀取數(shù)據(jù)的電路的內(nèi)部配置的示例的等效電路圖。
[0055]如在圖3中所示，基元陣列200包括多個(gè)存儲(chǔ)器基元MC。
[0056]在基元陣列200內(nèi)部，設(shè)置了多個(gè)位線 BL〈0>、BL〈l>、BL〈n>、bBL〈0>、bBL〈l>、bBL〈n>和多個(gè)字線WL〈0>、WL〈1>、WL〈n>。當(dāng)位線BL〈0>、BL〈1>、BL〈n>中的每一個(gè)位線沒有在下面區(qū)分時(shí)，每一個(gè)位線簡(jiǎn)單地表示為位線BL，并且當(dāng)位線bBL〈0>、bBL< I>、bBL<n>中的每一個(gè)位線沒有在下面區(qū)分時(shí)，每一個(gè)位線簡(jiǎn)單地表示為位線bBL。當(dāng)多個(gè)字線WL〈0>、WL〈l>、WL〈n>沒有區(qū)分時(shí)，每一個(gè)字線簡(jiǎn)單地表示為字線WL。
[0057]位線BUbBL在列方向上延伸，并且字線WL在行方向上延伸。兩個(gè)位線BL、bBL形成一個(gè)位線對(duì)。
[0058]存儲(chǔ)器基元MC連接到位線BL、bBL和字線WL。
[0059]在列方向上設(shè)置的多個(gè)存儲(chǔ)器基元MC連接到一個(gè)位線對(duì)BL、bBL。在行方向上設(shè)置的多個(gè)存儲(chǔ)器基元MC連接到公共字線WL。
[0060]在分層位線系統(tǒng)中，多個(gè)位線BL〈0>、BL〈l>、BL〈n>經(jīng)由局部列開關(guān)M1〈0>、M1〈1>、Ml〈n>連接到一個(gè)全局位線GBL，并且多個(gè)位線bBL〈0>、bBL〈l>、bBL〈n>經(jīng)由局部列開關(guān)M2〈0>、M2〈l>、M2〈n>連接到其