成到處理器。
[0064]所屬領(lǐng)域的技術(shù)人員將進(jìn)一步了解，結(jié)合本文所揭示的方面描述的各種說明性邏輯塊、模塊、電路及算法步驟可實(shí)施為電子硬件、計(jì)算機(jī)軟件或兩者的組合。為清晰地說明硬件與軟件的此可互換性，以上已大體就其功能性來描述了各種說明性組件、塊、模塊、電路及步驟。此類功能性是實(shí)施為硬件還是軟件取決于具體應(yīng)用及施加于整個(gè)系統(tǒng)的設(shè)計(jì)約束。
[0065]本文所描述的本發(fā)明的各種特征可在不脫離本發(fā)明的情況下實(shí)施于不同系統(tǒng)中。應(yīng)注意，本發(fā)明的前述方面僅為實(shí)例，且不應(yīng)解釋為限制本發(fā)明。本發(fā)明的各方面的描述既定是說明性的，且不限制權(quán)利要求書的范圍。因此，本發(fā)明的教示可容易應(yīng)用于其它類型的設(shè)備，且所屬領(lǐng)域的技術(shù)人員將明白許多替代方案、修改及變化。
【主權(quán)項(xiàng)】
1.一種實(shí)施物理不可克隆函數(shù)PUF的方法，所述方法包括: 將磁阻式隨機(jī)存取存儲(chǔ)器MRAM單元的陣列初始化到第一邏輯狀態(tài)，所述MRAM單元中的每一者具有大于第一電壓％且小于第二電壓％的隨機(jī)轉(zhuǎn)變電壓VT，所述轉(zhuǎn)變電壓Vt表示致使所述MRAM單元從所述第一邏輯狀態(tài)轉(zhuǎn)變到第二邏輯狀態(tài)的電壓電平;及 將編程信號(hào)電壓Vps施加到所述陣列中的所述MRAM單元中的每一者以致使所述陣列中的所述MRAM單元的至少一部分隨機(jī)地將狀態(tài)從所述第一邏輯狀態(tài)改變到所述第二邏輯狀態(tài)，所述編程信號(hào)電壓Vps大于所述第一電壓V1且小于所述第二電壓V2。2.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括: 向所述MRAM單元陣列發(fā)送詢問，所述詢問讀取所述陣列中的選定MRAM單元的邏輯狀態(tài);及 從所述MRAM單元陣列中獲得對(duì)所述詢問的響應(yīng)，所述響應(yīng)包含所述陣列中的所述選定MRAM單元的所述邏輯狀態(tài)。3.根據(jù)權(quán)利要求1所述的方法，其中所述編程信號(hào)電壓Vps約等于第三電壓V3，所述第三電壓對(duì)應(yīng)于致使約一半所述MRAM單元將邏輯狀態(tài)從所述第一邏輯狀態(tài)改變到所述第二邏輯狀態(tài)的電壓電平。4.根據(jù)權(quán)利要求1所述的方法，其中在施加所述編程信號(hào)電壓Vps之后，將所述陣列中的所述MRAM單元的所述邏輯狀態(tài)存儲(chǔ)在安全存儲(chǔ)器中。5.根據(jù)權(quán)利要求1所述的方法，其中在施加所述編程信號(hào)電壓Vps之后，所述陣列中的所述MRAM單元的所述邏輯狀態(tài)充當(dāng)唯一地識(shí)別電子裝置的加密密鑰。6.根據(jù)權(quán)利要求1所述的方法，其中所述第二電壓％小于所述陣列中的所述MRAM單元中的任一者的擊穿電壓，所述擊穿電壓是所述MRAM單元的隧穿絕緣體層擊穿時(shí)所處的電壓。7.根據(jù)權(quán)利要求1所述的方法，其中所述詢問包含MRAM單元地址信息，并且所述響應(yīng)包含對(duì)應(yīng)于所述MRAM單元地址信息的MRAM單元的數(shù)據(jù)位信息。8.根據(jù)權(quán)利要求1所述的方法，其中在施加所述編程信號(hào)電壓Vps之后，所述陣列中的所述MRAM單元的所述邏輯狀態(tài)由密碼安全算法利用。9.根據(jù)權(quán)利要求1所述的方法，其中所述第一電壓Vd、于所述MRAM單元陣列中的每個(gè)MRAM單元的所述轉(zhuǎn)變電壓Vt，并且所述第二電壓￥2大于所述MRAM單元陣列中的每個(gè)MRAM單元的所述轉(zhuǎn)變電壓Vt。10.—種用于實(shí)施物理不可克隆函數(shù)PUF的設(shè)備，所述設(shè)備包括: 磁阻式隨機(jī)存取存儲(chǔ)器MRAM單元的陣列，其各自具有大于第一電壓％且小于第二電壓%的隨機(jī)轉(zhuǎn)變電壓VT，所述轉(zhuǎn)變電壓Vt表示致使所述MRAM單元從第一邏輯狀態(tài)轉(zhuǎn)變到第二邏輯狀態(tài)的電壓電平;及 處理電路，其以通信方式耦合到所述陣列，所述處理電路經(jīng)配置以 將MRAM單元的所述陣列初始化到所述第一邏輯狀態(tài)，及 將編程信號(hào)電壓Vps施加到所述陣列中的所述MRAM單元中的每一者以致使所述陣列中的所述MRAM單元的至少一部分隨機(jī)地將狀態(tài)從所述第一邏輯狀態(tài)改變到所述第二邏輯狀態(tài)，所述編程信號(hào)電壓Vps大于所述第一電壓V1且小于所述第二電壓V2。11.根據(jù)權(quán)利要求10所述的設(shè)備，其中所述處理電路進(jìn)一步經(jīng)配置以: 向所述MRAM單元陣列發(fā)送詢問，所述詢問讀取所述陣列中的選定MRAM單元的邏輯狀態(tài);及 從所述MRAM單元陣列中獲得對(duì)所述詢問的響應(yīng)，所述響應(yīng)包含所述陣列中的所述選定MRAM單元的所述邏輯狀態(tài)。12.根據(jù)權(quán)利要求10所述的設(shè)備，其中所述編程信號(hào)電壓Vps約等于第三電壓V3，所述第三電壓對(duì)應(yīng)于致使約一半所述MRAM單元將邏輯狀態(tài)從所述第一邏輯狀態(tài)改變到所述第二邏輯狀態(tài)的電壓電平。13.根據(jù)權(quán)利要求10所述的設(shè)備，其中在施加所述編程信號(hào)電壓Vps之后，將所述陣列中的所述MRAM單元的所述邏輯狀態(tài)存儲(chǔ)在安全存儲(chǔ)器中。14.根據(jù)權(quán)利要求10所述的設(shè)備，其中在施加所述編程信號(hào)電壓Vps之后，所述陣列中的所述MRAM單元的所述邏輯狀態(tài)充當(dāng)唯一地識(shí)別電子裝置的加密密鑰。15.根據(jù)權(quán)利要求10所述的設(shè)備，其中所述第二電壓％小于所述陣列中的所述MRAM單元中的任一者的擊穿電壓，所述擊穿電壓是所述MRAM單元的隧穿絕緣體層擊穿時(shí)所處的電壓。16.根據(jù)權(quán)利要求10所述的設(shè)備，其中所述詢問包含MRAM單元地址信息，并且所述響應(yīng)包含對(duì)應(yīng)于所述MRAM單元地址信息的MRAM單元的數(shù)據(jù)位信息。17.根據(jù)權(quán)利要求10所述的設(shè)備，其中在施加所述編程信號(hào)電壓Vps之后，所述陣列中的所述MRAM單元的所述邏輯狀態(tài)由密碼安全算法利用。18.根據(jù)權(quán)利要求10所述的設(shè)備，其中所述第一電壓％小于所述MRAM單元陣列中的每個(gè)MRAM單元的所述轉(zhuǎn)變電壓Vt，并且所述第二電壓￥2大于所述MRAM單元陣列中的每個(gè)MRAM單元的所述轉(zhuǎn)變電壓Vt。19.一種用于實(shí)施物理不可克隆函數(shù)PUF的設(shè)備，所述設(shè)備包括: 用于將磁阻式隨機(jī)存取存儲(chǔ)器MRAM單元的陣列初始化到第一邏輯狀態(tài)的裝置，所述MRAM單兀中的每一者具有大于電壓Vi且小于電壓V2的隨機(jī)轉(zhuǎn)變電壓Vt，所述轉(zhuǎn)變電壓Vt表示致使所述MRAM單元從所述第一邏輯狀態(tài)轉(zhuǎn)變到第二邏輯狀態(tài)的電壓電平;及 用于將編程信號(hào)電壓Vps施加到所述陣列中的所述MRAM單元中的每一者以致使所述陣列中的所述MRAM單元的至少一部分隨機(jī)地將狀態(tài)從所述第一邏輯狀態(tài)改變到所述第二邏輯狀態(tài)的裝置，所述編程信號(hào)電壓Vps大于所述第一電壓V1且小于所述第二電壓V2。20.根據(jù)權(quán)利要求19所述的設(shè)備，其進(jìn)一步包括: 用于向所述MRAM單元陣列發(fā)送詢問的裝置，所述詢問讀取所述陣列中的選定MRAM單元的邏輯狀態(tài);及 用于從所述MRAM單元陣列中獲得對(duì)所述詢問的響應(yīng)的裝置，所述響應(yīng)包含所述陣列中的所述選定MRAM單元的所述邏輯狀態(tài)。21.根據(jù)權(quán)利要求19所述的設(shè)備，其中所述編程信號(hào)電壓Vps約等于第三電壓電平V3，所述第三電壓電平對(duì)應(yīng)于致使約一半所述MRAM單元將邏輯狀態(tài)從所述第一邏輯狀態(tài)改變到所述第二邏輯狀態(tài)的電壓電平。22.根據(jù)權(quán)利要求19所述的設(shè)備，其中在施加所述編程信號(hào)電壓Vps之后，所述陣列中的所述MRAM單元的所述邏輯狀態(tài)充當(dāng)唯一地識(shí)別電子裝置的加密密鑰。23.根據(jù)權(quán)利要求19所述的設(shè)備，其中所述第一電壓％小于所述MRAM單元陣列中的每個(gè)MRAM單元的所述轉(zhuǎn)變電壓Vt，并且所述第二電壓￥2大于所述MRAM單元陣列中的每個(gè)MRAM單元的所述轉(zhuǎn)變電壓Vt。24.根據(jù)權(quán)利要求19所述的設(shè)備，其中所述詢問包含MRAM單元地址信息，并且所述響應(yīng)包含對(duì)應(yīng)于所述MRAM單元地址信息的MRAM單元的數(shù)據(jù)位信息。25.—種上面存儲(chǔ)有用于實(shí)施物理不可克隆函數(shù)PUF的指令的計(jì)算機(jī)可讀存儲(chǔ)媒體，所述指令在由至少一個(gè)處理器執(zhí)行時(shí)致使所述處理器: 將磁阻式隨機(jī)存取存儲(chǔ)器MRAM單元的陣列初始化到第一邏輯狀態(tài)，所述MRAM單元中的每一者具有大于第一電壓％且小于第二電壓％的隨機(jī)轉(zhuǎn)變電壓VT，所述轉(zhuǎn)變電壓Vt表示致使所述MRAM單元從所述第一邏輯狀態(tài)轉(zhuǎn)變到第二邏輯狀態(tài)的電壓電平;及 將編程信號(hào)電壓Vps施加到所述陣列中的所述MRAM單元中的每一者以致使所述陣列中的所述MRAM單元的至少一部分隨機(jī)地將狀態(tài)從所述第一邏輯狀態(tài)改變到所述第二邏輯狀態(tài)，所述編程信號(hào)電壓Vps大于所述第一電壓V1且小于所述第二電壓V2。26.根據(jù)權(quán)利要求25所述的計(jì)算機(jī)可讀存儲(chǔ)媒體，其中所述指令進(jìn)一步致使所述處理器: 向所述MRAM單元陣列發(fā)送詢問，所述詢問讀取所述陣列中的選定MRAM單元的邏輯狀態(tài);及 從所述MRAM單元陣列中獲得對(duì)所述詢問的響應(yīng)，所述響應(yīng)包含所述陣列中的所述選定MRAM單元的所述邏輯狀態(tài)。27.根據(jù)權(quán)利要求25所述的計(jì)算機(jī)可讀存儲(chǔ)媒體，其中在施加所述編程信號(hào)電壓Vps之后，所述陣列中的所述MRAM單元的所述邏輯狀態(tài)充當(dāng)唯一地識(shí)別電子裝置的加密密鑰。28.根據(jù)權(quán)利要求25所述的計(jì)算機(jī)可讀存儲(chǔ)媒體，其中所述第一電壓％小于所述MRAM單元陣列中的每個(gè)MRAM單元的所述轉(zhuǎn)變電壓Vt，并且所述第二電壓％大于所述MRAM單元陣列中的每個(gè)MRAM單元的所述轉(zhuǎn)變電壓Vt。29.根據(jù)權(quán)利要求25所述的計(jì)算機(jī)可讀存儲(chǔ)媒體，其中所述詢問包含MRAM單元地址信息，并且所述響應(yīng)包含對(duì)應(yīng)于所述MRAM單元地址信息的MRAM單元的數(shù)據(jù)位信息。
【專利摘要】一個(gè)特征涉及一種實(shí)施物理不可克隆函數(shù)的方法。所述方法包含將磁阻式隨機(jī)存取存儲(chǔ)器MRAM單元的陣列初始化到第一邏輯狀態(tài)，其中所述MRAM單元中的每一者具有大于第一電壓且小于第二電壓的隨機(jī)轉(zhuǎn)變電壓。所述轉(zhuǎn)變電壓表示致使所述MRAM單元從所述第一邏輯狀態(tài)轉(zhuǎn)變到第二邏輯狀態(tài)的電壓電平。所述方法進(jìn)一步包含將編程信號(hào)電壓施加到所述陣列中的所述MRAM單元中的每一者以致使所述陣列中的所述MRAM單元的至少一部分隨機(jī)地將狀態(tài)從所述第一邏輯狀態(tài)改變到所述第二邏輯狀態(tài)，其中所述編程信號(hào)電壓大于所述第一電壓且小于所述第二電壓。
【IPC分類】G11C11/16, H04L9/08, H04L9/32
【公開號(hào)】CN105518787
【申請(qǐng)?zhí)枴緾N201480049003
【發(fā)明人】朱曉春, 史蒂文·M·米倫多夫, 郭旭, 戴維·M·雅各布森, 李康浩, 升·H·康, 馬修·邁克爾·諾瓦克
【申請(qǐng)人】高通股份有限公司
【公開日】2016年4月20日
【申請(qǐng)日】2014年9月4日
【公告號(hào)】EP3017451A1, US9343135, US20150070979, WO2015035033A1