。在向存儲器中寫入數(shù)據(jù)得過程中，將要寫入的數(shù)據(jù)加載在第二位線305和第三位線307上，例如要向存儲單元301中寫入數(shù)據(jù)“1”，則令第二位線305加載數(shù)據(jù)“O”，第三位線307加載數(shù)據(jù)“1”，當(dāng)?shù)诙志€308為高電平，第三晶體管304和第四晶體管306同時導(dǎo)通，此時第二位線305加載的“O”傳輸至存儲單元301的第一端，第二位線305加載的數(shù)據(jù)“I”傳輸至存儲單元301的第二端，實(shí)現(xiàn)向存儲單元301寫入數(shù)據(jù)。
[0043]通過第一字線303控制第二晶體管和第一晶體管實(shí)現(xiàn)從存儲器讀數(shù)據(jù)，由于第一晶體管的柵極不通電流，能夠保持存儲器電壓的穩(wěn)定，提高了存儲器讀操作的穩(wěn)定性。另一方面由第二字線308控制第三晶體管304和第四晶體管306，實(shí)現(xiàn)從存儲單元讀出電平狀態(tài)、和/或向?qū)?yīng)的存儲單元寫入電平狀態(tài)，使得存儲器可以同時通過第一晶體管10、第二晶體管302和第一位線20作為第一讀端口，通過第三晶體管304、第二位線305、第三位線307和第四晶體管306作為第二讀端口，通過上述2個讀端口同時從靜態(tài)隨機(jī)存儲器中讀取數(shù)據(jù)，提高了存儲器數(shù)據(jù)讀取操作的效率。另外，該靜態(tài)隨機(jī)存儲器的包含的晶體管數(shù)量較少，面積較少，便于集成制造。
[0044]可選地，上述N個存儲單元中的每一存儲單元301包括:第一存儲節(jié)點(diǎn)3013和第二存儲節(jié)點(diǎn)3014。
[0045]第一存儲節(jié)點(diǎn)3013，用于存儲與上述每一存儲單元301的電平狀態(tài)同相的電平狀
O
[0046]第二存儲節(jié)點(diǎn)3014，用于存儲與上述每一存儲單元301的電平狀態(tài)反相的電平狀態(tài)；其中，上述N個第二晶體管302中的每一個通過源極和漏極連接在對應(yīng)的存儲單元301中的第一存儲節(jié)點(diǎn)3013與第一晶體管10的柵極之間。
[0047]從圖5中可以看出，第二晶體管302通過漏極連接至第二存儲節(jié)點(diǎn)3014實(shí)現(xiàn)與存儲單元的連接。存儲單元301通過第一存儲節(jié)點(diǎn)3013存儲與該存儲單元301相同的電平狀態(tài)，第二存儲節(jié)點(diǎn)3014用于存儲與該存儲單元301反相的電平狀態(tài)，例如，存儲單元301存儲的電平狀態(tài)為“ I ”時，則第一存儲節(jié)點(diǎn)3013存儲的電平狀態(tài)為“ I ”，第二存儲節(jié)點(diǎn)3014存儲的電平狀態(tài)為“O”。
[0048]優(yōu)選地，為了方便的實(shí)現(xiàn)存儲單元301的第一存儲節(jié)點(diǎn)3013和第二存儲節(jié)點(diǎn)3014的電平狀態(tài)為互為相反的電平狀態(tài)，上述N個存儲單元中的每一存儲單元301包括:第一反相器3011和第二反相器3012。
[0049]第一反相器3011，連接在第一存儲節(jié)點(diǎn)3013與第二存儲節(jié)點(diǎn)3014之間。
[0050]第二反相器3012，相對于第一反相器3011反向地連接在第一存儲節(jié)點(diǎn)3013與第二存儲節(jié)點(diǎn)3014之間。
[0051]第一反相器3011的第一端連接至第一存儲節(jié)點(diǎn)3013，第一反相器3011的第二端連接至第二存儲節(jié)點(diǎn)3014。而第二反相器3012的第一端連接至第二存儲節(jié)點(diǎn)3014,第二反相器3012的第二端連接至第一存儲節(jié)點(diǎn)3013，實(shí)現(xiàn)第一反相器3011與第二反相器3012的反相連接。反相器用于將輸入的電平狀態(tài)反相，例如，電平狀態(tài)“I”經(jīng)由反相器得到電平狀態(tài)“O”。通過反相器可以方便的得到兩個相反的電平狀態(tài)，實(shí)現(xiàn)第一存儲節(jié)點(diǎn)3013與第二存儲節(jié)點(diǎn)3014的電平狀態(tài)的反相。
[0052]圖5中的存儲模塊的具體結(jié)構(gòu)如圖6所示，如圖6所示，該存儲模塊包括存儲單元301，優(yōu)選地，為了降低靜態(tài)隨機(jī)存儲器的功耗，上述N個存儲單元中的每一存儲單元301包括:第一 PMOS晶體管HJ-1，第一 NMOS晶體管I3D-1，第二 PMOS晶體管PU-2和第二 NMOS晶體管TO-2。
[0053]第一 PMOS晶體管PU-1，通過源極和漏極連接在電源VDD與第一存儲節(jié)點(diǎn)Q之間，第一 PMOS晶體管PU-1的柵極連接至第二存儲節(jié)點(diǎn)QN。
[0054]第一 NMOS晶體管I3D-1，通過源極和漏極連接在第一存儲節(jié)點(diǎn)Q與地VSS之間，第一 NMOS晶體管ro-Ι的柵極連接至所述第二存儲節(jié)點(diǎn)QN。
[0055]第二 PMOS晶體管HJ-2，通過源極和漏極連接在電源VDD與所述第二存儲節(jié)點(diǎn)QN之間，所述第二 PMOS晶體管PU-2的柵極連接至所述第一存儲節(jié)點(diǎn)Q ；
[0056]第二 NMOS晶體管Η)-2，通過源極和漏極連接在所述第二存儲節(jié)點(diǎn)QN與地VSS之間，所述第二 NMOS晶體管ro-2的柵極連接至所述第一存儲節(jié)點(diǎn)Q。
[0057]如圖6所示，存儲單元301包括:第一 PMOS晶體管PU-1、第一 NMOS晶體管Η)_1、第二 PMOS晶體管PU-2、第二 NMOS晶體管Η)_2、電源VDD和地VSS。其中，第一 PMOS晶體管PU-1與第一 NMOS晶體管Η)-1的柵極共同連接至第二存儲節(jié)點(diǎn)QN，第一 PMOS晶體管PU-1的漏極連接至電源VDD，第一 PMOS晶體管PU-1的源極連接至第一存儲節(jié)點(diǎn)Q，第一 NMOS晶體管ro-1的漏極連接至第一存儲節(jié)點(diǎn)Q，第一 NMOS晶體管ro-1的源極連接至地vss。同樣的，第二 PMOS晶體管PU-2和第二 NMOS晶體管TO-2的柵極連接至第一存儲節(jié)點(diǎn)Q，第二PMOS晶體管PU-2的漏極連接至電源VDD，第二 PMOS晶體管PU-2的源極和第二 NMOS晶體管Η)-2的漏極連接至第二存儲節(jié)點(diǎn)QN，第二 NMOS晶體管ro-2的源極連接至地VSS。
[0058]通過第一 PMOS晶體管PU-1、第一 NMOS晶體管PD-1、電源VDD和地VSS相互連接構(gòu)成一個CMOS反相器，使得第一存儲節(jié)點(diǎn)Q的電平狀態(tài)反相得到第二存儲節(jié)點(diǎn)QN的電平狀態(tài)。同樣的，第二 PMOS晶體管PU-2、第二 NMOS晶體管PD-2、電源VDD和地VSS相互連接也構(gòu)成一個CMOS反相器，使得第二存儲節(jié)點(diǎn)QN的電平狀態(tài)反相得到第一存儲節(jié)點(diǎn)Q的電平狀態(tài)。CMOS反相器靜態(tài)功耗低，而且抗干擾能力強(qiáng)，存儲單元采用CMOS反相器可以降低整個靜態(tài)隨機(jī)存儲器的功耗以及抗干擾能力。
[0059]優(yōu)選地，為了進(jìn)一步提高向靜態(tài)隨機(jī)存儲器中寫數(shù)據(jù)操作的效率，該靜態(tài)隨機(jī)存儲器還包括:第四位線310，N個第五晶體管和N個第三字線。
[0060]N個第五晶體管，與N個存儲單元一一對應(yīng)，所述N個第五晶體管中的每一個通過源極和漏極連接在對應(yīng)的存儲單元與第四位線310之間；
[0061]N個第三字線，與N個第五晶體管一一對應(yīng)，N個第三字線中的每一個連接至對應(yīng)的第五晶體管309的柵極，用于控制向?qū)?yīng)的存儲單元寫入電平狀態(tài)。
[0062]如圖5所示，第五晶體管309的柵極連接至第三字線311，該第五晶體管309通過源極連接至第四位線310，該第五晶體管309的漏極連接在第一存儲節(jié)點(diǎn)3013。第三字線311用于控制向存儲單元301寫入數(shù)據(jù)。當(dāng)?shù)谌志€311為高電平時，第五晶體管309導(dǎo)通，成為一個傳輸路徑，此時可以通過第四位線310向存儲單元301中寫入電平狀態(tài)。通過在上述靜態(tài)隨機(jī)存儲器中增加第五晶體管309和第四位線310作為一個寫端口，向靜態(tài)隨機(jī)存儲器中寫入數(shù)據(jù)，達(dá)到了提高向靜態(tài)隨機(jī)存儲器中寫入數(shù)據(jù)的效率。
[0063]可選地，該靜態(tài)隨機(jī)存儲器還包括:處理器，連接第一位線20和N個第一字線，用于向N個第