電荷泵電路以及存儲(chǔ)器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電路設(shè)計(jì)技術(shù)領(lǐng)域，特別是涉及一種電荷栗電路以及存儲(chǔ)器。
【背景技術(shù)】
[0002]隨著電子便攜式產(chǎn)品的飛速發(fā)展，電源管理芯片的需求量也急劇增加。電荷栗利用電容實(shí)現(xiàn)電荷和能量的轉(zhuǎn)移，從而具備無電感元件、無電磁干擾、成本低、高效率等優(yōu)點(diǎn)，因此這類電源管理芯片在手持電子設(shè)備中倍受歡迎。
[0003]例如在存儲(chǔ)器中，需要提供一與電源電壓相對(duì)恒定的寫入電壓用于存儲(chǔ)單元的寫入，一般存儲(chǔ)器包含有若干存儲(chǔ)單元的陣列，通常，每個(gè)存儲(chǔ)單元為一個(gè)場(chǎng)效應(yīng)晶體管(FET)，所述場(chǎng)效應(yīng)晶體管包括一個(gè)位于隧道氧化層表面的浮置柵，浮置柵可積累電荷，所述電荷對(duì)應(yīng)一位數(shù)據(jù)信息。存儲(chǔ)器數(shù)據(jù)的寫入是通過控制浮置柵中電荷的注入來進(jìn)行的。
[0004]在現(xiàn)有技術(shù)中，為了提供一與電源電壓相對(duì)恒定的寫入電壓用于存儲(chǔ)單元的寫入，電荷栗電路通常采用開環(huán)的設(shè)計(jì)。如圖1所示，在現(xiàn)有技術(shù)的電荷栗電路I中，電荷栗單元110的輸出端輸出一輸出電壓(即寫入電壓)Vout，電荷栗單元110的輸出端還連接一電壓調(diào)整單元120，所述電壓調(diào)整單元120包括η個(gè)串聯(lián)的MOS管:分別為MOS管Ml、MOS管M2、…MOS管Mn。每個(gè)MOS管的漏極與源極相連接，后一 MOS管的漏極連接前一 MOS管的源極，第一個(gè)MOS管Ml的漏極連接電源電壓Vdd，第η個(gè)MOS管Mn的源極連接所述電荷栗單元110的輸出端。每一個(gè)MOS管上的分壓為MOS管的柵極與漏極之間的電壓Vgs，n個(gè)MOS管上的分壓為nXVgs。則在現(xiàn)有技術(shù)中開環(huán)電荷栗電路中有:
[0005]Vdd-Vout = nXVgs，
[0006]因此，Vout= Vdd-nX Vgs0
[0007]由于MOS管的柵極與漏極之間的電壓Vgs接近MOS管的閾值電壓Vth，因此η的具體個(gè)數(shù)可以根據(jù)輸出電壓Vout進(jìn)行調(diào)節(jié)，從而得到預(yù)期的輸出電壓Vout。然而，在現(xiàn)有技術(shù)的開環(huán)設(shè)計(jì)中，由于MOS管的柵極與漏極之間的電壓Vgs與器件(device)的特性強(qiáng)相關(guān)，當(dāng)溫度、工藝等發(fā)生變化時(shí)，MOS管的柵極與漏極之間的電壓Vgs隨之變化，Vdd-Vout會(huì)有對(duì)應(yīng)的變化，而電源電壓Vdd固定不變，造成輸出電壓Vout的變化。

【發(fā)明內(nèi)容】

[0008]本發(fā)明的目的在于，提供一種電荷栗電路以及存儲(chǔ)器，保證輸出電壓相對(duì)電源電壓恒定。
[0009]為解決上述技術(shù)問題，本發(fā)明提供一種電荷栗電路，包括:
[0010]電荷栗單元，所述電荷栗單元的輸出端輸出一輸出電壓；
[0011]輸出檢測(cè)單元，連接所述電荷栗單元的輸出端，所述輸出檢測(cè)單元通過分壓方式檢測(cè)所述輸出電壓，得到一檢測(cè)電壓，并輸出所述檢測(cè)電壓；
[0012]參考電壓?jiǎn)卧邮芤煌獠繀⒖茧妷?，并將所述外部參考電壓轉(zhuǎn)化為內(nèi)部參考電壓，所述外部參考電壓為對(duì)地的參考電壓，所述內(nèi)部參考電壓為對(duì)電源電壓的參考電壓；以及
[0013]誤差檢測(cè)單元，分別接收所述檢測(cè)電壓以及內(nèi)部參考電壓，并將所述檢測(cè)電壓和內(nèi)部參考電壓進(jìn)行比較，得到一控制電壓，所述誤差檢測(cè)單元將所述控制電壓輸出給所述電荷栗單元，以控制所述輸出電壓。
[0014]可選的，在所述電荷栗電路中，所述電荷栗單元為時(shí)鐘信號(hào)控制的電荷栗單元，所述控制電壓控制所述時(shí)鐘信號(hào)的開啟或關(guān)閉。
[0015]可選的，在所述電荷栗電路中，所述輸出檢測(cè)單元包括一第一阻性元件以及第二阻性元件，所述第一阻性元件的一端接所述電源電壓，所述第二阻性元件的一端接所述電荷栗單元的輸出端，所述第一阻性元件的另一端通過第一節(jié)點(diǎn)連接所述第二阻性元件的另一端，所述第一節(jié)點(diǎn)作為所述輸出檢測(cè)單元的輸出端，輸出所述檢測(cè)電壓。
[0016]可選的，在所述電荷栗電路中，所述第一阻性元件包括至少一串聯(lián)的電阻，所述第二阻性元件包括至少一串聯(lián)的電阻。
[0017]可選的，在所述電荷栗電路中，所述第一阻性元件包括至少一串聯(lián)的MOS管，所述第二阻性元件包括至少一串聯(lián)的MOS管。
[0018]可選的，在所述電荷栗電路中，所述第一阻性元件包括至少一串聯(lián)的二極管，所述第二阻性元件包括至少一串聯(lián)的二極管。
[0019]可選的，在所述電荷栗電路中，所述參考電壓?jiǎn)卧ㄒ贿\(yùn)算放大器、一第三阻性元件，一第四阻性元件以及一場(chǎng)效應(yīng)晶體管，所述運(yùn)算放大器的同相端接收所述外部參考電壓，所述運(yùn)算放大器的異相端連接所述場(chǎng)效應(yīng)晶體管的漏極，所述運(yùn)算放大器的V+端連接所述電源電壓，所述運(yùn)算放大器的V-端接地，所述運(yùn)算放大器的輸出端連接所述場(chǎng)效應(yīng)晶體管的柵極，所述第三阻性元件的一端連接所述場(chǎng)效應(yīng)晶體管的漏極，所述第三阻性元件的另一端接地，所述第四阻性元件的一端連接所述電源電壓，所述第四阻性元件的另一端通過第二節(jié)點(diǎn)連接所述場(chǎng)效應(yīng)晶體管的源極，所述第二節(jié)點(diǎn)作為所述誤差檢測(cè)單元的輸出端，輸出所述內(nèi)部參考電壓。
[0020]可選的，在所述電荷栗電路中，所述第三阻性元件為一電阻，所述第四阻性元件為一電阻。
[0021]可選的，在所述電荷栗電路中，所述第三阻性元件為一 MOS管，所述第四阻性元件為一 MOS管。
[0022]可選的，在所述電荷栗電路中，所述外部參考電壓由一帶隙基準(zhǔn)電路產(chǎn)生。
[0023]根據(jù)本發(fā)明的另一面，本發(fā)明還提供一種存儲(chǔ)器，包括如上任意一種所述的電荷栗電路。
[0024]與現(xiàn)有技術(shù)相比，本發(fā)明提供的電荷栗電路以及存儲(chǔ)器具有以下優(yōu)點(diǎn):
[0025]在本發(fā)明提供的電荷栗電路以及存儲(chǔ)器中，該電荷栗電路包括:電荷栗單元、輸出檢測(cè)單元、參考電壓?jiǎn)卧约罢`差檢測(cè)單元，與現(xiàn)有技術(shù)相比，所述輸出檢測(cè)單元通過分壓方式檢測(cè)所述輸出電壓，得到一檢測(cè)電壓，并輸出所述檢測(cè)電壓，所述參考電壓?jiǎn)卧獙?duì)地的參考電壓轉(zhuǎn)化為對(duì)電源電壓的參考電壓，之后，所述誤差檢測(cè)單元將所述檢測(cè)電壓和內(nèi)部參考電壓進(jìn)行比較，得到一控制電壓，所述誤差檢測(cè)單元將所述控制電壓輸出給所述電荷栗單元，從而構(gòu)成一個(gè)完整的控制環(huán)路，避免溫度、工藝等因素對(duì)輸出電壓的影響，保證輸出電壓相對(duì)電源電壓恒定。
【附圖說明】
[0026]圖1為現(xiàn)有技術(shù)中電荷栗電路的示意圖；
[0027]圖2為本發(fā)明一實(shí)施例中電荷栗電路的示意圖；
[0028]圖3為本發(fā)明一實(shí)施例中輸出檢測(cè)單元的示意圖；
[0029]圖4為本發(fā)明一實(shí)施例中參考電壓?jiǎn)卧氖疽鈭D。
【具體實(shí)施方式】
[0030]下面將結(jié)合示意圖對(duì)本發(fā)明的電荷栗電路以及存儲(chǔ)器進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本發(fā)明的限制。
[0031]為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。
[0032]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。
[0033]本發(fā)明的核心思想在于，提供一種電荷栗電路包括:電荷栗單元，所述電荷栗單元的輸出端輸出一輸出電壓；輸出檢測(cè)單元，連接所述電荷栗單元的輸出端，所述輸出檢測(cè)單元通過分壓方式檢測(cè)所述輸出電壓，得到一檢測(cè)電壓，并輸出所述檢測(cè)電壓；參考電壓?jiǎn)卧?，接受一外部參考電壓，并將所述外部參考電壓轉(zhuǎn)化為內(nèi)部參考電壓，所述外部參考電壓為對(duì)地的參考電壓，所述內(nèi)部參考電壓為對(duì)電源電壓的參考電壓；以及誤差檢測(cè)單元，分別接收所述檢測(cè)電壓以及內(nèi)部參考電壓，并將所述檢測(cè)電壓和內(nèi)部參考電壓進(jìn)行比較，得到一控制電壓，所述誤差檢測(cè)單元將所述控制電壓輸出給所述電荷栗單元，以控制所述輸出電壓。所述電荷栗電路構(gòu)成一個(gè)完整的控制環(huán)路，避免溫度、工藝等因素對(duì)輸出電壓的影響，保證輸出電壓相對(duì)電源電壓恒定。
[0034]以下請(qǐng)參考圖2，其為發(fā)明第一實(shí)施例的電荷栗電路的示意圖。該電荷栗電路2包括:電荷栗單元210、輸出檢測(cè)單元220、參考電壓?jiǎn)卧?30以及誤差檢測(cè)單元240。其中，所述電荷栗單元210可以是電容式電荷栗，采用電容器來存儲(chǔ)能量，電容式電荷栗采用時(shí)鐘信號(hào)clock控制所述電荷栗單元210的電流，以控制所述電荷栗單元210的輸出電壓Vout。電容式電荷栗占用的空間小，使用成本低。此外，所述電荷栗單元210并不限于是電容式電荷栗，只要是通過時(shí)鐘信號(hào)clock控制輸出的電荷栗單元，均在本發(fā)明的思想范圍之內(nèi)。所述電荷栗單元210的輸出端輸出一輸出電壓Vout，所述輸出電壓Vout提供給存儲(chǔ)單元的陣列，用于存儲(chǔ)單元的寫入。
[0035]所述輸出檢測(cè)單元連接所述電荷栗單元210的輸出端，用于對(duì)所述輸出電壓Vout進(jìn)行跟蹤。其中，所述輸出檢測(cè)單元220通過分壓方式檢測(cè)所述輸出電壓Vout，采用分壓方式檢測(cè)可以有效地避免溫度、工藝等因素對(duì)所述輸出電壓Vout的影響。所述輸出檢測(cè)單元220通過檢測(cè)得到一檢測(cè)電壓Vout_det，并輸出所述檢測(cè)電壓Vout_det。
[0036]在本實(shí)施例中，如圖3所示，所述輸出檢測(cè)單元220包括一第一阻性元件221以及第二阻性元件222，所述第一阻性元件221的一端接所述電源電壓Vdd，所述第二阻性元件222的一端接所述電荷栗單元210的輸出端，以接受所述輸出電壓Vout，所述第一阻性元件221的另一端通過第一節(jié)點(diǎn)a連接所述第二阻性元件222的另一端，所述第一節(jié)點(diǎn)a作為所述輸出檢測(cè)單元220的輸出端，輸出所述檢測(cè)電壓Vout_det。
[0037]其中，阻性元件為具有電阻特性的元件，在本實(shí)施例中，所述第一阻性元件221包括至少一串聯(lián)的電阻，所述第二阻性元件222包括至少一串聯(lián)的電阻。在圖3中，所述第一阻性元件221包括一個(gè)電阻R，所述第二阻性元件222包括3個(gè)串聯(lián)的電阻R，在本發(fā)明的其它實(shí)施例中，所述第一阻性元件221還可以包括2、3、4、5或更多個(gè)串聯(lián)的電阻R，所述第二阻性元件222還可以包括1、2、4、5或更多個(gè)串聯(lián)的電阻R。
[0038]當(dāng)然，阻性元件并不限于為電阻，還可以為MOS管或二極管等其它的元件。例如，還可以為:所述第一阻性元件221包括至少一串聯(lián)的MOS管，所述第二阻性元件222包括至少一串聯(lián)的MOS管。在所述第一阻性元