半導(dǎo)體存儲(chǔ)器件相關(guān)申請(qǐng)的交叉引用本申請(qǐng)要求于2012年3月28日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的題為“半導(dǎo)體存儲(chǔ)器件”的韓國(guó)專利申請(qǐng)第10-2012-0031870號(hào)的優(yōu)先權(quán)，其整體通過引用并入本文。技術(shù)領(lǐng)域本發(fā)明涉及半導(dǎo)體器件，并且更具體地涉及半導(dǎo)體存儲(chǔ)器件。

背景技術(shù)：
半導(dǎo)體器件由于其尺寸小、功能多和/或制造成本低因而在電子行業(yè)中非常受歡迎。半導(dǎo)體器件當(dāng)中的半導(dǎo)體存儲(chǔ)器件可以存儲(chǔ)邏輯數(shù)據(jù)。近年來，隨著電子器件性能的提高，已經(jīng)需要具有優(yōu)良性能和/或優(yōu)良可靠性的半導(dǎo)體存儲(chǔ)器件。因此，已經(jīng)針對(duì)用于滿足上述需要的新半導(dǎo)體存儲(chǔ)器件作出了各種研究。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明思想的各實(shí)施例可以提供具有優(yōu)良性能的半導(dǎo)體存儲(chǔ)器件。本發(fā)明思想的各實(shí)施例還可以提供具有優(yōu)良可靠性的半導(dǎo)體存儲(chǔ)器件。本發(fā)明思想的各實(shí)施例還可以提供能夠高度集成的半導(dǎo)體存儲(chǔ)器件。在一個(gè)方面中，一種半導(dǎo)體存儲(chǔ)器件可以包括：寫入晶體管，其包括用于控制第一源極/漏極端子的第一寫入柵極和用于控制溝道區(qū)的第二寫入柵極；以及讀取晶體管，其包括與所述寫入晶體管的第一源極/漏極端子連接的存儲(chǔ)節(jié)點(diǎn)柵極。所述第一寫入柵極可以具有第一功函數(shù)，并且所述第二寫入柵極可以具有與所述第一功函數(shù)不同的第二功函數(shù)。所述寫入晶體管的第一源極/漏極端子可以不具有PN結(jié)。在一些實(shí)施例中，所述寫入晶體管的第一源極/漏極端子的摻雜狀態(tài)可以與所述寫入晶體管的溝道區(qū)的摻雜狀態(tài)相同。通過所述第一寫入柵極的第一功函數(shù)和所述第二寫入柵極的第二功函數(shù)的激發(fā)，在所述寫入晶體管的溝道區(qū)中可以產(chǎn)生勢(shì)壘，并且在所述寫入晶體管的第一源極/漏極端子中可以產(chǎn)生勢(shì)阱。在其他實(shí)施例中，所述第一寫入柵極可以連接到第一字線，并且所述第二寫入柵極可以連接到第二字線。在另一些實(shí)施例中，所述第一字線可以與所述第二字線交叉。在又一些實(shí)施例中，所述第一寫入柵極還可以執(zhí)行所述讀取晶體管的控制柵極的功能。在又一些實(shí)施例中，所述寫入晶體管還可以包括用于控制第二源極/漏極端子的第三寫入柵極。所述第三寫入柵極可以具有第三功函數(shù)。所述第二寫入柵極可以布置在所述第一寫入柵極與所述第三寫入柵極之間。在該情況下，所述第三功函數(shù)可以與所述第一功函數(shù)相同。作為替代，所述第三功函數(shù)可以與所述第二功函數(shù)相同。在又一些實(shí)施例中，所述第一寫入柵極可以連接到第一字線；所述第三寫入柵極可以連接到第二字線；并且所述第二寫入柵極可以連接到所述第一字線和所述第二字線中的一個(gè)。在又一些實(shí)施例中，所述寫入晶體管的第一源極/漏極端子、溝道區(qū)和第二源極/漏極端子可以具有彼此相同的摻雜狀態(tài)。在另一方面中，一種半導(dǎo)體存儲(chǔ)器件可以包括：第一有源部分，其包括主體部；第一柵極電極，其控制所述主體部的第一部分并且具有第一功函數(shù)；第二柵極電極，其控制所述主體部的第二部分并且具有與所述第一功函數(shù)不同的第二功函數(shù)；以及第二有源部分，其與所述第一有源部分間隔開并且包括與所述主體部的第一部分相鄰的讀取溝道區(qū)。其中所述主體部的第一部分和第二部分可以具有相同的摻雜狀態(tài)。所述第一柵極電極和所述第二柵極電極可以分別激發(fā)所述主體部的第一部分和第二部分的能帶，以在所述主體部的第一部分和第二部分中分別產(chǎn)生勢(shì)阱和勢(shì)壘。在一些實(shí)施例中，所述第一柵極電極可以對(duì)應(yīng)于寫入晶體管的第一寫入柵極和讀取晶體管的控制柵極；所述第二柵極電極可以對(duì)應(yīng)于所述寫入晶體管的第二寫入柵極；所述主體部的第一部分的勢(shì)阱可以對(duì)應(yīng)于存儲(chǔ)節(jié)點(diǎn)；并且所述存儲(chǔ)節(jié)點(diǎn)可以對(duì)應(yīng)于所述寫入晶體管的第一源極/漏極端子和所述讀取晶體管的存儲(chǔ)節(jié)點(diǎn)柵極。在其他實(shí)施例中，所述主體部的第一部分和第二部分可以處于本征狀態(tài)。在另一些實(shí)施例中，所述主體部的第一部分和第二部分可以輕微摻雜第一導(dǎo)電類型的摻雜劑。在又一些實(shí)施例中，所述半導(dǎo)體存儲(chǔ)器還可以包括：第三柵極電極，其布置在所述第二柵極電極的一側(cè)，所述第三柵極電極具有第三功函數(shù)。所述第三柵極電極可以控制所述主體部的第三部分。所述主體部的第三部分可以具有與所述主體部的第一部分和第二部分相同的摻雜狀態(tài)。所述第二柵極電極可以布置在所述第一柵極電極與所述第三柵極電極之間。在又一些實(shí)施例中，所述第一有源部分和所述第二有源部分可以橫向地排列在所述襯底上，并且所述第一至第三柵極電極可以跨在所述第一有源部分的主體部上方。在該情況下，所述半導(dǎo)體存儲(chǔ)器件還可以包括：寫入摻雜區(qū)，其形成在所述第三柵極電極的一側(cè)處的第一有源部分中；以及第一讀取摻雜區(qū)和第二讀取摻雜區(qū)，其形成在所述第二有源部分中并且彼此間隔開。在又一些實(shí)施例中，所述第三柵極電極、所述第二柵極電極和所述第一柵極電極可以順序地堆疊在所述襯底上，并且所述第一有源部分可以連續(xù)地穿透所述第一至第三柵極電極。這里，所述第一有源部分可以與所述第一至第三柵極電極絕緣。所述第二有源部分的讀取溝道區(qū)可以布置在所述第一有源部分的頂表面的上方。在又一些實(shí)施例中，所述第二有源部分可以定義在所述襯底中。在該情況下，所述第一柵極電極、所述第二柵極電極和所述第三柵極電極可以順序地堆疊在所述襯底上，并且所述第一有源部分可以連續(xù)地穿透所述第三至第一柵極電極。所述第一有源部分可以與所述第三至第一柵極電極以及所述第二有源部分的讀取溝道區(qū)絕緣。所述第一有源部分可以布置在所述讀取溝道區(qū)的上方。在又一方面中，一種半導(dǎo)體存儲(chǔ)器件可以包括：襯底；以及順序地堆疊在所述襯底上的多個(gè)單位單元。每個(gè)單位單元可以包括：寫入晶體管，其包括用于控制第一源極/漏極端子的第一寫入柵極和用于控制溝道區(qū)的第二寫入柵極；以及讀取晶體管，其包括與所述寫入晶體管的第一源極/漏極端子連接的存儲(chǔ)節(jié)點(diǎn)柵極。所述第一寫入柵極可以具有第一功函數(shù)，并且所述第二寫入柵極可以具有與所述第一功函數(shù)不同的第二功函數(shù)。所述寫入晶體管的第一源極/漏極端子可以不具有PN結(jié)。堆疊的各單位單元的讀取晶體管可以彼此串聯(lián)連接。在又一方面中，一種半導(dǎo)體存儲(chǔ)器件可以包括：順序地堆疊的多個(gè)寫入晶體管，每個(gè)寫入晶體管包括有源部分，所述有源部分包括主體部以及跨在所述主體部上方的彼此平行的第一柵極電極和第二柵極電極，并且所述主體部包括分別由所述第一柵極電極和所述第二柵極電極控制的第一部分和第二部分；以及垂直有源部分，其與堆疊的各寫入晶體管的主體部的第一部分的一側(cè)相鄰，所述垂直有源部分與所述第一部分絕緣。所述主體部的第一部分和第二部分可以具有相同的摻雜狀態(tài)；并且所述第一柵極電極和所述第二柵極電極可以分別激發(fā)所述主體部的第一部分和第二部分的能帶，以在所述主體部的第一部分和第二部分中分別產(chǎn)生勢(shì)阱和勢(shì)壘。在又一方面中，一種半導(dǎo)體存儲(chǔ)器件可以包括：寫入晶體管，其包括第一柵極和第二柵極；第一字線，其電連接到所述寫入晶體管的第一柵極；第二字線，其電連接到所述寫入晶體管的第二柵極，所述第二字線與所述第一字線交叉；以及讀取晶體管，其包括與所述寫入晶體管的第一源極/漏極端子連接的存儲(chǔ)節(jié)點(diǎn)柵極。在又一方面中，一種半導(dǎo)體存儲(chǔ)器件可以包括：第一有源部分，其包括具有第一部分和第二部分的主體部；第一柵極電極，其控制所述主體部的第一部分，所述第一柵極電極具有第一功函數(shù)；第二柵極電極，其控制所述主體部的第二部分，所述第二柵極電極具有與所述第一功函數(shù)不同的第二功函數(shù)；以及第二有源部分，其與所述第一有源部分間隔開并且包括讀取溝道區(qū)，其中所述主體部的第一部分和第二部分具有相同的摻雜狀態(tài)；其中所述第一柵極電極和所述第二柵極電極分別激發(fā)所述主體部的第一部分和第二部分的能帶，以在所述主體部的第一部分和第二部分中分別產(chǎn)生勢(shì)阱和勢(shì)壘；所述勢(shì)阱對(duì)應(yīng)于存儲(chǔ)節(jié)點(diǎn)；并且所述存儲(chǔ)節(jié)點(diǎn)與所述讀取溝道區(qū)在至少一個(gè)方向上重疊。附圖說明通過參照附圖詳細(xì)描述示例實(shí)施例，這些特征對(duì)于本領(lǐng)域普通技術(shù)人員將會(huì)變得明顯，在附圖中：圖1示出根據(jù)本發(fā)明思想的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件的等效電路圖；圖2示出根據(jù)本發(fā)明思想的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件的修改示例的等效電路圖；圖3示出根據(jù)本發(fā)明思想的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件的另一修改示例的等效電路圖；圖4示出根據(jù)本發(fā)明思想的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件的又一修改示例的等效電路圖；圖5示出根據(jù)本發(fā)明思想的其他實(shí)施例的半導(dǎo)體存儲(chǔ)器件的等效電路圖；圖6A示出圖5的半導(dǎo)體存儲(chǔ)器件的一個(gè)示例的平面圖；圖6B示出圖6A的有源部分（activeportion）和柵極電極的平面圖；圖6C示出沿圖6A的線I-I’截取的截面圖；圖6D示出沿圖6A的線II-II’截取的截面圖；圖6E示出沿圖6A的線III-III’截取的截面圖；圖7A示出圖6A和圖6B的第一有源部分在平衡狀態(tài)下的能帶圖；圖7B示出圖6A和圖6B的第一有源部分在導(dǎo)通電壓被施加到第一和第二字線的狀態(tài)下的能帶圖；圖7C示出圖6A和圖6B的第一有源部分在導(dǎo)通電壓被施加到第一字線的狀態(tài)下的能帶圖；圖7D示出用于說明圖6A至圖6E的半導(dǎo)體存儲(chǔ)器件的修改示例的能帶圖；圖8A示出說明圖5的半導(dǎo)體存儲(chǔ)器件的另一示例的平面圖；圖8B示出沿圖8A的線IV-IV’截取的截面圖；圖9A示出圖5的半導(dǎo)體存儲(chǔ)器件的又一示例的平面圖；圖9B示出沿圖9A的線V-V’截取的截面圖；圖10示出根據(jù)本發(fā)明思想的其他實(shí)施例的半導(dǎo)體存儲(chǔ)器件的修改示例的等效電路圖；圖11A示出圖10的半導(dǎo)體存儲(chǔ)器件的一個(gè)示例的截面圖；圖11B示出圖11A的第一有源部分在第一字線導(dǎo)通且第二字線關(guān)斷的狀態(tài)下的能帶圖；圖12示出圖10的半導(dǎo)體存儲(chǔ)器件的另一示例的截面圖；圖13示出圖10的半導(dǎo)體存儲(chǔ)器件的又一示例的截面圖；圖14示出根據(jù)本發(fā)明思想的其他實(shí)施例的半導(dǎo)體存儲(chǔ)器件的另一修改示例的等效電路圖；圖15示出根據(jù)本發(fā)明思想的其他實(shí)施例的半導(dǎo)體存儲(chǔ)器件的又一修改示例的等效電路圖；圖16A和圖17A示出沿圖6A的線I-I’截取的用以說明制造圖6A至圖6E所示的半導(dǎo)體存儲(chǔ)器件的方法中的各階段的截面圖；圖16B和圖17B示出沿圖6A的線II-II’截取的用以說明制造圖6A至圖6E所示的半導(dǎo)體存儲(chǔ)器件的方法中的各階段的截面圖；圖18A至圖18E示出沿圖8A的線IV-IV’截取的用以說明制造圖8A和圖8B所示的半導(dǎo)體存儲(chǔ)器件的方法中的各階段的截面圖；圖19A至圖19C示出沿圖9A的線V-V’截取的用以說明制造圖9A和圖9B所示的半導(dǎo)體存儲(chǔ)器件的方法中的各階段的截面圖；圖20示出根據(jù)本發(fā)明思想的另一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件的等效電路圖；圖21A示出根據(jù)本發(fā)明思想的又一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件的平面圖；圖21B示出沿圖21A的線VI-VI’截取的截面圖；圖21C示出沿圖21A的線VII-VII’截取的截面圖；圖22A示出根據(jù)本發(fā)明思想的又一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件的修改示例的平面圖；圖22B示出沿圖22A的線VIII-VIII’截取的截面圖；圖22C示出沿圖22A的線IX-IX’截取的截面圖；圖23A、圖24A、圖25A和圖26A示出沿圖21A的線VI-VI’截取的用以說明制造圖21A至圖21C所示的半導(dǎo)體存儲(chǔ)器件的方法中的各階段的截面圖；圖23B、圖24B、圖25B和圖26B示出沿圖21A的線VII-VII’截取的用以說明制造圖21A至圖21C所示的半導(dǎo)體存儲(chǔ)器件的方法中的各階段的截面圖；圖27A、圖28A和圖29A示出沿圖22A的線VIII-VIII’截取的用以說明制造圖22A至圖22C所示的半導(dǎo)體存儲(chǔ)器件的方法中的各階段的截面圖；圖27B、圖28B和圖29B示出沿圖22A的線IX-IX’截取的用以說明制造圖22A至圖22C所示的半導(dǎo)體存儲(chǔ)器件的方法中的各階段的截面圖；圖30示出包括根據(jù)本發(fā)明思想的實(shí)施例的半導(dǎo)體存儲(chǔ)器件的電子系統(tǒng)的一個(gè)示例的示意性框圖；圖31示出包括根據(jù)本發(fā)明思想的實(shí)施例的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)卡的一個(gè)示例的示意性框圖；以及圖32示出包括根據(jù)本發(fā)明思想的實(shí)施例的半導(dǎo)體存儲(chǔ)器件的片上系統(tǒng)（SoC）的一個(gè)示例的示意性框圖。具體實(shí)施方式現(xiàn)在將在下文中參照其中示出了本發(fā)明思想的示例實(shí)施例的附圖來更全面地描述本發(fā)明思想。從將參照附圖更詳細(xì)地描述的下述示例實(shí)施例中，本發(fā)明思想的優(yōu)點(diǎn)和特征以及實(shí)現(xiàn)它們的方法將會(huì)變得明顯。不過應(yīng)當(dāng)注意的是，本發(fā)明思想并不局限于下述示例實(shí)施例，而可以以各種形式實(shí)現(xiàn)。因此，提供這些示例實(shí)施例僅是為了公開本發(fā)明思想，并使得本領(lǐng)域技術(shù)人員獲知本發(fā)明思想的范疇。在附圖中，本發(fā)明思想的實(shí)施例不限于本文提供的具體示例并且為清楚起見進(jìn)行了夸大。本文使用的術(shù)語(yǔ)僅用于描述具體實(shí)施例，并不意在限制本發(fā)明。如本文所使用的那樣，單數(shù)術(shù)語(yǔ)“一”、“一個(gè)”和“這個(gè)”意在還包括復(fù)數(shù)形式，除非上下文清楚地另有所指。如本文所使用的那樣，術(shù)語(yǔ)“和/或”包括相關(guān)列出項(xiàng)中的一個(gè)或多個(gè)項(xiàng)的任意和所有組合。將會(huì)理解，當(dāng)一個(gè)元件被稱為“連接”或“耦接”到另一元件時(shí)，其可以直接連接或耦接到其他元件，或者可以存在中間元件。類似地，將會(huì)理解，當(dāng)諸如層、區(qū)域或襯底之類的元件被稱為在另一元件“上”時(shí)，其可以直接在其他元件上或者可以存在中間元件。相反，術(shù)語(yǔ)“直接”表明不存在中間元件。還將理解的是，術(shù)語(yǔ)“包含”、“包含……的”、“包括”和/或“包括……的”在本發(fā)明中使用時(shí)，指定了所述特征、整體、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、部件和/或它們的組的存在或添加。另外，將會(huì)采用截面圖作為本發(fā)明思想的理想示例圖來描述詳細(xì)說明中的實(shí)施例。因此，可以根據(jù)制造技術(shù)和/或允許的誤差來修改示例圖的形狀。因此，本發(fā)明思想的實(shí)施例不限于在示例圖中示出的具體形狀，而可以包括可以根據(jù)制造工藝產(chǎn)生的其他形狀。在附圖中例示的區(qū)域具有一般屬性，并用于示出元件的特定形狀。因此，不應(yīng)將其解釋為對(duì)本發(fā)明思想范圍的限制。還將會(huì)理解的是，盡管本發(fā)明可能使用術(shù)語(yǔ)第一、第二、第三等來描述各種元件，然而這些元件不應(yīng)被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅用于將一個(gè)元件與另一元件相區(qū)分。因此，在一些實(shí)施例中的第一元件可以在其他實(shí)施例中被稱為第二元件而不會(huì)脫離本發(fā)明的指教。本文說明和示出的本發(fā)明思想的各方面的示例實(shí)施例包括它們互補(bǔ)的對(duì)應(yīng)方。相同附圖編號(hào)或附圖標(biāo)記在說明書中始終代表相同元件。此外，本發(fā)明是參照作為理想化示例性圖解示圖的截面圖和/或平面圖來描述示例實(shí)施例的。因而，可以預(yù)料由于例如制造技術(shù)和/或容差而造成的相對(duì)于圖解視圖中的形狀的變化。因此，不應(yīng)將示例實(shí)施例解釋為局限于本發(fā)明示出的區(qū)域的形狀，而是包括由于例如制造而造成的形狀上的偏差。例如，示出為矩形的蝕刻區(qū)域通常將會(huì)具有圓形或曲線的特征。因此，附圖中示出的區(qū)域本質(zhì)上是示意性的，它們的形狀并不意在示出器件的區(qū)域的實(shí)際形狀并且不意在限制示例實(shí)施例的范圍。[第一實(shí)施例]圖1示出根據(jù)本發(fā)明思想的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件的等效電路圖。參照?qǐng)D1，根據(jù)一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件可以包括沿各行和各列排列的多個(gè)單位單元UC。每個(gè)單位單元UC可以包括寫入晶體管WTr和讀取晶體管RTr。寫入晶體管WTr可以包括第一寫入柵極WG1和第二寫入柵極WG2。另外，寫入晶體管WTr還可以包括第一源極/漏極端子和第二源極/漏極端子。讀取晶體管RTr可以包括存儲(chǔ)節(jié)點(diǎn)柵極MNG、第一源極/漏極端子和第二源極/漏極端子。讀取晶體管RTr的存儲(chǔ)節(jié)點(diǎn)柵極MNG可以連接到寫入晶體管WTr的第一源極/漏極端子。存儲(chǔ)節(jié)點(diǎn)柵極MNG可以在讀取模式和/或待命模式中被浮置。讀取晶體管RTr還可以包括控制柵極RCG。存儲(chǔ)節(jié)點(diǎn)柵極MNG可以布置在控制柵極RCG與讀取晶體管RTr的溝道區(qū)之間?？刂茤艠ORCG和存儲(chǔ)節(jié)點(diǎn)柵極MNG可以彼此絕緣?？刂茤艠ORCG可以耦接到存儲(chǔ)節(jié)點(diǎn)柵極MNG，以使得控制柵極RCG可以控制讀取晶體管RTr的溝道區(qū)。第一寫入柵極WG1可以控制寫入晶體管WTr的第一溝道區(qū)，并且第二寫入柵極WG2可以控制寫入晶體管WTr的第二溝道區(qū)?？梢员舜霜?dú)立地控制第一和第二溝道區(qū)。在一些實(shí)施例中，第一溝道區(qū)可以如圖1所示的那樣串聯(lián)連接到第二溝道區(qū)。在本實(shí)施例中，第一寫入柵極WG1可以連接到在一個(gè)方向上延伸的第一字線WL1，并且第二寫入柵極WG2可以連接到與第一字線WL1交叉的第二字線WL2?？梢员舜霜?dú)立地控制第一字線WL1和第二字線WL2。當(dāng)?shù)谝缓偷诙系绤^(qū)全部導(dǎo)通時(shí)，寫入晶體管WTr會(huì)導(dǎo)通。寫入晶體管WTr的第二源極/漏極端子可以連接到寫入位線WBL。寫入位線WBL可以與第一字線WL1交叉。換句話說，寫入位線WBL可以平行于第二字線WL2。在一些實(shí)施例中，寫入晶體管WTr的第一和第二源極/漏極端子可以是摻雜了摻雜劑的區(qū)域。不過，本發(fā)明思想不限于此。讀取晶體管RTr的控制柵極RCG可以連接到第一字線WL1。換句話說，讀取晶體管RTr的控制柵極RCG和寫入晶體管WTr的第一寫入柵極WG1可以共同連接到第一字線WL1。在該情況下，一個(gè)柵極電極可以執(zhí)行單位單元UC中的寫入晶體管WTr的第一寫入柵極WG1的功能和讀取晶體管RTr的控制柵極RCG的功能。換句話說，當(dāng)?shù)谝粚懭霒艠OWG1和控制柵極RCG共同連接到第一字線WL1時(shí)，可以省略控制柵極RCG，并且第一寫入柵極WG1可以執(zhí)行控制柵極RCG的功能。讀取晶體管RTr的第一源極/漏極端子可以連接到讀取位線RBL。讀取位線RBL可以與第一字線WL1交叉。換言之，讀取位線RBL可以平行于第二字線WL2和寫入位線WBL。讀取晶體管RTr的第二源極/漏極端子可以連接到被施加基準(zhǔn)電壓（例如地電壓）的共源極區(qū)。讀取晶體管RTr的第一和第二源極區(qū)/漏極區(qū)可以是摻雜了摻雜劑的區(qū)域。不過，本發(fā)明思想不限于此。多個(gè)讀取位線RBL可以共享一個(gè)感測(cè)放大器（senseamplifier）S/A。感測(cè)放大器S/A可以是電流感測(cè)放大器。當(dāng)操作半導(dǎo)體存儲(chǔ)器件時(shí)，感測(cè)放大器S/A可以電連接到從多個(gè)讀取位線RBL中選擇出的一個(gè)讀取位線RBL。將描述上文所述的單位單元UC的編程操作。可以將第一導(dǎo)通電壓和第二導(dǎo)通電壓分別施加到與所選單位單元連接的所選第一字線WL1和所選第二字線WL2。因此，所選單位單元的寫入晶體管WTr導(dǎo)通。編程電壓（或編程電流）可以施加到與所選單位單元連接的寫入位線WBL，以將邏輯數(shù)據(jù)存儲(chǔ)在所選單位單元的讀取晶體管RTr的存儲(chǔ)節(jié)點(diǎn)柵極MNG中。此時(shí)，可以對(duì)未選的第一字線WL1、未選的第二字線WL2、未選的寫入位線WBL和讀取位線RBL施加基準(zhǔn)電壓（例如地電壓）或者可以將它們浮置。在未選單位單元中的寫入晶體管WTr的第一溝道區(qū)和/或第二溝道區(qū)是關(guān)斷的，使得未選單位單元的寫入晶體管WTr關(guān)斷。換言之，與所選寫入位線WBL連接的未選單位單元的寫入晶體管WTr的第一溝道區(qū)是關(guān)斷的，使得與所選寫入位線WBL連接的未選單位單元的寫入晶體管WTr關(guān)斷。因此，與所選寫入位線WBL連接的未選單位單元不會(huì)受到編程電壓（或編程電流）的影響。結(jié)果，能夠隨意地訪問該半導(dǎo)體存儲(chǔ)器件的各單位單元。換句話說，由于與所選寫入位線WBL連接的未選單位單元的寫入晶體管WTr關(guān)斷，因此能夠防止與所選寫入位線WBL連接的未選單位單元中存儲(chǔ)的數(shù)據(jù)丟失。因此，在該半導(dǎo)體存儲(chǔ)器件中可以省略用于自刷新的外圍電路（例如電壓感測(cè)放大器或電流感測(cè)放大器）。結(jié)果，可以減小外圍電路區(qū)域的面積以實(shí)現(xiàn)高度集成的半導(dǎo)體存儲(chǔ)器件。另外，該半導(dǎo)體存儲(chǔ)器件可以具有優(yōu)良的數(shù)據(jù)存儲(chǔ)特性。接下來將描述該半導(dǎo)體存儲(chǔ)器件的讀取操作?？梢詫⒏袦y(cè)用電壓施加到與所選單位單元連接的第一字線WL1。如果存儲(chǔ)節(jié)點(diǎn)柵極MNG沒有存儲(chǔ)電荷，則讀取晶體管RTr具有第一閾值電壓。如果存儲(chǔ)節(jié)點(diǎn)柵極MNG存儲(chǔ)了電荷，則讀取晶體管RTr具有第二閾值電壓。感測(cè)用電壓的絕對(duì)值可以是處于第一閾值電壓的絕對(duì)值與第二閾值電壓的絕對(duì)值之間的值。因此，在讀取操作中，可以根據(jù)存儲(chǔ)節(jié)點(diǎn)柵極MNG中存儲(chǔ)的電荷量來導(dǎo)通或關(guān)斷所選單位單元的讀取晶體管RTr。結(jié)果，能夠感測(cè)存儲(chǔ)在所選單位單元的讀取晶體管RTr中的邏輯數(shù)據(jù)。在讀取操作期間，可以對(duì)連接到所選單位單元的第二字線WL2施加關(guān)斷電壓或者將其浮置。因此，所選單位單元的寫入晶體管WTr是關(guān)斷的。結(jié)果，能夠防止所選單位單元中存儲(chǔ)的數(shù)據(jù)丟失。在讀取操作期間也可以對(duì)其他的第二字線WL2施加關(guān)斷電壓或?qū)⑺鼈兏≈?。另外，在讀取操作期間可以對(duì)未選的第一字線WL1、未選的讀取位線RBL、和寫入位線WBL施加基準(zhǔn)電壓，或者將它們浮置。根據(jù)上述半導(dǎo)體存儲(chǔ)器件，可以在編程操作和/或讀取操作期間隨意地訪問所選單位單元。因此，可以防止存儲(chǔ)在單位單元中的數(shù)據(jù)丟失或者將數(shù)據(jù)的丟失最小化。結(jié)果，可以實(shí)現(xiàn)具有優(yōu)良性能和/或優(yōu)良可靠性的半導(dǎo)體存儲(chǔ)器件。另外，由于可以省略特定外圍電路（例如，諸如電壓感測(cè)放大器和/或電流感測(cè)放大器之類的用于自刷新的電路），因此可以實(shí)現(xiàn)高度集成的半導(dǎo)體存儲(chǔ)器件。接下來，將參照附圖描述根據(jù)本實(shí)施例的半導(dǎo)體存儲(chǔ)器件的各種修改示例。下文中，為了易于和便于闡述，省略了或僅簡(jiǎn)要地提及對(duì)在上面實(shí)施例中所述相同元件的描述。圖2示出根據(jù)本發(fā)明思想的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件的一個(gè)修改示例的等效電路圖。參照?qǐng)D2，在根據(jù)本修改示例的半導(dǎo)體存儲(chǔ)器件中，讀取晶體管RTr的控制柵極RCG可以連接到第三字線WL3?？梢元?dú)立于第一和第二字線WL1和WL2來控制第三字線WL3。第三字線WL3可以與讀取位線RBL交叉。在一些實(shí)施例中，第三字線WL3可以平行于第一字線WL1并且與第二字線WL2交叉。根據(jù)本修改示例的半導(dǎo)體存儲(chǔ)器件的編程操作可以與參照?qǐng)D1描述的編程操作大體上相同。在根據(jù)本修改示例的半導(dǎo)體存儲(chǔ)器件的讀取操作期間，感測(cè)用柵極電壓和感測(cè)用位線電壓可以分別施加到與所選單位單元連接的第三字線WL3和讀取位線RBL。換句話說，在讀取操作期間，可以使用第三字線WL3和讀取位線RBL來感測(cè)所選單位單元的數(shù)據(jù)。圖3是示出根據(jù)本發(fā)明思想的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件的另一修改示例的等效電路圖。參照?qǐng)D3，根據(jù)本修改示例的半導(dǎo)體存儲(chǔ)器件的單位單元可以包括寫入晶體管WTr和讀取晶體管RTr。這里，寫入晶體管WTr可以包括寫入溝道區(qū)WCR、控制寫入溝道區(qū)WCR的正面的前柵FG和控制寫入溝道區(qū)WCR的背面的背柵BG。前柵FG可以連接到第一字線WL1，背柵BG可以連接到與第一字線WL1交叉的第二字線WL2。如果分別對(duì)前柵FG和背柵BG施加導(dǎo)通電壓，則寫入溝道區(qū)WCR導(dǎo)通。由于前柵FG和背柵BG分別連接到彼此交叉的第一字線WL1和第二字線WL2，因此可以隨意地訪問根據(jù)本修改示例的半導(dǎo)體存儲(chǔ)器件的單位單元UC。圖4示出根據(jù)本發(fā)明思想的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件的又一修改示例的等效電路圖。參照?qǐng)D4，根據(jù)本修改示例的半導(dǎo)體存儲(chǔ)器件的單位單元UC可以包括圖3所示的寫入晶體管WTr和圖2所示的讀取晶體管RTr。換句話說，寫入晶體管WTr的前柵FG可以連接到第一字線WL1，寫入晶體管WTr的背柵BG可以連接到第二字線WL2，并且讀取晶體管RTr的控制柵極RCG可以連接到第三字線WL3。[第二實(shí)施例]圖5是示出根據(jù)本發(fā)明思想的其他實(shí)施例的半導(dǎo)體存儲(chǔ)器件的等效電路圖。參照?qǐng)D5，根據(jù)本實(shí)施例的半導(dǎo)體存儲(chǔ)器件的單位單元UC可以包括寫入晶體管WTr和讀取晶體管RTr。寫入晶體管WTr可以包括第一寫入柵極WG1、第二寫入柵極WG2和第三寫入柵極WG3。第一寫入柵極WG1可以控制寫入晶體管WTr的第一源極/漏極端子，第二寫入柵極WG2可以控制寫入晶體管WTr的溝道區(qū)，并且第三寫入柵極WG3可以控制寫入晶體管WTr的第二源極/漏極端子。在一些實(shí)施例中，第一寫入柵極WG1可以連接到在一個(gè)方向上延伸的第一字線WL1，并且第二寫入柵極WG2和第三寫入柵極WG3可以連接到與第一字線WL1交叉的第二字線WL2?？梢员舜霜?dú)立地控制第一字線WL1和第二字線WL2。讀取晶體管RTr可以包括與寫入晶體管WTr的第一源極/漏極端子連接的存儲(chǔ)節(jié)點(diǎn)柵極MNG、第一源極/漏極端子和第二源極/漏極端子。另外，讀取晶體管RTr還可以包括控制柵極RCG。控制柵極RCG可以與存儲(chǔ)節(jié)點(diǎn)柵極MNG絕緣，并且存儲(chǔ)節(jié)點(diǎn)柵極MNG可以布置在讀取晶體管RTr的控制柵極RCG與溝道區(qū)之間。存儲(chǔ)節(jié)點(diǎn)柵極MNG可以浮置?？刂茤艠ORCG可以耦接到存儲(chǔ)節(jié)點(diǎn)柵極MNG以便控制讀取晶體管RTr的溝道區(qū)。在一些實(shí)施例中，控制柵極RCG可以連接到第一字線WL1。在一些實(shí)施例中，當(dāng)?shù)谝粚懭霒艠OWG1和控制柵極RCG連接到第一字線WL1時(shí)，可以省略控制柵極RCG，并且第一寫入柵極WG1還可以執(zhí)行控制柵極RCG的功能。換言之，在讀取操作期間，第一寫入柵極WG1可以耦接到存儲(chǔ)節(jié)點(diǎn)柵極MNG以便控制讀取晶體管RTr的溝道區(qū)。寫入晶體管WTr的第二源極/漏極端子可以連接到寫入位線WBL，并且讀取晶體管RTr的第一源極/漏極端子可以連接到讀取位線RBL。寫入位線WBL可以與第一字線WL1交叉。讀取位線RBL也可以與第一字線WL1交叉。讀取晶體管RTr的第二源極/漏極端子可以連接到被施加基準(zhǔn)電壓（例如地電壓）的共源極區(qū)。在一些實(shí)施例中，多個(gè)讀取位線RBL可以共享單元陣列中的一個(gè)感測(cè)放大器S/A。感測(cè)放大器S/A可以是電流感測(cè)放大器。根據(jù)本發(fā)明思想的各實(shí)施例，寫入晶體管WTr和讀取晶體管RTr可以是NMOS晶體管。不過本發(fā)明思想不限于此，例如，寫入晶體管WTr和讀取晶體管RTr可以是PMOS晶體管。為了易于和便于闡述，下文將以寫入晶體管WTr和讀取晶體管RTr是NMOS晶體管作為示例來描述。在由半導(dǎo)體材料形成的主體部中定義了寫入晶體管WTr的第一源極/漏極端子、溝道區(qū)、和第二源極/漏極端子。這里，寫入晶體管WTr的第一和第二源極/漏極端子具有與寫入晶體管WTr的溝道區(qū)的摻雜狀態(tài)（dopedstate）相同的摻雜狀態(tài)。第一寫入柵極WG1可以具有能夠激發(fā)（engineer）寫入晶體管WTr的第一源極/漏極端子的能帶的功函數(shù)。第二寫入柵極WG2可以具有能夠激發(fā)寫入晶體管WTr的溝道區(qū)的能帶的功函數(shù)。第三寫入柵極WG3可以具有能夠激發(fā)寫入晶體管WTr的第二源極/漏極端子的能帶的功函數(shù)。下文將參照?qǐng)D6A至圖6E更詳細(xì)地描述單位單元UC。圖6A是示出圖5的半導(dǎo)體存儲(chǔ)器件的一個(gè)示例的平面圖。圖6B是示出圖6A的有源部分和柵極電極的平面圖。在圖6B中，省略了圖6A中的線，以更詳細(xì)地示出圖6A的有源部分和柵極電極。圖6C是沿圖6A的線I-I’截取的截面圖。圖6D是沿圖6A的線II-II’截取的截面圖。圖6E是沿圖6A的線III-III’截取的截面圖。參照?qǐng)D6A至圖6E，在襯底103上可以布置第一有源部分105a和第二有源部分105b。第二有源部分105b可以與第一有源部分105a橫向地間隔開。在一些實(shí)施例中，第一有源部分105a與第二有源部分105b之間的距離可以對(duì)應(yīng)于圖5的讀取晶體管RTr的存儲(chǔ)節(jié)點(diǎn)柵極MNG與溝道區(qū)之間的柵極電介質(zhì)層。第一有源部分105a和第二有源部分105b由半導(dǎo)體材料形成。例如，第一有源部分105a和第二有源部分105b可以由硅形成。如圖6A和圖6B所示，當(dāng)以平面圖觀看時(shí)，第一有源部分105a可以具有在第一方向上延伸的矩形形狀，并且第二有源部分105b可以具有在與第一方向不同的第二方向上延伸的矩形形狀。第一方向和第二方向可以分別對(duì)應(yīng)于圖6A的x軸方向和y軸方向。參照?qǐng)D6C，襯底103可以包括順序地堆疊的半導(dǎo)體襯底100和埋置氧化層102。第一有源部分105a和第二有源部分105b可以布置在埋置氧化層102上。換言之，襯底103可以是絕緣體上硅（SOI）襯底。在SOI襯底中，可以對(duì)埋置氧化層102上的硅層進(jìn)行圖案化以形成第一有源部分105a和第二有源部分105b。不過，本發(fā)明思想不限于此。在其他實(shí)施例中，襯底103可以是塊狀半導(dǎo)體襯底，并且第一有源部分105a和第二有源部分105b可以分別對(duì)應(yīng)于塊狀半導(dǎo)體襯底的由器件隔離圖案（未示出）所定義的各部分。再參照?qǐng)D6A和圖6B，第一柵極電極111、第二柵極電極112和第三柵極電極113可以彼此平行地跨在第一有源部分105a上方。第二柵極電極112可以布置在第一柵極電極111與第三柵極電極113之間，并且第一柵極電極111可以與第二有源部分105b相鄰。如圖6C所示，第一至第三柵極電極111、112和113與第一有源部分105a絕緣。在第二柵極電極112與第一有源部分105a之間可以布置第一柵極電介質(zhì)層107a。在第一有源部分105a與第一柵極電極111和第三柵極電極113的每一個(gè)之間可以布置第二柵極電介質(zhì)層109。第一柵極電極111與第一有源部分105a之間的第二柵極電介質(zhì)層109可以在第一柵極電極111的一個(gè)側(cè)壁與第二柵極電極112的一個(gè)側(cè)壁之間延伸。第三柵極電極113與第一有源部分105a之間的第二柵極電介質(zhì)層109可以在第三柵極電極113的一個(gè)側(cè)壁與第二柵極電極112的另一側(cè)壁之間延伸。第一柵極電介質(zhì)層107a可以包括氧化物、氮化物、和/或高k電介質(zhì)材料（例如，諸如氧化鉿之類的絕緣金屬氧化物）。第二柵極電介質(zhì)層109可以包括氧化物、氮化物、和/或高k電介質(zhì)材料（例如，諸如氧化鉿之類的絕緣金屬氧化物）?？梢杂膳c第一柵極電介質(zhì)層107a的材料相同或不同的材料來形成第二柵極電介質(zhì)層109。在第一有源部分105a與第二有源部分105b之間可以布置讀取柵極電介質(zhì)層107r。讀取柵極電介質(zhì)層107r對(duì)應(yīng)于布置在圖5的讀取晶體管RTr的存儲(chǔ)節(jié)點(diǎn)柵極MNG與溝道區(qū)之間的柵極電介質(zhì)層。可以由與第一柵極電介質(zhì)層107a的材料相同的材料來形成讀取柵極電介質(zhì)層107r。在第一有源部分105a的側(cè)壁和第二有源部分105b的側(cè)壁上可以布置余留（residual）電介質(zhì)層107b?？梢杂膳c第一柵極電介質(zhì)層107a的材料相同的材料來形成余留電介質(zhì)層107b。如圖6B和圖6C所示，可以將布置在第一至第三柵極電極111、112和113下方的第一有源部分105a定義為主體部WB。主體部WB可以包括在第一柵極電極111下方的第一部分WB1、在第二柵極電極112下方的第二部分WB2和在第三柵極電極113下方的第三部分WB3。主體部WB的第一部分、第二部分和第三部分可以分別包括在圖5中的寫入晶體管WTr的第一源極/漏極端子、溝道區(qū)和第二源極/漏極端子中。主體部WB的第一部分WB1和第三部分WB3的摻雜狀態(tài)可以與主體部WB的第二部分WB2的摻雜狀態(tài)大體上相同。例如，主體部WB的第一、第二和第三部分可以處于未摻雜狀態(tài)。換言之，主體部WB的第一、第二和第三部分可以處于本征狀態(tài)（intrinsicstate）。作為替代，主體部WB的第一、第二和第三部分可以輕微摻雜第一導(dǎo)電類型的摻雜劑。主體部WB的第一、第二和第三部分的摻雜劑濃度可以大體上相同。例如，主體部WB的第一、第二和第三部分可以具有約1×1015cm3或更少的第一導(dǎo)電類型摻雜劑濃度。第一柵極電極111由如下導(dǎo)電材料形成：其具有能夠激發(fā)主體部WB的第一部分WB1的能帶的第一功函數(shù)。第二柵極電極112由如下導(dǎo)電材料形成：其具有能夠激發(fā)主體部WB的第二部分WB2的能帶的第二功函數(shù)。第二功函數(shù)與第一功函數(shù)不同。這里，第一柵極電極111的第一功函數(shù)使得主體部WB的第一部分WB1的能帶被激發(fā)而產(chǎn)生勢(shì)阱，并且第二柵極電極112的第二功函數(shù)使得主體部WB的第二部分WB2的能帶被激發(fā)而產(chǎn)生勢(shì)壘。如圖6C所示，主體部WB的第一部分的勢(shì)阱被定義為存儲(chǔ)節(jié)點(diǎn)MN。如上所述，盡管存儲(chǔ)節(jié)點(diǎn)MN的摻雜狀態(tài)與主體部WB的第二部分的摻雜狀態(tài)相同，但由于第一柵極電極111的第一功函數(shù)和第二柵極電極112的第二功函數(shù)的激發(fā)，還是產(chǎn)生了作為勢(shì)阱的存儲(chǔ)節(jié)點(diǎn)MN。例如，如果寫入和讀取晶體管是NMOS晶體管，則第一功函數(shù)可以小于第二功函數(shù)。在該情況下，第一柵極電極111的第一功函數(shù)可以接近第一有源部分105a的半導(dǎo)體材料的導(dǎo)帶（conductionband）邊緣的能級(jí)，并且第二柵極電極112的第二功函數(shù)可以接近第一有源部分105a的半導(dǎo)體材料的價(jià)帶邊緣的能級(jí)。第一柵極電極111可以包括具有第一功函數(shù)的已摻雜半導(dǎo)體（例如N型半導(dǎo)體）、金屬和金屬氮化物中的至少一種。第二柵極電極112可以包括具有第二功函數(shù)的已摻雜半導(dǎo)體（例如P型半導(dǎo)體）、金屬和金屬氮化物中的至少一種?？梢杂删哂心軌?qū)χ黧w部WB的第三部分WB3的能帶進(jìn)行激發(fā)的第三功函數(shù)的導(dǎo)電材料來形成第三柵極電極113。在一些實(shí)施例中，第三功函數(shù)可以與第一功函數(shù)相同。因此，主體部WB的第三部分WB3的激發(fā)的能帶可以與存儲(chǔ)節(jié)點(diǎn)MN的能帶大體上相同。在一些實(shí)施例中，可以由與第一柵極電極111相同的材料來形成第三柵極電極113。在處于第三柵極電極113的一側(cè)處的第一有源部分105a中可以布置寫入摻雜區(qū)WD。寫入摻雜區(qū)WD可以摻雜第二導(dǎo)電類型的摻雜劑?？梢砸愿邼舛葋韺?duì)寫入摻雜區(qū)WD進(jìn)行摻雜。寫入摻雜區(qū)WD可以與主體部WB的第三部分接觸。換句話說，可以在寫入摻雜區(qū)WD與主體部WB的第二部分之間布置主體部WB中的受到第三柵極電極113控制的第三部分。可以在第二有源部分105b中布置第一讀取摻雜區(qū)RD1和第二讀取摻雜區(qū)RD2（見圖6B和圖6D）。第一讀取摻雜區(qū)RD1與第二讀取摻雜區(qū)RD2是隔開的。因此，在第一讀取摻雜區(qū)RD1與第二讀取摻雜區(qū)RD2之間的第二有源部分105b中定義了讀取溝道區(qū)RCH。讀取溝道區(qū)RCH可以在第一方向（即x軸方向）上與存儲(chǔ)節(jié)點(diǎn)MN重疊。換句話說，在存儲(chǔ)節(jié)點(diǎn)MN與讀取溝道區(qū)RCH之間可以布置讀取柵極電介質(zhì)層107r。讀取溝道區(qū)RCH可以摻雜第一導(dǎo)電類型的摻雜劑，并且第一讀取摻雜區(qū)RD1和第二讀取摻雜區(qū)RD2可以摻雜第二導(dǎo)電類型的摻雜劑。第一導(dǎo)電類型摻雜劑和第二導(dǎo)電類型摻雜劑中的一種可以是N型摻雜劑，而第一導(dǎo)電類型摻雜劑和第二導(dǎo)電類型摻雜劑中的另一種可以是P型摻雜劑。在一些實(shí)施例中，第一導(dǎo)電類型摻雜劑可以是P型摻雜劑，并且第二導(dǎo)電類型摻雜劑可以是N型摻雜劑。參照?qǐng)D5和圖6A至圖6E，第一柵極電極111可以對(duì)應(yīng)于寫入晶體管WTr的第一寫入柵極WG1。另外，第一柵極電極111還可以對(duì)應(yīng)于讀取晶體管RTr的控制柵極RCG。換句話說，第一寫入柵極WG1和控制柵極RCG可以共享第一柵極電極111。第二柵極電極112可以對(duì)應(yīng)于寫入晶體管WTr的第二寫入柵極WG2。第三柵極電極113可以對(duì)應(yīng)于寫入晶體管WTr的第三寫入柵極WG3。存儲(chǔ)節(jié)點(diǎn)MN可以對(duì)應(yīng)于寫入晶體管WTr的第一源極/漏極端子。另外，存儲(chǔ)節(jié)點(diǎn)MN還可以對(duì)應(yīng)于讀取晶體管RTr的存儲(chǔ)節(jié)點(diǎn)柵極MNG。換言之，寫入晶體管WTr的第一源極/漏極端子和存儲(chǔ)節(jié)點(diǎn)柵極MNG可以共享存儲(chǔ)節(jié)點(diǎn)MN。與寫入摻雜區(qū)WD接觸的主體部WB的第三部分可以對(duì)應(yīng)于寫入晶體管WTr的第二源極/漏極端子。第一讀取摻雜區(qū)RD1可以對(duì)應(yīng)于讀取晶體管RTr的第一源極/漏極端子，并且第二讀取摻雜區(qū)RD2可以對(duì)應(yīng)于讀取晶體管RTr的第二源極/漏極端子。結(jié)果，寫入晶體管WTr可以包括第一至第三柵極電極111、112和113以及包括了存儲(chǔ)節(jié)點(diǎn)MN的主體部WB。并且讀取晶體管RTr可以包括第一柵極電極111、存儲(chǔ)節(jié)點(diǎn)MN、第一讀取摻雜區(qū)RD1、讀取溝道區(qū)RCH和第二讀取摻雜區(qū)RD2。如上所述，主體部WB的第一、第二和第三部分具有彼此相同的摻雜狀態(tài)，并且由第一、第二和第三柵極電極111、112和113的第一、第二和第三功函數(shù)來分別激發(fā)主體部WB的第一、第二和第三部分的能級(jí)。因此，產(chǎn)生了存儲(chǔ)節(jié)點(diǎn)MN。存儲(chǔ)節(jié)點(diǎn)MN可以對(duì)應(yīng)于寫入晶體管WTr的第一源極/漏極端子。即，存儲(chǔ)節(jié)點(diǎn)MN的摻雜狀態(tài)與主體部分WB的與寫入晶體管WTr的溝道區(qū)對(duì)應(yīng)的第二部分WB2的摻雜狀態(tài)相同。因此，在存儲(chǔ)節(jié)點(diǎn)MN與主體部WB的其余部分之間不存在PN結(jié)。結(jié)果，可以防止由PN結(jié)導(dǎo)致的結(jié)漏和/或復(fù)合。如果PN結(jié)存在于主體部WB中，則存儲(chǔ)的電荷就會(huì)通過PN結(jié)泄漏，或者在PN結(jié)周圍的耗盡區(qū)中被復(fù)合。因此，存儲(chǔ)的數(shù)據(jù)會(huì)丟失。然而，根據(jù)本發(fā)明思想的各實(shí)施例，在存儲(chǔ)節(jié)點(diǎn)MN處不存在PN結(jié)。因此，可以解決上述問題。結(jié)果，可以實(shí)現(xiàn)具有提高了數(shù)據(jù)保持性能的半導(dǎo)體存儲(chǔ)器件。另外，可以實(shí)現(xiàn)具有優(yōu)良可靠性的半導(dǎo)體存儲(chǔ)器件。參照?qǐng)D6A至圖6E，第一字線WL1可以電連接到第一柵極電極111，第二字線WL2可以電連接到第二柵極電極112和第三柵極電極113。如圖6A所示，第二字線WL2可以與第一字線WL1交叉。寫入位線WBL可以電連接到寫入摻雜區(qū)WD。因此，寫入位線WBL可以通過寫入摻雜區(qū)WD電連接到主體部WB的第三部分。寫入位線WBL可以與第一字線WL1交叉。讀取位線RBL可以電連接到第一讀取摻雜區(qū)RD1。讀取位線RBL可以與第一字線WL1交叉并且可以平行于寫入位線WBL。源極互連SI可以電連接到第二讀取摻雜區(qū)RD2。更詳細(xì)地說，可以在包括柵極電極111、112和113以及有源部分105a和105b的襯底103上布置第一層間絕緣層115?？梢栽诘谝粚娱g絕緣層115上布置寫入位線WBL、第二字線WL2和源極互連SI?？梢栽趯懭胛痪€WBL、第二字線WL2、源極互連SI和第一層間絕緣層115上布置第二層間絕緣層120。可以在第二層間絕緣層120上布置第一字線WL1?？梢栽诘谝蛔志€WL1和第二層間絕緣層120上布置第三層間絕緣層125?？梢栽诘谌龑娱g絕緣層125上布置讀取位線RBL。第一字線接觸插塞WC1可以連續(xù)地穿透第二層間絕緣層120和第一層間絕緣層115以連接到第一柵極電極111。第一字線WL1可以通過第一字線接觸插塞WC1電連接到第一柵極電極111。第二字線接觸插塞WC2可以穿透第一層間絕緣層115以同時(shí)連接到第二柵極電極112和第三柵極電極113。第二字線WL2可以通過第二字線接觸插塞WC2連接到第二柵極電極112和第三柵極電極113。寫入位線接觸插塞WBLC可以穿透第一層間絕緣層115以連接到寫入摻雜區(qū)WD。寫入位線WBL可以通過寫入位線接觸插塞WBLC電連接到寫入摻雜區(qū)WD。源極互連SI可以通過穿透了第一層間絕緣層115的源極接觸插塞SC來電連接到第二讀取摻雜區(qū)RD2。讀取位線RBL可以通過連續(xù)地穿透了第三層間絕緣層125、第二層間絕緣層120和第一層間絕緣層115的讀取位線接觸插塞RBLC來電連接到第一讀取摻雜區(qū)RD1。本發(fā)明思想不限于上述布置類型的線WL1、WL2、WBL和RBL以及源極互連SI?？梢砸愿鞣N類型來布置線WL1、WL2、WBL和RBL以及源極互連SI。將參照附圖更詳細(xì)地描述前文所述的半導(dǎo)體存儲(chǔ)器件的第一有源部分105a的能帶。圖7A是圖6A和圖6B的第一有源部分在平衡狀態(tài)下的能帶圖。參照?qǐng)D7A，在平衡狀態(tài)下，第一至第三柵極電極111、112和113可以處于關(guān)斷狀態(tài)。在第一柵極電極111、第二柵極電極112和第三柵極電極113下方分別布置了主體部WB的第一部分、第二部分和第三部分。由于具有第一功函數(shù)的第一柵極電極111和具有第二功函數(shù)的第二柵極電極112的能帶激發(fā)，主體部WB的第一部分的能級(jí)形成勢(shì)阱，并且主體部WB的第二部分的能級(jí)形成勢(shì)壘。因此，在主體部WB的第一部分中產(chǎn)生存儲(chǔ)節(jié)點(diǎn)MN。第一部分和第二部分的被激發(fā)的能級(jí)可以分別對(duì)應(yīng)于主體部WB的第一部分和第二部分的導(dǎo)帶邊緣。如上所述，第三柵極電極113的第三功函數(shù)可以與第一功函數(shù)相同。因此，主體部WB的第三部分的被激發(fā)能級(jí)可以與如圖7A所示的主體部WB的第一部分的能級(jí)大體上相同。由于寫入摻雜區(qū)WD是高濃度摻雜的，因此寫入摻雜區(qū)WD的能級(jí)可以低于主體部WB的第三部分的被激發(fā)能級(jí)。在圖7A所示的主體部WB的第一部分中，實(shí)線表示沒有存儲(chǔ)電荷（例如電子）的未存儲(chǔ)狀態(tài)，并且虛線表示存儲(chǔ)了電荷的存儲(chǔ)狀態(tài)。圖7B是圖6A和圖6B的第一有源部分在導(dǎo)通電壓被施加到第一字線和第二字線的狀態(tài)下的能帶圖。參照?qǐng)D7B，當(dāng)分別對(duì)圖6的第一字線WL1和第二字線WL2施加導(dǎo)通電壓時(shí)，主體部WB的第一至第三部分的能級(jí)會(huì)從平衡狀態(tài)的初始狀態(tài)向下方下降。因此，寫入晶體管會(huì)導(dǎo)通。此時(shí)，主體部WB的第一部分的勢(shì)阱和第二部分的勢(shì)壘會(huì)維持。換言之，存儲(chǔ)節(jié)點(diǎn)的能級(jí)形狀會(huì)維持。當(dāng)寫入晶體管導(dǎo)通時(shí)，可以對(duì)寫入位線WBL施加編程電壓以對(duì)存儲(chǔ)節(jié)點(diǎn)供應(yīng)電荷。此后，寫入晶體管關(guān)斷，使得電荷可以存儲(chǔ)在存儲(chǔ)節(jié)點(diǎn)中。圖7C是圖6A和圖6B的第一有源部分在導(dǎo)通電壓被施加到第一字線的狀態(tài)下的能帶圖。參照?qǐng)D7C，當(dāng)導(dǎo)通電壓施加到第一字線并且關(guān)斷電壓施加到第二字線（或?qū)⒌诙志€浮置）時(shí)，主體部WB的第一部分的能級(jí)會(huì)下降，而主體部WB的第二部分和第三部分的能級(jí)會(huì)維持初始狀態(tài)。因此，寫入晶體管可以維持在關(guān)斷狀態(tài)下。圖5和圖6A至圖6E中示出的半導(dǎo)體存儲(chǔ)器件的編程操作和讀取操作可以分別與參照?qǐng)D1所述的半導(dǎo)體存儲(chǔ)器件的編程操作和讀取操作相同。在圖5和圖6A至圖6E的半導(dǎo)體存儲(chǔ)器件的待命模式下，第一字線WL1和第二字線WL2可以浮置。作為替代，可以在待命模式下對(duì)第一字線WL1施加預(yù)定的保持電壓。在該情況下，主體部WB的第一部分的能級(jí)可以下降到低于圖7C所示的初始狀態(tài)，從而可以更穩(wěn)定地存儲(chǔ)電荷。而且，如上所述，第三柵極電極113的第三功函數(shù)可以與第一柵極電極111的第一功函數(shù)相同。作為替代，第三柵極電極113的第三功函數(shù)可以與第二柵極電極112的第二功函數(shù)大體上相同。將參照?qǐng)D7D來更詳細(xì)地描述這一情況。圖7D是用于說明圖6A至圖6E的半導(dǎo)體存儲(chǔ)器件的修改示例的能帶圖。參照?qǐng)D7D，第三柵極電極113的第三功函數(shù)可以與第二柵極電極112的第二功函數(shù)大體上相同。因此，第三柵極電極113下方的主體部WB的第三部分的被激發(fā)能級(jí)可以與第二柵極電極112下方的主體部WB的第二部分的被激發(fā)能級(jí)大體上相同。結(jié)果，當(dāng)對(duì)第一字線WL1施加導(dǎo)通電壓并對(duì)第二字線WL2施加關(guān)斷電壓（或者第二字線WL2浮置）時(shí)，可以改善寫入晶體管的關(guān)斷特性。圖6A至圖6E所示的寫入晶體管可以是平面型晶體管。作為替代，寫入晶體管可以是垂直型晶體管。下面將參照附圖來詳細(xì)描述這一情況。圖8A示出圖5的半導(dǎo)體存儲(chǔ)器件的另一示例的平面圖。圖8B示出沿圖8A的線IV-IV’截取的截面圖。參照?qǐng)D8A和圖8B，可以在襯底200中布置寫入位線WBLa。襯底200可以是半導(dǎo)體襯底（例如硅襯底）。寫入位線WBLa可以是摻雜了摻雜劑的區(qū)域?？梢栽谝r底200上布置第一字線WL1a。第一字線WL1a可以在一個(gè)方向上延伸?？梢栽诘谝蛔志€WL1a下方并在襯底200上布置第二字線WL2a。第二字線WL2a可以與第一字線WL1a交叉。第二字線WL2a可以布置在寫入位線WBLa上。寫入位線WBLa可以與第一字線WL1a交叉。寫入位線WBLa可以平行于第二字線WL2a。第二字線WL2a可以包括順序地堆疊在襯底200上的下柵極電極205和上柵極電極210。上柵極電極210可以與下柵極電極205接觸?？梢杂删哂袇⒄?qǐng)D6A至圖6E描述的第一功函數(shù)的導(dǎo)電材料來形成第一字線WL1a，可以由具有參照?qǐng)D6A至圖6E描述的第二功函數(shù)的導(dǎo)電材料來形成第二字線WL2a的上柵極電極210。可以由具有參照?qǐng)D6A至圖6E描述的第三功函數(shù)的導(dǎo)電材料來形成第二字線WL2a的下柵極電極205。作為替代，可以由具有參照?qǐng)D7D描述的第三功函數(shù)的導(dǎo)電材料來形成下柵極電極205?？梢栽诘诙志€WL2a與襯底200之間布置第一絕緣層203。第一絕緣層203可以延伸以覆蓋第二字線WL2a周圍的襯底200。可以在第一字線WL1a與第二字線WL2a之間布置第二絕緣層215。第二絕緣層215可以覆蓋第二字線WL2a周圍的襯底200和第一絕緣層203?？梢栽诘谝蛔志€WL1a上布置第三絕緣層220。第三絕緣層220可以布置在第一字線WL1a的頂表面上，并且具有與第一字線WL1a的各側(cè)壁對(duì)準(zhǔn)的各側(cè)壁。第一至第三絕緣層203、215和220的每一個(gè)都可以包括氧化物、氮化物和/或氧氮化物。可以在垂直孔225中布置垂直有源部分235，該垂直孔225在第一字線WL1a與第二字線WL2a的交叉區(qū)域中連續(xù)地穿透第三絕緣層220、第一字線WL1a、第二絕緣層215、第二字線WL2a和第一絕緣層203。換句話說，第一字線WL1a和第二字線WL2a可以圍繞垂直有源部分235的側(cè)壁。垂直有源部分235可以由半導(dǎo)體材料（例如硅）形成。垂直有源部分235可以處于本征狀態(tài)下。作為替代，垂直有源部分235可以輕微地、均勻地?fù)诫s第一導(dǎo)電類型的摻雜劑。例如，垂直有源部分235可以具有濃度約為1×1015cm3或更低的第一導(dǎo)電類型摻雜劑。垂直有源部分235可以連接到寫入位線WBLa。寫入位線WBLa可以摻雜第二導(dǎo)電類型的摻雜劑?？梢栽诖怪庇性床糠?35與垂直孔225的內(nèi)側(cè)壁之間布置第一柵極電介質(zhì)層230。因此，垂直有源部分235與第二字線WL2a絕緣。此外，絕緣層215使垂直有源部分235與第一字線WL1a絕緣，而且將第一字線WL1a與第二字線WL2a絕緣。第一柵極電介質(zhì)層230可以包括氧化物、氮化物、氧氮化物和/或高k電介質(zhì)材料。可以在垂直有源部分235上布置水平有源部分245。在一些實(shí)施例中，水平有源部分245可以具有平行于第一字線WL1a延伸的矩形形狀。如圖8A所示，垂直有源部分235的頂表面可以具有比水平有源部分245的短軸大的寬度。因此，垂直有源部分235的頂表面可以布置在水平有源部分245下方并且與水平有源部分245交叉。水平有源部分245可以由半導(dǎo)體材料（例如硅）形成。在一些實(shí)施例中，水平有源部分245可以處于多晶狀態(tài)。可以在水平有源部分245中形成第一讀取摻雜區(qū)RD1a和第二讀取摻雜區(qū)RD2a。第一讀取摻雜區(qū)RD1a和第二讀取摻雜區(qū)RD2a可以彼此橫向地間隔開。因此，在第一讀取摻雜區(qū)RD1a與第二讀取摻雜區(qū)RD2a之間的水平有源部分245中定義了讀取溝道區(qū)RCHa。讀取溝道區(qū)RCHa可以摻雜第一導(dǎo)電類型的摻雜劑，并且第一讀取摻雜區(qū)RD1a和第二讀取摻雜區(qū)RD2a可以摻雜第二導(dǎo)電類型的摻雜劑。讀取溝道區(qū)RCHa可以布置在垂直有源部分235上。在水平有源部分245與垂直有源部分235的頂表面之間可以布置第二柵極電介質(zhì)層240。第二柵極電介質(zhì)層240可以包括氧化物、氮化物、氧氮化物和/或高k電介質(zhì)材料。在包括水平有源部分245的襯底200上可以布置第四絕緣層250。第四絕緣層250可以包括氧化物、氮化物和/或氧氮化物。在第四絕緣層250上可以布置讀取位線RBLa。讀取位線RBLa可以通過穿透了第四絕緣層250的讀取位線接觸插塞RBLCa電連接到第一讀取摻雜區(qū)RD1a。讀取位線RBLa可以與第一字線WL1a交叉。在第四絕緣層250上可以布置源極互連SIa。源極互連SIa可以通過穿透了第四絕緣層250的源極接觸插塞SCa電連接到第二讀取摻雜區(qū)RD2a。參照?qǐng)D5、圖8A和圖8B，被第一字線WL1a和第二字線WL2a圍繞的垂直有源部分235可以對(duì)應(yīng)于垂直主體部。垂直主體部可以包括被第一字線WL1a圍繞的第一部分、被第二字線WL2a的上柵極電極210圍繞的第二部分、和被第二字線WL2a的下柵極電極205圍繞的第三部分。垂直主體部的第一、第二和第三部分具有彼此相同的摻雜狀態(tài)。第一字線WL1a中圍繞垂直主體部的第一部分的部分可以對(duì)應(yīng)于圖5中的讀取晶體管WTr的第一寫入柵極WG1和控制柵極RCG。上柵極電極210中圍繞垂直主體部的第二部分的部分可以對(duì)應(yīng)于圖5中的第二寫入柵極WG2。下柵極電極205中圍繞垂直主體部的第三部分的部分可以對(duì)應(yīng)于圖5中的第三寫入柵極WG3。換句話說，第一字線WL1a的所述部分可以對(duì)應(yīng)于圖6A至圖6E的第一柵極電極111，第二字線WL2a的上柵極電極210的所述部分可以對(duì)應(yīng)于圖6A至圖6E的第二柵極電極112，而第二字線WL2a的下柵極電極205的所述部分可以對(duì)應(yīng)于圖6A至圖6E的第三柵極電極113。具有第一功函數(shù)的第一字線WL1a、具有第二功函數(shù)的第二字線WL2a的上柵極電極210、和具有第三功函數(shù)的第二字線WL2a的下柵極電極205可以分別激發(fā)垂直主體部的第一、第二和第三部分的能帶。由于第一字線WL1a具有第一功函數(shù)并且上柵極電極210具有第二功函數(shù)，在垂直主體部的第一部分中產(chǎn)生了勢(shì)阱，而在垂直主體部的第二部分中產(chǎn)生了勢(shì)壘。因此，在垂直主體部的第一部分中產(chǎn)生存儲(chǔ)節(jié)點(diǎn)。該存儲(chǔ)節(jié)點(diǎn)可以對(duì)應(yīng)于圖5的寫入晶體管WTr的第一源極/漏極端子。另外，該存儲(chǔ)節(jié)點(diǎn)還可以對(duì)應(yīng)于圖5的讀取晶體管RTr的存儲(chǔ)節(jié)點(diǎn)柵極MNG。如第一實(shí)施例中所述，第三功函數(shù)可以與第一功函數(shù)相同。在該情況下，垂直主體部的第三部分的被激發(fā)能級(jí)可以與垂直主體部的第一部分的被激發(fā)能級(jí)大體上相同。作為替代，第三功函數(shù)可以與第二功函數(shù)相同。在該情況下，垂直主體部的第三部分的被激發(fā)能級(jí)可以與垂直主體部的第二部分的被激發(fā)能級(jí)大體上相同。垂直主體部的第三部分可以對(duì)應(yīng)于圖5的寫入晶體管WTr的第二源極/漏極端子。第一讀取摻雜區(qū)RD1a和第二讀取摻雜區(qū)RD2a可以分別對(duì)應(yīng)于圖5的讀取晶體管RTr的第一源極/漏極端子和第二源極/漏極端子。寫入晶體管WTr可以包括第一字線WL1a中圍繞垂直主體部的第一部分的部分、上柵極電極210中圍繞垂直主體部的第二部分的部分和下柵極電極205中圍繞垂直主體部的第三部分的部分、以及垂直有源部分235。讀取晶體管RTr可以包括垂直主體部的存儲(chǔ)節(jié)點(diǎn)...