本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種超級結(jié)晶體管及其形成方法。

背景技術(shù)：
超級結(jié)（SuperJunction）結(jié)構(gòu)是一種由一系列交替排列的P型半導(dǎo)體層和N型半導(dǎo)體層所構(gòu)成的結(jié)構(gòu)，而超級結(jié)MOS晶體管既是基于該超級結(jié)結(jié)構(gòu)的一種半導(dǎo)體功率器件。所述超級結(jié)MOS晶體管是在垂直雙擴散MOS（VDMOS，VerticalDouble-DiffusedMOS）晶體管的基礎(chǔ)上發(fā)展而來的，除了具備所述垂直雙擴散MOS晶體管所具有的優(yōu)點之外，所述超級結(jié)MOS晶體管還具有導(dǎo)通電阻（Rdson）低、擊穿電壓（BV，BreakdownVoltage）高的特點。圖1至圖3是一種形成超級結(jié)MOS晶體管的過程的剖面結(jié)構(gòu)示意圖。請參考圖1，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100內(nèi)具有N型離子，所述半導(dǎo)體襯底100內(nèi)具有若干相鄰的溝槽102，相鄰溝槽102之間的半導(dǎo)體襯底為N型區(qū)103。請參考圖2，在所述溝槽102（如圖1所示）內(nèi)形成填充滿所述溝槽102的半導(dǎo)體層104；在所述半導(dǎo)體層104內(nèi)摻雜P型離子。請參考圖3，在相鄰溝槽102之間的半導(dǎo)體襯底100表面形成柵極結(jié)構(gòu)105；在相鄰柵極結(jié)構(gòu)105之間的半導(dǎo)體層104內(nèi)形成P型體區(qū)106，且部分P型體區(qū)106與柵極結(jié)構(gòu)105重疊；在所述柵極結(jié)構(gòu)105兩側(cè)的P型體區(qū)106內(nèi)形成N型源極107；在所述半導(dǎo)體襯底100與柵極結(jié)構(gòu)105相對的表面形成漏極108。當所述超級結(jié)MOS晶體管開啟時，位于柵極結(jié)構(gòu)105底部的P型體區(qū)106反型而形成溝道區(qū)，使源極107和漏極108之間導(dǎo)通，且源極107和漏極108之間產(chǎn)生導(dǎo)通電流，所述導(dǎo)通電流能夠以垂直于半導(dǎo)體襯底100表面的方向，在N型區(qū)103內(nèi)流動，由于所述N型區(qū)103內(nèi)的N型離子的濃度較高，從而能夠使源極107和漏極108之間的導(dǎo)通電阻降低。當所述超級結(jié)MOS晶體管關(guān)閉時，半導(dǎo)體層104內(nèi)的P型離子、以及和N型區(qū)103內(nèi)的N型離子之間能夠在平行于半導(dǎo)體襯底100表面的方向上相互擴散，并造成所述半導(dǎo)體層104和N型區(qū)103完全耗盡，從而使所述半導(dǎo)體層104和N型區(qū)103形成耗盡層，所述耗盡層能夠使源極107和漏極108之間的擊穿電壓提高。然而，現(xiàn)有技術(shù)形成的超級結(jié)MOS晶體管性能不穩(wěn)定，且所述超級結(jié)MOS晶體管的擊穿電壓有待進一步提高。

技術(shù)實現(xiàn)要素：
本發(fā)明解決的問題是提供一種超級結(jié)晶體管及其形成方法，使所述超級結(jié)MOS晶體管的擊穿電壓得以提高，性能改善。為解決上述問題，本發(fā)明提供一種超級結(jié)晶體管的形成方法，包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)具有第二摻雜離子；在所述半導(dǎo)體襯底內(nèi)形成若干第一溝槽，所述第一溝槽的側(cè)壁相對于半導(dǎo)體襯底表面傾斜，且所述第一溝槽的頂部尺寸大于底部尺寸；在所述第一溝槽內(nèi)形成填充滿所述第一溝槽的第一半導(dǎo)體層，所述第一半導(dǎo)體層內(nèi)具有第一摻雜離子；在相鄰第一半導(dǎo)體層之間的半導(dǎo)體襯底內(nèi)形成第二溝槽；在所述第二溝槽內(nèi)形成填充滿所述第二溝槽的第二半導(dǎo)體層，所述第二半導(dǎo)體層內(nèi)具有第二摻雜離子；在形成第一半導(dǎo)體層和第二半導(dǎo)體層之后，在第二半導(dǎo)體層表面形成柵極結(jié)構(gòu)；在相鄰柵極結(jié)構(gòu)之間的第一半導(dǎo)體層內(nèi)形成體區(qū)，所述體區(qū)內(nèi)具有第一摻雜離子，且部分體區(qū)與所述柵極結(jié)構(gòu)重疊；在所述柵極結(jié)構(gòu)兩側(cè)的體區(qū)內(nèi)形成源區(qū)，所述源區(qū)內(nèi)具有第二摻雜離子?？蛇x的，所述第一溝槽的形成方法為：在半導(dǎo)體襯底表面形成第一掩膜層，所述第一掩膜層暴露出需要形成第一溝槽的半導(dǎo)體襯底表面；以所述第一掩膜層為掩膜，采用各向異性干法刻蝕工藝刻蝕所述半導(dǎo)體襯底，形成第一溝槽?？蛇x的，所述第一半導(dǎo)體層的形成工藝為：在形成所述第一溝槽之后，以所述第一掩膜層為掩膜，采用選擇性外延沉積工藝在第一溝槽內(nèi)形成第一半導(dǎo)體層；在所述選擇性外延沉積工藝過程中，采用原位摻雜工藝在所述第一半導(dǎo)體層內(nèi)摻雜第一摻雜離子；在形成第一半導(dǎo)體層之后，去除所述第一掩膜層?？蛇x的，所述第二溝槽的形成方法為：在第一半導(dǎo)體層和半導(dǎo)體襯底表面形成第二掩膜層，所述第二掩膜層暴露出需要形成第二溝槽的半導(dǎo)體襯底表面；以所述第二掩膜層為掩膜，采用各向異性干法刻蝕工藝刻蝕所述半導(dǎo)體襯底，形成第二溝槽?？蛇x的，所述第二半導(dǎo)體層的形成工藝為：在形成所述第二溝槽之后，以所述第二掩膜層為掩膜，采用選擇性外延沉積工藝在第二溝槽內(nèi)形成第二半導(dǎo)體層；在所述選擇性外延沉積工藝過程中，采用原位摻雜工藝在所述第二半導(dǎo)體層內(nèi)摻雜第二摻雜離子；在形成第二半導(dǎo)體層之后，去除所述第二掩膜層。相應(yīng)的，本發(fā)明還提供一種超級結(jié)晶體管，包括：半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)具有第二摻雜離子；位于所述半導(dǎo)體襯底內(nèi)的若干第一溝槽，所述第一溝槽的側(cè)壁相對于半導(dǎo)體襯底表面傾斜，且所述第一溝槽的頂部尺寸大于底部尺寸；位于所述第一溝槽內(nèi)的第一半導(dǎo)體層，所述第一半導(dǎo)體層內(nèi)具有第一摻雜離子；位于相鄰第一半導(dǎo)體層之間的半導(dǎo)體襯底內(nèi)的第二溝槽；位于所述第二溝槽內(nèi)的第二半導(dǎo)體層，所述第二半導(dǎo)體層內(nèi)具有第二摻雜離子；位于第二半導(dǎo)體層表面的柵極結(jié)構(gòu)；位于相鄰柵極結(jié)構(gòu)之間的第一半導(dǎo)體層內(nèi)的體區(qū)，所述體區(qū)內(nèi)具有第一摻雜離子，且部分體區(qū)與所述柵極結(jié)構(gòu)重疊；位于所述柵極結(jié)構(gòu)兩側(cè)的體區(qū)內(nèi)的源區(qū)，所述源區(qū)內(nèi)具有第二摻雜離子?？蛇x的，所述第一摻雜離子為P型離子，所述第二摻雜離子為N型離子。可選的，所述第二溝槽的側(cè)壁相對于半導(dǎo)體襯底表面傾斜，且所述第二溝槽的頂部尺寸大于底部尺寸?？蛇x的，所述第一溝槽的深度大于40微米，所述第一溝槽的側(cè)壁相對于半導(dǎo)體襯底表面傾斜的角度為80度～90度；所述第二溝槽的深度大于40微米，所述第二溝槽的側(cè)壁相對于半導(dǎo)體襯底表面傾斜的角度為80度～90度。可選的，所述第一半導(dǎo)體層的材料為硅、硅鍺、碳化硅中的一種或多種，所述第二半導(dǎo)體層的材料為硅、硅鍺、碳化硅中的一種或多種。與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：在所述超級結(jié)晶體管的形成方法中，具有第二摻雜離子的第二半導(dǎo)體層形成于第二溝槽內(nèi)，所述第二溝槽位于相鄰第一半導(dǎo)體層之間，通過控制形成工藝能夠?qū)λ龅诙雽?dǎo)體層內(nèi)的第二摻雜離子進行調(diào)節(jié)，從而實現(xiàn)對相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量的控制。而形成于第一溝槽內(nèi)的第一半導(dǎo)體層底部尺寸大于頂部尺寸，易于使所述第一半導(dǎo)體層底部的第一摻雜離子數(shù)量小于頂部的第一摻雜離子數(shù)量。由于相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量能夠得到調(diào)節(jié)控制，從而能夠使所述第二摻雜離子的數(shù)量根據(jù)第一半導(dǎo)體層內(nèi)的第一摻雜離子數(shù)量變化而改變，從而使第一半導(dǎo)體層的第一摻雜離子數(shù)量與相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量達到平衡的目的。在所形成的超級結(jié)晶體管關(guān)閉時，所述第一半導(dǎo)體層和第二半導(dǎo)體層能夠完全耗盡，從而提高了所形成的超級結(jié)晶體管的擊穿電壓，使所述超級結(jié)晶體管的性能得到改善。進一步，所述第二半導(dǎo)體層的形成工藝為選擇性外延沉積工藝，在所述選擇性外延沉積工藝過程中，采用原位摻雜工藝在第二半導(dǎo)體層內(nèi)摻雜第二摻雜離子；從而，通過控制所述原位摻雜工藝，能夠?qū)Φ诙雽?dǎo)體層內(nèi)的第二摻雜離子濃度進行控制，從而使第二半導(dǎo)體層內(nèi)的第二摻雜離子數(shù)量的變化與第一半導(dǎo)體層內(nèi)的第一摻雜離子數(shù)量的變化相對應(yīng)，使第一半導(dǎo)體層的第一摻雜離子數(shù)量、與相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量達到平衡，以此提高超級結(jié)晶體管的擊穿電壓。在所述超級結(jié)晶體管中，具有第二摻雜離子的第二半導(dǎo)體層位于第二溝槽內(nèi)，通過對所述第二半導(dǎo)體層內(nèi)的第二摻雜離子濃度的調(diào)節(jié)，能夠?qū)崿F(xiàn)對相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量的控制。由于相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量能夠得到調(diào)節(jié)控制，從而能夠使所述第二摻雜離子的數(shù)量根據(jù)第一半導(dǎo)體層內(nèi)的第一摻雜離子數(shù)量進行改變，從而使第一半導(dǎo)體層的第一摻雜離子數(shù)量與相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量達到平衡的目的。當所述超級結(jié)晶體管關(guān)閉時，所述第一半導(dǎo)體層和第二半導(dǎo)體層能夠被完全耗盡，因此所述超級結(jié)晶體管具有較高的擊穿電壓，所述超級結(jié)晶體管的性能得到改善。進一步，所述第二溝槽的側(cè)壁相對于半導(dǎo)體襯底表面傾斜，且所述第二溝槽的頂部尺寸大于底部尺寸，即所述第二半導(dǎo)體層的頂部尺寸大于底部尺寸，易于使第二半導(dǎo)體層內(nèi)頂部的第二摻雜離子數(shù)量大于底部的第二摻雜離子數(shù)量；而所述第一溝槽的頂部尺寸大于底部尺寸，即第一半導(dǎo)體層的頂部尺寸大于底部尺寸，則第一半導(dǎo)體層內(nèi)頂部的第一摻雜離子數(shù)量大于底部的第一摻雜離子數(shù)量。因此，相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量的變化、與第一半導(dǎo)體層內(nèi)的第一摻雜離子數(shù)量變化相對應(yīng)，相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量易于與第一半導(dǎo)體層內(nèi)的第一摻雜離子數(shù)量達到平衡，從而提高了所述超級結(jié)晶體管的擊穿電壓。附圖說明圖1至圖3是一種形成超級結(jié)MOS晶體管的過程的剖面結(jié)構(gòu)示意圖；圖4是超級結(jié)MOS晶體管的摻雜平衡率與擊穿電壓之間的關(guān)系示意圖；圖5至圖10是本發(fā)明實施例的超級結(jié)晶體管的形成過程的剖面結(jié)構(gòu)示意圖。具體實施方式如背景技術(shù)所述，現(xiàn)有技術(shù)形成的超級結(jié)MOS晶體管性能不穩(wěn)定，且所述超級結(jié)MOS晶體管的擊穿電壓有待進一步提高。請繼續(xù)參考圖1至圖3，在所述超級結(jié)MOS晶體管關(guān)閉時，所述半導(dǎo)體層104和N型區(qū)103形成耗盡層。具體的，位于半導(dǎo)體層104內(nèi)的P型離子在平行于半導(dǎo)體襯底100表面的方向上向所述N型區(qū)103內(nèi)擴散；同時，位于N型區(qū)103內(nèi)的N型離子在平行于半導(dǎo)體襯底100表面的方向上向半導(dǎo)體層104內(nèi)擴散；從而使所述半導(dǎo)體層104內(nèi)的P型離子和N型區(qū)103內(nèi)的N型離子相互耗盡，則所述半導(dǎo)體層104和N型區(qū)103全部形成耗盡層。由于所述耗盡層難以使載流子通過，因此能夠抬高源極107和漏極108之間的擊穿電壓。當所述半導(dǎo)體層104內(nèi)的P型離子數(shù)量Qp和N型區(qū)103內(nèi)的N型離子數(shù)量Qn相同，即Qp=Qn時，所述超級結(jié)MOS晶體管的擊穿電壓最大。具體請參考圖4，圖4是所述超級結(jié)MOS晶體管的摻雜平衡率δQ與擊穿電壓之間的關(guān)系示意圖。其中，所述摻雜平衡率δQ即半導(dǎo)體層104內(nèi)的P型離子數(shù)量Qp和N型區(qū)103內(nèi)的N型離子數(shù)量Qn之間的平衡率：δQ=（Qn-Qp）/Qn。由圖4可知，隨著摻雜離子數(shù)量Q的提高，超級結(jié)MOS晶體管的擊穿電壓逐漸升高，所述摻雜離子數(shù)量Q能夠為P型離子數(shù)量Qp、N型離子數(shù)量Qn或P型離子數(shù)量Qp和N型離子數(shù)量Qn的總量。對于所述摻雜離子數(shù)量Q保持恒定的情況下，當摻雜平衡率δQ為0時，即Qp=Qn時，所述超級結(jié)MOS晶體管的擊穿電壓最高，隨著摻雜平衡率δQ的增大或減小，即當Qp大于Qn、或Qp小于Qn時，所述擊穿電壓也相應(yīng)縮小。這是由于，當Qp=Qn時，半導(dǎo)體層104內(nèi)的P型離子和N型區(qū)103內(nèi)的N型離子能夠完全復(fù)合耗盡，則有半導(dǎo)體層和N型區(qū)所形成的耗盡層內(nèi)游離的P型離子或N型離子數(shù)量極低，所述耗盡層電阻率高，因此所述耗盡層難以使載流子通過，使擊穿電壓達到最高；而當Qp大于Qn、或Qp小于Qn時，部分半導(dǎo)體層104內(nèi)的P型離子、或部分N型區(qū)103內(nèi)的N型離子未被完全復(fù)合耗盡，導(dǎo)致由半導(dǎo)體層104和N型區(qū)103相互耗盡而形成的耗盡層電阻率降低，則擊穿電壓也相應(yīng)降低，容易導(dǎo)致所述超級結(jié)MOS晶體管在關(guān)閉時發(fā)生擊穿導(dǎo)通的問題。然而，以現(xiàn)有技術(shù)所形成的超級結(jié)MOS晶體管中，難以使半導(dǎo)體層104內(nèi)的P型離子數(shù)量Qp和N型區(qū)103內(nèi)的N型離子數(shù)量Qn完全相同。其中，所述P型離子數(shù)量Qp由半導(dǎo)體層104的結(jié)構(gòu)、以及半導(dǎo)體層104內(nèi)的P型離子摻雜濃度決定；所述N型區(qū)103內(nèi)的N型離子數(shù)量Qn由N型區(qū)103的結(jié)構(gòu)、以及N型區(qū)103內(nèi)的N型離子濃度決定。由于所述N型區(qū)103由具有N型離子的半導(dǎo)體襯底100形成，因此所述N型區(qū)103內(nèi)的N型離子摻雜濃度分布均勻、且濃度值固定，導(dǎo)致Qn主要由N型區(qū)103的結(jié)構(gòu)決定；而且，現(xiàn)有技術(shù)為了使半導(dǎo)體層104內(nèi)的P型摻雜離子數(shù)量容易控制，所形成的半導(dǎo)體層104內(nèi)的P型離子摻雜濃度分布也較為均勻，因此Qp由半導(dǎo)體層104的結(jié)構(gòu)決定。又由于所述半導(dǎo)體層104形成于溝槽內(nèi)，而相鄰溝槽之間的半導(dǎo)體襯底100形成N型區(qū)103，因此所述半導(dǎo)體層104和N型區(qū)103的結(jié)構(gòu)均由所述溝槽決定。為了保證由半導(dǎo)體層104和N型區(qū)103所形成耗盡層厚度較大，則所形成的溝槽深度較大；而且，隨著工藝節(jié)點的持續(xù)縮小，導(dǎo)致所述溝槽的深寬比（AR，AspectRatio）不斷提高。由于現(xiàn)有技術(shù)形成高深寬比溝槽的刻蝕工藝精度有限，所形成的溝槽102的側(cè)壁相對于半導(dǎo)體襯底100表面傾斜，且溝槽102的底部尺寸小于頂部尺寸；而且，當所述溝槽102側(cè)壁相對于半導(dǎo)體襯底100表面傾斜時，有利于在所述溝槽102內(nèi)形成均勻致密的半導(dǎo)體層104，所述溝槽102頂部不會過早閉合，有利于避免所述半導(dǎo)體層104內(nèi)部形成空洞（void）或縫隙（seam）。由于所述溝槽102底部尺寸小于頂部尺寸，導(dǎo)致自半導(dǎo)體層104內(nèi)的P型離子數(shù)量自底部至頂部逐漸增大；而所述N型區(qū)103由相鄰溝槽102之間的半導(dǎo)體襯底100形成，則所述N型區(qū)103的底部尺寸大于頂部尺寸，導(dǎo)致自N型區(qū)103底部至頂部，N型離子數(shù)量逐漸減少。若保證半導(dǎo)體層104底部的P型離子數(shù)量和N型區(qū)103底部的N型離子數(shù)量相等，則容易導(dǎo)致半導(dǎo)體層104頂部的P型離子數(shù)量大于N型區(qū)103頂部的N型離子數(shù)量；或者，當保證半導(dǎo)體層104頂部的P型離子數(shù)量和N型區(qū)103頂部的N型離子數(shù)量相等，則容易導(dǎo)致半導(dǎo)體層104底部的P型離子數(shù)量少于N型區(qū)103底部的N型離子數(shù)量。因此，以現(xiàn)有技術(shù)所形成的半導(dǎo)體層內(nèi)104的P型離子與N型區(qū)103內(nèi)的N型離子難以達到平衡，導(dǎo)致所形成的超級結(jié)MOS晶體管的擊穿電壓較低，無法滿足進一步發(fā)展的技術(shù)需求。為了解決上述問題，本發(fā)明提出了一種超級結(jié)晶體管的形成方法，包括：在具有第二摻雜離子的半導(dǎo)體襯底內(nèi)形成第一溝槽，所述第一溝槽的側(cè)壁相對于半導(dǎo)體襯底表面傾斜，且所述第一溝槽的頂部尺寸大于底部尺寸；在所述第一溝槽內(nèi)形成填充滿所述第一溝槽的第一半導(dǎo)體層，所述第一半導(dǎo)體層內(nèi)具有第一摻雜離子；在相鄰第一溝槽之間的半導(dǎo)體襯底內(nèi)形成第二溝槽；在所述第二溝槽內(nèi)形成填充滿所述第二溝槽的第二半導(dǎo)體層，所述第二半導(dǎo)體層內(nèi)具有第二摻雜離子；之后，在第二半導(dǎo)體層表面形成柵極結(jié)構(gòu)。其中，具有第二摻雜離子的第二半導(dǎo)體層形成于第二溝槽內(nèi)，所述第二溝槽位于相鄰第一半導(dǎo)體層之間，因此能夠通過控制形成工藝對所述第二半導(dǎo)體層內(nèi)的第二摻雜離子進行靈活調(diào)節(jié)，從而實現(xiàn)對相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量的控制。而形成于第一溝槽內(nèi)的第一半導(dǎo)體層底部尺寸大于頂部尺寸，易于使所述第一半導(dǎo)體層底部的第一摻雜離子數(shù)量小于頂部的第一摻雜離子數(shù)量。由于相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量能夠得到調(diào)節(jié)控制，從而能夠使所述第二摻雜離子的數(shù)量根據(jù)第一半導(dǎo)體層內(nèi)的第一摻雜離子數(shù)量變化而改變，從而達到使第一半導(dǎo)體層的第一摻雜離子數(shù)量與相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量達到平衡的目的。在所形成的超級結(jié)晶體管關(guān)閉時，所述第一半導(dǎo)體層和第二半導(dǎo)體層能夠完全耗盡，從而提高了所形成的超級結(jié)晶體管的擊穿電壓，使所述超級結(jié)晶體管的性能得到改善。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。圖5至圖10是本發(fā)明實施例的超級結(jié)晶體管的形成過程的剖面結(jié)構(gòu)示意圖。請參考圖5，提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底200內(nèi)具有第二摻雜離子；在半導(dǎo)體襯底200表面形成第一掩膜層201，所述第一掩膜層201暴露出部分半導(dǎo)體襯底200表面。所述半導(dǎo)體襯底200為體襯底（BulkWafer），包括：硅襯底、鍺襯底、硅鍺（SiGe）襯底或碳化硅（SiC）襯底。在本實施例中，所述半導(dǎo)體襯底200為硅襯底。所述半導(dǎo)體襯底200的一側(cè)表面后續(xù)用于形成源區(qū)和柵極結(jié)構(gòu)，而所述半導(dǎo)體襯底200的另一側(cè)表面后續(xù)用于形成漏區(qū)，所述形成漏區(qū)的表面與形成柵極結(jié)構(gòu)的表面相對。由于后續(xù)形成的源區(qū)和漏區(qū)之間的半導(dǎo)體襯底200需要使導(dǎo)通電流通過，因此所述半導(dǎo)體襯底200內(nèi)具有摻雜離子。在本實施例中，后續(xù)形成的超級結(jié)晶體管為NMOS晶體管，因此所述半導(dǎo)體襯底200內(nèi)摻雜的第二摻雜離子為N型離子。在另一實施例中，后續(xù)形成的超級結(jié)晶體管為PMOS晶體管，因此，所述半導(dǎo)體襯底200內(nèi)摻雜有P型離子。所述第一掩膜層201的材料為氧化硅、氮化硅、氮氧化硅、無定形碳（a-C）中的一種或多種組合，所述第一掩膜層201的厚度為10納米～100納米，所述第一掩膜層201用于作為后續(xù)形成第一溝槽的掩膜。所述第一掩膜層201的形成工藝為：采用化學氣相沉積工藝在半導(dǎo)體襯底200表面形成第一掩膜薄膜；在所述第一掩膜薄膜表面形成圖形化的光刻膠層，所述光刻膠層暴露出后續(xù)需要形成第一溝槽的對應(yīng)位置；以所述光刻膠層為掩膜刻蝕所述第一掩膜薄膜直至暴露出半導(dǎo)體襯底200為止，形成第一掩膜層201；所述光刻膠層能夠在形成掩膜層201之后、在后續(xù)工藝形成第一溝槽之后、或形成第一半導(dǎo)體層之后去除。此外，隨著工藝節(jié)點的進一步縮小，所述第一掩膜層201的形成工藝還能夠為多重圖形化工藝，所述多重圖形化工藝能夠在保證所形成的第一掩膜層201的尺寸精確度的情況下，使所述第一掩膜層201的尺寸、以及相鄰掩膜層201之間的距離縮小，從而能夠在保證精確度的情況下，使后續(xù)形成的第一溝槽尺寸、以及相鄰第一溝槽之間的距離縮小，因此，后續(xù)形成的第一半導(dǎo)體層的尺寸精確、縮小，有利于保證所形成的超級結(jié)晶體管性能穩(wěn)定、尺寸縮小、集成度提高。所述多重圖形化工藝包括自對準多重圖形化掩膜工藝、或雙重曝光工藝，所述對準多重圖形化掩膜工藝包括自對準雙重圖形化（Self-alignedDoublePatterned，SaDP）工藝、或自對準三重圖形化（Self-alignedTriplePatterned）工藝，所述雙重曝光工藝包括LELE（Litho-Etch-Litho-Etch）工藝、或LLE（Litho-Litho-Etch）工藝。由于后續(xù)形成的第一溝槽深度即超級結(jié)晶體管關(guān)閉時的耗盡層厚度，因此后續(xù)形成的第一溝槽深度較深，以此保證耗盡層具有足夠厚度以提高源區(qū)和漏區(qū)之間的擊穿電壓（BV），防止所形成的超級結(jié)晶體管發(fā)生關(guān)閉狀態(tài)擊穿的問題。然而，隨著工藝節(jié)點的持續(xù)縮小，所述第一掩膜層201平行于半導(dǎo)體襯底200表面方向的尺寸、以及相鄰第一掩膜層201之間的距離也不斷縮小，使后續(xù)形成的第一溝槽深寬比不斷提高；而第一溝槽深寬比提高容易使后續(xù)形成于第一溝槽內(nèi)的第一半導(dǎo)體層內(nèi)產(chǎn)生空洞或縫隙，因此，后續(xù)形成的第一溝槽側(cè)壁需要相對于半導(dǎo)體襯底200表面傾斜，且第一溝槽頂部尺寸大于底部尺寸，以此提高所形成的第一半導(dǎo)體層的均勻度。請參考圖6，以所述第一掩膜層201為掩膜，刻蝕所述半導(dǎo)體襯底200，在所述半導(dǎo)體襯底200內(nèi)形成若干第一溝槽202，所述第一溝槽202的側(cè)壁相對于半導(dǎo)體襯底200表面傾斜，且所述第一溝槽202的頂部尺寸大于底部尺寸。形成所述第一溝槽202的刻蝕工藝為具有方向性的各向異性干法刻蝕工藝。在本實施例中，所形成的第一溝槽202的深度大于40微米，所述第一溝槽202的側(cè)壁相對于半導(dǎo)體襯底200表面傾斜的角度為80度～90度，所述第一溝槽202的深寬比（AR，AspectRatio）大于6:1。隨著工藝節(jié)點的持續(xù)縮小，所述第一溝槽202的深寬比增大，不利于后續(xù)在第一溝槽202側(cè)壁和底部表面形成致密均勻的第一半導(dǎo)體層。因此，為了使后續(xù)在溝槽202的側(cè)壁和底部表面形成質(zhì)量良好的第一半導(dǎo)體層，本實施例使第一溝槽202的側(cè)壁相對于半導(dǎo)體襯底200表面傾斜，且第一溝槽202的底部尺寸小于頂部尺寸，從而使形成第一半導(dǎo)體層的材料易于進入溝槽202底部、且不易在第一溝槽202頂部的側(cè)壁表面堆積，從而提高后續(xù)所形成的第一半導(dǎo)體層的均勻度。而且，由于所述第一溝槽202的深寬比提高，導(dǎo)致形成所述第一溝槽202的刻蝕工藝的難度增大，所形成的第一溝槽202側(cè)壁難以與半導(dǎo)體襯底200表面保持絕對垂直，因此所述第一溝槽202的側(cè)壁與半導(dǎo)體襯底200表面具有傾斜角度。在本實施例中，相鄰第一溝槽202之間的半導(dǎo)體襯底200為N型區(qū)（未標示），由于半導(dǎo)體襯底200內(nèi)具有N型離子，因此所述N型區(qū)內(nèi)具有第二摻雜離子。當所形成的超級結(jié)晶體管開啟時，后續(xù)形成的源區(qū)和漏區(qū)之間能夠產(chǎn)生導(dǎo)通電流，且所述導(dǎo)通電流以垂直于半導(dǎo)體襯底200表面的方向在N型區(qū)以及后續(xù)形成的第二半導(dǎo)體層內(nèi)流動；而所述N型區(qū)和第二半導(dǎo)體層內(nèi)的第二摻雜離子濃度決定了源區(qū)和漏區(qū)之間的導(dǎo)通電阻（Rdson）的大小，進而決定了導(dǎo)通電流的大小，所述第二摻雜離子濃度越大，導(dǎo)通電阻越小，導(dǎo)通電流越大。后續(xù)在N型區(qū)內(nèi)形成第二半導(dǎo)體層，則通過調(diào)節(jié)第二半導(dǎo)體層內(nèi)摻雜第二摻雜離子濃度，能夠?qū)ο噜彽谝粶喜?02之間的第二摻雜離子濃度進行控制，進而對導(dǎo)通電阻進行調(diào)節(jié)。本實施例中，所述第二摻雜離子為N型離子。由于所述第一溝槽202的頂部尺寸大于底部尺寸，因此所述N型區(qū)的頂部尺寸小于底部尺寸，而所述由半導(dǎo)體襯底200形成，因此所述N型區(qū)內(nèi)的第二摻雜離子的濃度均勻，因此，所述N型區(qū)底部的第二摻雜離子數(shù)量大于頂部的第二摻雜離子數(shù)量，所述N型區(qū)內(nèi)的第二摻雜離子數(shù)量難以與第一半導(dǎo)體203內(nèi)的第一摻雜離子數(shù)量達到平衡，因此本實施例后續(xù)在N型區(qū)內(nèi)形成第二半導(dǎo)體層，以此對相鄰第一半導(dǎo)體層203之間的第二摻雜離子數(shù)量進行調(diào)節(jié)。請參考圖7，以所述第一掩膜層201為掩膜，在所述第一溝槽202內(nèi)形成第一半導(dǎo)體層203，所述第一半導(dǎo)體層203內(nèi)具有第一摻雜離子，所述第一摻雜離子的導(dǎo)電類型與第二摻雜離子的導(dǎo)電類型相反。所述第一半導(dǎo)體層203的材料為硅、硅鍺、碳化硅中的一種或多種，所述第一半導(dǎo)體層203的形成工藝為選擇性外延沉積工藝。在本實施例中，所述第一半導(dǎo)體層203的材料為硅，所述選擇性外延沉積工藝的參數(shù)包括：溫度為500℃～800℃，氣壓為1托～100托，反應(yīng)氣體包括硅源氣體（例如SiH4或SiH2Cl2）、HCl和H2，所述硅源氣體的流量為1sccm～1000sccm，所述HCl的流量為1sccm～1000sccm，H2的流量為0.1slm～50slm。在本實施例中，所述第一半導(dǎo)體層203內(nèi)所摻雜的第一摻雜離子為P型離子，在形成所述第一半導(dǎo)體層203的選擇性外延沉積工藝過程中，采用原位摻雜工藝在所述第一半導(dǎo)體層203內(nèi)摻雜P型離子，且所述第一半導(dǎo)體層203內(nèi)所摻雜的第一摻雜離子的濃度均勻。由于所述第一溝槽202的側(cè)壁相對于半導(dǎo)體襯底200表面傾斜，且溝第一槽202的頂部尺寸大于底部尺寸，因此用于形成第一半導(dǎo)體層203的材料易于進入溝槽202底部，且不易在第一溝槽202頂部的側(cè)壁表面堆積，所形成的第一半導(dǎo)體層203致密均勻。由于所述半導(dǎo)體襯底200表面具有第一掩膜層201覆蓋，因此，所述選擇性外延沉積工藝能夠僅在第一溝槽202的側(cè)壁和底部表面形成第一半導(dǎo)體層203。由于所述第一溝槽202的側(cè)壁相對于半導(dǎo)體襯底200表面傾斜，且所述第一溝槽202的頂部尺寸大于底部尺寸，因此所述第一半導(dǎo)體層203的側(cè)壁相對于半導(dǎo)體襯底200表面傾斜，且所述第一半導(dǎo)體層203的頂部尺寸大于底部尺寸。為了使所述第一半導(dǎo)體層203內(nèi)的第一摻雜離子的數(shù)量容易控制，所述在第一半導(dǎo)體層203內(nèi)摻雜的第一摻雜離子的濃度分布均勻，然而，由于第一半導(dǎo)體層203的頂部尺寸大于底部尺寸，且第一半導(dǎo)體層203內(nèi)摻雜的第一摻雜離子的濃度分布均勻，導(dǎo)致所述第一半導(dǎo)體層203頂部的第一摻雜離子數(shù)量大于底部的第一摻雜離子數(shù)量。本實施例中，相鄰第一半導(dǎo)體層203之間的半導(dǎo)體襯底200形成N型區(qū)，且所述N型區(qū)的頂部尺寸小于底部尺寸，而所述半導(dǎo)體襯底200內(nèi)的第二摻雜離子的濃度分布均勻，即所述N型區(qū)內(nèi)的第二摻雜離子濃度分布均勻，因此所述N型區(qū)頂部的第二摻雜離子數(shù)量小于底部的第二摻雜離子數(shù)量。因此，所述第一半導(dǎo)體層203內(nèi)的第一摻雜離子數(shù)量難以與N型區(qū)內(nèi)的第二摻雜離子數(shù)量保持平衡；具體的，當保持第一半導(dǎo)體層203底部的第一摻雜離子數(shù)量與N型區(qū)底部的第二摻雜離子數(shù)量相同，則導(dǎo)致第一半導(dǎo)體層203頂部的第一摻雜離子數(shù)量大于N型區(qū)頂部的第二摻雜離子數(shù)量；當保持第一半導(dǎo)體層203頂部的第一摻雜離子數(shù)量與N型區(qū)頂部的第二摻雜離子數(shù)量相同，則導(dǎo)致第一半導(dǎo)體層203底部的第一摻雜離子數(shù)量小于N型區(qū)底部的第二摻雜離子數(shù)量。為了使第一半導(dǎo)體層203內(nèi)的第一摻雜離子數(shù)量、與相鄰第一半導(dǎo)體層203之間的第二摻雜離子數(shù)量保持平衡，在本實施例中，后續(xù)在相鄰第一半導(dǎo)體層203之間形成第二半導(dǎo)體層，并在所述第二半導(dǎo)體層內(nèi)摻雜第二摻雜離子。所述第二半導(dǎo)體層內(nèi)的第二摻雜離子數(shù)量能夠通過工藝進行控制，從而使相鄰第一半導(dǎo)體層203之間的第二摻雜離子數(shù)量控制更為靈活，易于使第一半導(dǎo)體層203內(nèi)的第一摻雜離子數(shù)量、與相鄰第一半導(dǎo)體層203之間的第二摻雜離子數(shù)量保持平衡，以此提高所形成的超級結(jié)晶體管的擊穿電壓，并能夠降低導(dǎo)通電阻，從而提高超級結(jié)晶體管的性能。請參考圖8，去除第一掩膜層201（如圖7所示），并在第一半導(dǎo)體層203和半導(dǎo)體襯底200表面形成第二掩膜層204，所述第二掩膜層204暴露出第一半導(dǎo)體層203之間的部分半導(dǎo)體襯底200表面；以所述第二掩膜層204為掩膜，刻蝕所述半導(dǎo)體襯底200，在相鄰第一半導(dǎo)體層203之間的半導(dǎo)體襯底200內(nèi)形成第二溝槽205。去除所述第一掩膜層201的工藝為濕法刻蝕工藝或灰化工藝。所述第二掩膜層204的材料為氧化硅、氮化硅、氮氧化硅、無定形碳（a-C）中的一種或多種組合，所述第二掩膜層204的厚度為10納米～100納米，所述第二掩膜層204的形成工藝與第一掩膜層201（如圖5所示）的形成工藝相同，在此不做贅述。所述第二溝槽205的形成工藝為具有方向性的各向異性干法刻蝕工藝，所述第二溝槽205的深度大于40微米，所述第二溝槽205的側(cè)壁相對于半導(dǎo)體襯底200表面傾斜的角度為80度～90度，所述第二溝槽205的深寬比（AR，AspectRatio）大于6:1。在本實施例中，所述第二溝槽205的結(jié)構(gòu)與第一溝槽202（如圖6所示）的結(jié)構(gòu)相同，易于使后續(xù)形成于第二溝槽205內(nèi)的第二半導(dǎo)體層和N型區(qū)內(nèi)的第二摻雜離子的數(shù)量、與第一半導(dǎo)體層203內(nèi)的第一摻雜離子數(shù)量相同。而且，由于第二溝槽205的結(jié)構(gòu)與第一溝槽202的結(jié)構(gòu)相同，則形成第二溝槽205的工藝與形成第一溝槽202的工藝相同，形成所述第二溝槽205的工藝簡單且易于控制。請參考圖9，以所述第二掩膜層204為掩膜，在所述第二溝槽205（如圖8所示）內(nèi)形成填充滿所述第二溝槽205的第二半導(dǎo)體層206，所述第二半導(dǎo)體層206內(nèi)具有第二摻雜離子。所述第二半導(dǎo)體層206的材料為硅、硅鍺、碳化硅中的一種或多種，所述第二半導(dǎo)體層206的形成工藝為選擇性外延沉積工藝，在選擇性外延沉積工藝過程中，采用原位摻雜工藝在所述第二半導(dǎo)體層206內(nèi)摻雜N型離子。在本實施例中，所述第二半導(dǎo)體層206的材料為硅，所述第二半導(dǎo)體層206的形成工藝與第一半導(dǎo)體層203的形成工藝相同，在此不做贅述。所述第二半導(dǎo)體層206形成于N型區(qū)內(nèi)，因此所述第二半導(dǎo)體層206內(nèi)的第二摻雜離子濃度能夠通過工藝進行控制，因此，使所述N型區(qū)內(nèi)和第二半導(dǎo)體層206內(nèi)的第二摻雜離子數(shù)量容易控制，進而能夠使第一半導(dǎo)體層203內(nèi)的第一摻雜離子數(shù)量與相鄰第一半導(dǎo)體層203之間的第二摻雜離子數(shù)量相同，使所述第一摻雜離子和第二摻雜離子能夠完全耗盡，當所形成的超級結(jié)晶體管關(guān)閉時，所述第一半導(dǎo)體層203、第二半導(dǎo)體層206和N型區(qū)能夠完全形成耗盡層，所述耗盡層難以使載流子通過，從而提高了擊穿電壓。而且，本實施例中，所述第二溝槽205的結(jié)構(gòu)與第一溝槽202（如圖6所示）的結(jié)構(gòu)相同，則形成于第二溝槽205內(nèi)的第二半導(dǎo)體層206的結(jié)構(gòu)與第一半導(dǎo)體層205的結(jié)構(gòu)相同，因此，更易于通過對第二半導(dǎo)體層206內(nèi)的第二摻雜離子濃度的調(diào)節(jié)，使第一半導(dǎo)體層203內(nèi)的第一摻雜離子與N型區(qū)和第二半導(dǎo)體層206內(nèi)的第二摻雜離子之間達到平衡。例如，在形成第二溝槽205之前，若第一半導(dǎo)體層203內(nèi)的第一摻雜離子數(shù)量比N型區(qū)內(nèi)的第二摻雜離子數(shù)量大，則使第二半導(dǎo)體層206內(nèi)的摻雜離子濃度高于N型區(qū)的第二摻雜離子濃度；若第一半導(dǎo)體層203內(nèi)的第一摻雜離子數(shù)量比N型區(qū)內(nèi)的第二摻雜離子數(shù)量小，則使第二半導(dǎo)體層206內(nèi)的摻雜離子濃度低于N型區(qū)的第二摻雜離子濃度。所述第二半導(dǎo)體層206內(nèi)的第二摻雜離子濃度能夠保持均勻，也能夠自所述第二半導(dǎo)體層206的頂部至底部逐漸減小。此外，使第一半導(dǎo)體層203內(nèi)的第一摻雜離子濃度提高，則所述第二半導(dǎo)體層206內(nèi)的第二摻雜離子濃度提高，由于所形成的超級結(jié)晶體管開啟時，源區(qū)和漏區(qū)之間存在導(dǎo)通電流，且所述導(dǎo)通電流以垂直于半導(dǎo)體襯底200表面的方向通過所述N型區(qū)和第二半導(dǎo)體層206，因此所述第二半導(dǎo)體層206內(nèi)的第二摻雜離子濃度提高有利于降低導(dǎo)通電阻（Rdon），提高導(dǎo)通電流；同時，當所述超級結(jié)晶體管關(guān)閉時，第一半導(dǎo)體層203、第二半導(dǎo)體層206和N型區(qū)能夠完全耗盡，因此擊穿電壓提高。因此所形成的超級結(jié)晶體管的性能得到進一步的提升。請參考圖10，在形成第二半導(dǎo)體層206之后，去除第二掩膜層204（如圖9所示），并在第二半導(dǎo)體層206表面形成柵極結(jié)構(gòu)207；在相鄰柵極結(jié)構(gòu)207之間的第一半導(dǎo)體層203內(nèi)和部分半導(dǎo)體襯底200內(nèi)形成體區(qū)208，所述體區(qū)208內(nèi)具有第一摻雜離子，且部分體區(qū)208與所述柵極結(jié)構(gòu)207重疊；在所述柵極結(jié)構(gòu)207兩側(cè)的體區(qū)208內(nèi)形成源區(qū)209，所述源區(qū)209內(nèi)具有第二摻雜離子。本實施例中，所述體區(qū)208內(nèi)的第一摻雜離子為P型離子，所述體區(qū)208的形成工藝為：在半導(dǎo)體襯底200和第二半導(dǎo)體層206表面形成掩膜，所述掩膜能夠為光刻膠層，所述掩膜暴露出第一半導(dǎo)體層203和部分半導(dǎo)體襯底200表面；根據(jù)所述掩膜對第一半導(dǎo)體層203和部分半導(dǎo)體襯底200進行離子注入工藝，在第一半導(dǎo)體層203和部分半導(dǎo)體襯底200內(nèi)形成體區(qū)208；在形成體區(qū)207之后，去除所述掩膜。在形成體區(qū)208之后，在第二半導(dǎo)體層206和部分體區(qū)208表面形成柵極結(jié)構(gòu)207。當所形成的超級結(jié)晶體管開啟時，位于所述柵極結(jié)構(gòu)207底部的部分體區(qū)208反型而形成溝道區(qū)，導(dǎo)通電流能夠在溝道區(qū)、N型區(qū)和第二半導(dǎo)體層206內(nèi)流動。所述柵極結(jié)構(gòu)207包括：柵介質(zhì)層、位于柵介質(zhì)層表面的柵電極層、以及位于柵電極層和柵介質(zhì)層兩側(cè)的側(cè)墻。在一實施例中，所述柵介質(zhì)層的材料為氧化硅，所述柵電極層的材料為多晶硅，所述側(cè)墻的材料為氧化硅、氮化硅、氮氧化硅中的一種或多種組合；在形成所述柵極結(jié)構(gòu)207之后，采用離子注入工藝在所述柵極結(jié)構(gòu)207兩側(cè)的體區(qū)208內(nèi)形成源區(qū)209，本實施例的源區(qū)209內(nèi)的第二摻雜離子為N型離子。在另一實施例中，所述柵介質(zhì)層的材料為高K（HighK）介質(zhì)材料，所述柵電極層的材料為金屬，所述柵極結(jié)構(gòu)206的形成工藝為后柵（GateLast）工藝，包括：在第二半導(dǎo)體層206和部分體區(qū)208表面形成偽柵極結(jié)構(gòu)；采用離子注入工藝在所述偽柵極結(jié)構(gòu)兩側(cè)的體區(qū)208內(nèi)形成源區(qū)209，本實施例的源區(qū)209內(nèi)的第二摻雜離子為N型離子；在形成源區(qū)209之后，去除所述偽柵極結(jié)構(gòu)，在所述偽柵極結(jié)構(gòu)的對應(yīng)位置形成柵極結(jié)構(gòu)207，在所述柵極結(jié)構(gòu)207中，柵介質(zhì)層的材料為高K介質(zhì)材料，柵電極層的材料為金屬。需要說明的是，在所述半導(dǎo)體襯底200未形成柵極結(jié)構(gòu)207和源區(qū)209的表面形成漏區(qū)，所述漏區(qū)與所述柵極結(jié)構(gòu)207和源區(qū)209相對，所述漏區(qū)的形成工藝為離子注入工藝，所述漏區(qū)內(nèi)具有第二摻雜離子；本實施例中，所述漏區(qū)內(nèi)具有N型離子。所述漏區(qū)內(nèi)的第二摻雜離子濃度較半導(dǎo)體襯底200內(nèi)的第二摻雜離子濃度高。本實施例中，具有第二摻雜離子的第二半導(dǎo)體層形成于第二溝槽內(nèi)，所述第二溝槽位于相鄰第一半導(dǎo)體層之間，通過控制形成工藝能夠?qū)λ龅诙雽?dǎo)體層內(nèi)的第二摻雜離子進行調(diào)節(jié)，從而實現(xiàn)對相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量的控制。而形成于第一溝槽內(nèi)的第一半導(dǎo)體層底部尺寸大于頂部尺寸，易于使所述第一半導(dǎo)體層底部的第一摻雜離子數(shù)量小于頂部的第一摻雜離子數(shù)量。由于相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量能夠得到調(diào)節(jié)控制，從而能夠使所述第二摻雜離子的數(shù)量根據(jù)第一半導(dǎo)體層內(nèi)的第一摻雜離子數(shù)量變化而改變，從而使第一半導(dǎo)體層的第一摻雜離子數(shù)量與相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量達到平衡的目的。在所形成的超級結(jié)晶體管關(guān)閉時，所述第一半導(dǎo)體層和第二半導(dǎo)體層能夠完全耗盡，從而提高了所形成的超級結(jié)晶體管的擊穿電壓，使所述超級結(jié)晶體管的性能得到改善。進一步，所述第二半導(dǎo)體層的形成工藝為選擇性外延沉積工藝，在所述選擇性外延沉積工藝過程中，采用原位摻雜工藝在第二半導(dǎo)體層內(nèi)摻雜第二摻雜離子；從而，通過控制所述原位摻雜工藝，能夠?qū)Φ诙雽?dǎo)體層內(nèi)的第二摻雜離子濃度進行控制，從而使第二半導(dǎo)體層內(nèi)的第二摻雜離子數(shù)量的變化與第一半導(dǎo)體層內(nèi)的第一摻雜離子數(shù)量的變化相對應(yīng)，使第一半導(dǎo)體層的第一摻雜離子數(shù)量、與相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量達到平衡，以此提高超級結(jié)晶體管的擊穿電壓。進一步，所形成的第二溝槽的側(cè)壁相對于半導(dǎo)體襯底表面傾斜，且所述第二溝槽的頂部尺寸大于底部尺寸，即所述第二半導(dǎo)體層的頂部尺寸大于底部尺寸，易于使第二半導(dǎo)體層內(nèi)頂部的第二摻雜離子數(shù)量大于底部的第二摻雜離子數(shù)量；而所述第一溝槽的頂部尺寸大于底部尺寸，即第一半導(dǎo)體層的頂部尺寸大于底部尺寸，則第一半導(dǎo)體層內(nèi)頂部的第一摻雜離子數(shù)量大于底部的第一摻雜離子數(shù)量。因此，相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量的變化、與第一半導(dǎo)體層內(nèi)的第一摻雜離子數(shù)量變化相對應(yīng)，相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量易于與第一半導(dǎo)體層內(nèi)的第一摻雜離子數(shù)量達到平衡，從而提高了所述超級結(jié)晶體管的擊穿電壓。相應(yīng)的，本發(fā)明的實施例還提供一種超級結(jié)晶體管的結(jié)構(gòu)，請繼續(xù)參考圖10，包括：半導(dǎo)體襯底200，所述半導(dǎo)體襯底200內(nèi)具有第二摻雜離子；位于所述半導(dǎo)體襯底200內(nèi)的若干第一溝槽（未示出），所述第一溝槽的側(cè)壁相對于半導(dǎo)體襯底200表面傾斜，且所述第一溝槽的頂部尺寸大于底部尺寸；位于所述第一溝槽內(nèi)的第一半導(dǎo)體層203，所述第一半導(dǎo)體層203內(nèi)具有第一摻雜離子；位于相鄰第一半導(dǎo)體層203之間的半導(dǎo)體襯底200內(nèi)的第二溝槽（未示出）；位于所述第二溝槽內(nèi)的第二半導(dǎo)體層206，所述第二半導(dǎo)體層206內(nèi)具有第二摻雜離子；位于第二半導(dǎo)體層206表面的柵極結(jié)構(gòu)207；位于相鄰柵極結(jié)構(gòu)207之間的第一半導(dǎo)體層203內(nèi)、以及部分半導(dǎo)體襯底200和第二半導(dǎo)體層206內(nèi)的體區(qū)208，所述體區(qū)208內(nèi)具有第一摻雜離子，且部分體區(qū)208與所述柵極結(jié)構(gòu)207重疊；位于所述柵極結(jié)構(gòu)207兩側(cè)的體區(qū)208內(nèi)的源區(qū)209，所述源區(qū)209內(nèi)具有第二摻雜離子。所述半導(dǎo)體襯底200為體襯底（BulkWafer），包括：硅襯底、鍺襯底、硅鍺（SiGe）襯底或碳化硅（SiC）襯底。在本實施例中，所述半導(dǎo)體襯底200為硅襯底。所述半導(dǎo)體襯底200的一側(cè)表面具有源區(qū)209和柵極結(jié)構(gòu)208，而所述半導(dǎo)體襯底200的另一側(cè)表面具有漏區(qū)（未示出），所述具有漏區(qū)的表面與具有柵極結(jié)構(gòu)208的表面相對。由于所述源區(qū)209和漏區(qū)之間的半導(dǎo)體襯底200需要使導(dǎo)通電流通過，因此所述半導(dǎo)體襯底200內(nèi)具有摻雜離子。在本實施例中，所述超級結(jié)晶體管為NMOS晶體管，因此所述半導(dǎo)體襯底200內(nèi)摻雜的第二摻雜離子為N型離子。在另一實施例中，所述超級結(jié)晶體管為PMOS晶體管，因此，所述半導(dǎo)體襯底200內(nèi)摻雜的第二摻雜離子為P型離子。所述第一溝槽的深度即超級結(jié)晶體管關(guān)閉時的耗盡層厚度，因此所述第一溝槽深度較深，以此保證耗盡層具有足夠厚度以提高源區(qū)209和漏區(qū)之間的擊穿電壓（BV），防止所述超級結(jié)晶體管發(fā)生關(guān)閉狀態(tài)擊穿的問題。然而，隨著工藝節(jié)點的持續(xù)縮小，所述第一溝槽頂部平行于半導(dǎo)體襯底200表面方向的尺寸、以及相鄰第一溝槽之間的距離也不斷縮小，使所述第一溝槽的深寬比不斷提高。而所述第一溝槽的深寬比提高容易使位于第一溝槽內(nèi)的第一半導(dǎo)體層203內(nèi)具有空洞或縫隙，因此，所述第一溝槽側(cè)壁需要相對于半導(dǎo)體襯底200表面傾斜，且第一溝槽頂部尺寸大于底部尺寸，以此提高所述第一半導(dǎo)體層203的均勻度。所述第一溝槽的深度大于40微米，所述第一溝槽的側(cè)壁相對于半導(dǎo)體襯底200表面傾斜的角度為80度～90度，所述第一溝槽的深寬比（AR，AspectRatio）大于6:1。所述第一半導(dǎo)體層203的材料為硅、硅鍺、碳化硅中的一種或多種。在本實施例中，所述第一半導(dǎo)體層203內(nèi)所摻雜的第一摻雜離子為P型離子，且所述第一半導(dǎo)體層203內(nèi)所摻雜的第一摻雜離子的濃度均勻。由于第一半導(dǎo)體層203的頂部尺寸大于底部尺寸，且第一半導(dǎo)體層203內(nèi)摻雜的第一摻雜離子的濃度分布均勻，因此所述第一半導(dǎo)體層203頂部的第一摻雜離子數(shù)量大于底部的第一摻雜離子數(shù)量。所述第二溝槽的深度大于40微米，所述第二溝槽的側(cè)壁相對于半導(dǎo)體襯底200表面傾斜的角度為80度～90度，所述第二溝槽的深寬比（AR，AspectRatio）大于6:1。所述第二半導(dǎo)體層206的材料為硅、硅鍺、碳化硅中的一種或多種；在本實施例中，所述第二半導(dǎo)體層206的材料為硅。本實施例中，所述體區(qū)208內(nèi)的第一摻雜離子為P型離子，當所述超級結(jié)晶體管開啟時，位于所述柵極結(jié)構(gòu)207底部的部分體區(qū)208反型成為溝道區(qū)，導(dǎo)通電流能夠在溝道區(qū)、N型區(qū)和第二半導(dǎo)體層206內(nèi)流動。所述柵極結(jié)構(gòu)207包括：柵介質(zhì)層、位于柵介質(zhì)層表面的柵電極層、以及位于柵電極層和柵介質(zhì)層兩側(cè)的側(cè)墻。在一實施例中，所述柵介質(zhì)層的材料為氧化硅，所述柵電極層的材料為多晶硅。在另一實施例中，所述柵介質(zhì)層的材料為高K（HighK）介質(zhì)材料，所述柵電極層的材料為金屬。需要說明的是，所述半導(dǎo)體襯底200與柵極結(jié)構(gòu)207和源區(qū)209相對的表面具有，漏區(qū)，所述漏區(qū)內(nèi)的第二摻雜離子濃度較半導(dǎo)體襯底200內(nèi)的第二摻雜離子濃度高。本實施例中，具有第二摻雜離子的第二半導(dǎo)體層位于第二溝槽內(nèi)，通過對所述第二半導(dǎo)體層內(nèi)的第二摻雜離子濃度的調(diào)節(jié)，能夠?qū)崿F(xiàn)對相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量的控制。由于相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量能夠得到調(diào)節(jié)控制，從而能夠使所述第二摻雜離子的數(shù)量根據(jù)第一半導(dǎo)體層內(nèi)的第一摻雜離子數(shù)量進行改變，從而使第一半導(dǎo)體層的第一摻雜離子數(shù)量與相鄰第一半導(dǎo)體層之間的第二摻雜離子數(shù)量達到平衡的目的。當所述超級結(jié)晶體管關(guān)閉時，所述第一半導(dǎo)體層和第二半導(dǎo)體層能夠被完全耗盡，因此所述超級結(jié)晶體管具有較高的擊穿電壓，所述超級結(jié)晶體管的性能得到改善。雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當以權(quán)利要求所限定的范圍為準。