本發(fā)明涉及一種形成浮柵存儲(chǔ)器單元的半導(dǎo)體存儲(chǔ)器陣列的自對(duì)準(zhǔn)方法。本發(fā)明還涉及一種前述類型的浮柵存儲(chǔ)器單元的半導(dǎo)體存儲(chǔ)器陣列。

背景技術(shù)：

使用浮柵以便在其上存儲(chǔ)電荷的非易失性半導(dǎo)體存儲(chǔ)器單元及形成于半導(dǎo)體襯底中的此類非易失性存儲(chǔ)器單元的存儲(chǔ)器陣列在本領(lǐng)域中是眾所周知的。通常，此類浮柵存儲(chǔ)器單元一直是分裂柵類型或疊柵類型的。

半導(dǎo)體浮柵存儲(chǔ)器單元陣列的可制造性所面臨的問題之一是諸如源極、漏極、控制柵和浮柵的各種組件的對(duì)準(zhǔn)。隨著半導(dǎo)體處理的集成設(shè)計(jì)規(guī)則減少，從而減小最小光刻特征部件，對(duì)精確對(duì)準(zhǔn)的需求變得愈發(fā)關(guān)鍵。各種部件的對(duì)準(zhǔn)還決定了半導(dǎo)體產(chǎn)品的制造產(chǎn)量。

自對(duì)準(zhǔn)在本領(lǐng)域中是眾所周知的。自對(duì)準(zhǔn)是指如下行為：對(duì)涉及一種或多種材料的一個(gè)或多個(gè)步驟進(jìn)行處理，使得這些特征部件在該步驟處理中相對(duì)于彼此自動(dòng)對(duì)準(zhǔn)。因此，本發(fā)明使用自對(duì)準(zhǔn)技術(shù)來實(shí)現(xiàn)浮柵存儲(chǔ)器單元類型的半導(dǎo)體存儲(chǔ)器陣列的制造。

在不犧牲性能（即，編程、擦除和讀取效率以及可靠性）的前提下，一直存在縮小存儲(chǔ)器單元陣列的尺寸的需求，以便最大化單個(gè)晶圓上存儲(chǔ)器單元的數(shù)目。眾所周知，成對(duì)形成存儲(chǔ)器單元可減小存儲(chǔ)器單元陣列的尺寸，其中每一對(duì)共享單個(gè)源極區(qū)，并且其中相鄰單元對(duì)共享共用漏極區(qū)。同樣已知的是，在襯底中形成溝槽，并且在該溝槽中設(shè)置一個(gè)或多個(gè)存儲(chǔ)器單元元件以增加納入到給定單位表面積中的存儲(chǔ)器單元的數(shù)目（參見例如美國專利No. 5,780,341和No. 6,891,220）。然而，此類存儲(chǔ)器單元使用控制柵來控制溝道區(qū)（在低壓操作中）并擦除浮柵（在高壓操作中）。這意味著，該控制柵既是低壓元件又是高壓元件，從而使得難以針對(duì)高壓操作在其周圍環(huán)繞足夠的絕緣材料同時(shí)對(duì)于低壓操作不太過電隔離。此外，擦除操作需要控制柵緊鄰浮柵，這種緊鄰可導(dǎo)致該控制柵與該浮柵之間多余的電容耦合水平。

美國專利8,148,768公開了在襯底溝槽中形成一個(gè)或多個(gè)存儲(chǔ)器元件，并且提供單獨(dú)的擦除柵用于存儲(chǔ)器單元擦除，從而解除了控制柵的任何高電壓擦除操作。存儲(chǔ)器單元陣列包括與源極區(qū)46電接觸的多晶硅區(qū)塊50，由此多晶硅區(qū)塊50在隔離區(qū)到相鄰有源區(qū)上連續(xù)形成，從而形成源極線，該源極線中的每個(gè)將每行成對(duì)存儲(chǔ)器單元的所有源極區(qū)電連接在一起。多晶硅區(qū)塊50平行于浮柵向上延伸，以便其間更好的電容耦合。然而，僅僅形成多晶硅區(qū)塊50就需要單獨(dú)的多晶硅形成步驟，這顯著增加了生產(chǎn)的成本。也需要在每行多晶硅區(qū)塊50的末端處形成額外的電接觸。

因此，本發(fā)明的目的是創(chuàng)建存儲(chǔ)器單元配置以及其中存儲(chǔ)器單元元件彼此自對(duì)準(zhǔn)的制造方法，并且無需過多制造成本便實(shí)現(xiàn)改善的編程、擦除和讀取效率。

技術(shù)實(shí)現(xiàn)要素：

上述問題、需求和目的由本文所公開的存儲(chǔ)器裝置和方法來解決。具體地講，一對(duì)存儲(chǔ)器單元包括半導(dǎo)體材料襯底，所述半導(dǎo)體材料襯底具有第一導(dǎo)電類型和表面；溝槽，所述溝槽形成到襯底的表面中并包括一對(duì)相對(duì)的側(cè)壁；第一區(qū)域，所述第一區(qū)域形成在襯底中位于溝槽下方；一對(duì)第二區(qū)域，所述第二區(qū)域形成于襯底中，其中一對(duì)溝道區(qū)各自在襯底中位于第一區(qū)域與第二區(qū)域中的一者之間，其中第一區(qū)域和第二區(qū)域具有第二導(dǎo)電類型，并且其中溝道區(qū)中的每一者包括基本上沿相對(duì)溝槽側(cè)壁中的一者延伸的第一部分和基本上沿襯底表面延伸的第二部分；一對(duì)導(dǎo)電浮柵，所述導(dǎo)電浮柵各自至少部分地設(shè)置在溝槽中、鄰近溝道區(qū)第一部分中的一者且與其絕緣以便控制一個(gè)溝道區(qū)第一部分的導(dǎo)電性；導(dǎo)電擦除柵，所述導(dǎo)電擦除柵具有設(shè)置在溝槽中并且鄰近浮柵設(shè)置且與所述浮柵絕緣的下部部分；以及一對(duì)導(dǎo)電控制柵，所述導(dǎo)電控制柵各自設(shè)置在溝道區(qū)第二部分中的一者上方且與其絕緣，以便控制一個(gè)溝道區(qū)第二部分的導(dǎo)電性，其中除了擦除柵下部部分之外，溝槽介于所述一對(duì)浮柵之間的任何部分不含導(dǎo)電元件。

形成一對(duì)存儲(chǔ)器單元的方法包括將溝槽形成到第一導(dǎo)電類型的半導(dǎo)體襯底的表面中，其中所述溝槽具有一對(duì)相對(duì)的側(cè)壁；在襯底中并且位于溝槽下方形成第一區(qū)域；在襯底中形成一對(duì)第二區(qū)域，其中一對(duì)溝道區(qū)各自限定在襯底中位于第一區(qū)域與第二區(qū)域中的一者之間，其中第一區(qū)域和第二區(qū)域具有第二導(dǎo)電類型，并且其中溝道區(qū)中的每一者包括基本上沿相對(duì)溝槽側(cè)壁中的一者延伸的第一部分和基本上沿襯底的表面延伸的第二部分；形成一對(duì)導(dǎo)電浮柵，所述導(dǎo)電浮柵各自至少部分地設(shè)置在溝槽中、鄰近溝道區(qū)第一部分中的一者且與其絕緣以便控制一個(gè)溝道區(qū)第一部分的導(dǎo)電性；形成導(dǎo)電擦除柵，所述導(dǎo)電擦除柵具有設(shè)置在溝槽中并且鄰近浮柵設(shè)置且與所述浮柵絕緣的下部部分；以及形成一對(duì)導(dǎo)電控制柵，所述導(dǎo)電控制柵各自設(shè)置在溝道區(qū)第二部分中的一者上方且與其絕緣，以便控制一個(gè)溝道區(qū)第二部分的導(dǎo)電性，其中除了擦除柵下部部分之外，溝槽介于所述一對(duì)浮柵之間的任何部分不含導(dǎo)電元件。

對(duì)一對(duì)存儲(chǔ)器單元中的一個(gè)進(jìn)行編程的方法，其中一對(duì)存儲(chǔ)器單元包括半導(dǎo)體材料襯底，所述半導(dǎo)體材料襯底具有第一導(dǎo)電類型和表面；溝槽，所述溝槽形成到襯底的表面中并包括一對(duì)相對(duì)的側(cè)壁；第一區(qū)域，所述第一區(qū)域形成在襯底中位于溝槽下方；一對(duì)第二區(qū)域，所述第二區(qū)域形成于襯底中，其中一對(duì)溝道區(qū)各自在襯底中位于第一區(qū)域與第二區(qū)域中的一者之間，其中第一區(qū)域和第二區(qū)域具有第二導(dǎo)電類型，并且其中溝道區(qū)中的每一者包括基本上沿相對(duì)溝槽側(cè)壁中的一者延伸的第一部分和基本上沿襯底表面延伸的第二部分；一對(duì)導(dǎo)電浮柵，所述導(dǎo)電浮柵各自至少部分地設(shè)置在溝槽中、鄰近溝道區(qū)第一部分中的一者且與其絕緣以便控制一個(gè)溝道區(qū)第一部分的導(dǎo)電性；導(dǎo)電擦除柵，所述導(dǎo)電擦除柵具有設(shè)置在溝槽中并且鄰近浮柵設(shè)置且與所述浮柵絕緣的下部部分；以及一對(duì)導(dǎo)電控制柵，所述導(dǎo)電控制柵各自設(shè)置在溝道區(qū)第二部分中的一者上方且與其絕緣，以便控制一個(gè)溝道區(qū)第二部分的導(dǎo)電性，其中除了擦除柵下部部分之外，溝槽介于所述一對(duì)浮柵之間的任何部分不含導(dǎo)電元件。該方法包括將正電壓施加到第二區(qū)域中的一者上，將正電壓施加到控制柵中的一者上，將高的正電壓施加到第一區(qū)域上，以及將高的正電壓施加到擦除柵上。

通過查看說明書、權(quán)利要求和附圖，本發(fā)明的其他目的和特征將變得顯而易見。

附圖說明

圖1A是在本發(fā)明的用以形成隔離區(qū)的方法的第一步驟中使用的半導(dǎo)體襯底的俯視圖。

圖1B是沿線1B-1B截取的結(jié)構(gòu)的橫截面圖，示出了本發(fā)明的初始處理步驟。

圖1C是圖1B結(jié)構(gòu)的俯視圖，示出了該結(jié)構(gòu)的處理過程的下一步驟，其中限定了隔離區(qū)。

圖1D是示出在圖1C中的結(jié)構(gòu)中形成的隔離溝槽的沿著線1D-1D所截取的該結(jié)構(gòu)的橫截面圖。

圖1E是示出隔離溝槽中隔離材料區(qū)塊的形成的圖1D中的結(jié)構(gòu)的橫截面圖。

圖1F是示出隔離區(qū)域的最終結(jié)構(gòu)的圖1E中的結(jié)構(gòu)的橫截面圖。

圖2A至圖2H是沿線2A-2A截取的圖1F的半導(dǎo)體結(jié)構(gòu)的橫截面圖，依次示出了在本發(fā)明的浮柵存儲(chǔ)器單元的非易失性存儲(chǔ)器陣列的形成中該半導(dǎo)體結(jié)構(gòu)的處理過程的步驟。

具體實(shí)施方式

本發(fā)明的方法在圖1A至圖1F以及圖2A至圖2F中示出（這些圖示出用于制造本發(fā)明的存儲(chǔ)器單元陣列的處理步驟）。該方法從半導(dǎo)體襯底10開始，半導(dǎo)體襯底10優(yōu)選地為P型并且在本領(lǐng)域中是眾所周知的。下文所述的層的厚度將取決于設(shè)計(jì)規(guī)則和工藝技術(shù)形成。本文所述內(nèi)容針對(duì)深亞微米技術(shù)工藝。然而，本領(lǐng)域的技術(shù)人員將理解，本發(fā)明并不限于任何特定工藝技術(shù)形成，也不限于下文中所述工藝參數(shù)中的任一者的任何特定值。

隔離區(qū)形成

圖1A至圖1F示出了在襯底上形成隔離區(qū)域的眾所周知的STI方法。參見圖1A，示出了半導(dǎo)體襯底10（或半導(dǎo)體阱）的平面頂視圖，半導(dǎo)體襯底10優(yōu)選地為P型并且在本領(lǐng)域中是眾所周知的。第一材料層12和第二材料層14形成（例如，生長或沉積）于襯底上。例如，第一層12可為二氧化硅（下文中為“氧化物”），其通過諸如氧化或氧化物沉積（例如，化學(xué)氣相沉積或CVD）之類的任何眾所周知的技術(shù)形成于襯底10上達(dá)到大約50-150?的厚度。也可使用氮摻雜的氧化物或其他絕緣電介質(zhì)。第二層14可為氮化硅（下文中為“氮化物”），其優(yōu)選地通過CVD或PECVD形成于氧化物層12上方達(dá)到大約1000-5000?的厚度。圖1B示出了所得結(jié)構(gòu)的橫截面。

形成第一層12和第二層14后，將合適的光阻劑材料16涂覆于氮化物層14上，并實(shí)施掩模步驟以從沿Y或列方向延伸的某些區(qū)域（條帶18）選擇性地去除光阻劑材料，如圖1C所示。在光阻劑材料16被去除的情況下，使用標(biāo)準(zhǔn)蝕刻技術(shù)（即，各向異性氮化物和氧化物/電介質(zhì)蝕刻工藝）在條帶18中蝕刻掉暴露的氮化物層14和氧化物層12，以在結(jié)構(gòu)中形成溝槽20。相鄰條帶18之間的距離W可與所用工藝的最小光刻特征部件一樣小。然后使用硅蝕刻工藝來使溝槽20向下延伸到硅襯底10中（例如，達(dá)到大約500?至數(shù)微米的深度），如圖1D所示。在光阻劑16未被去除的情況下，氮化物層14和氧化物層12被保持。圖1D所示的所得結(jié)構(gòu)現(xiàn)在限定與隔離區(qū)24交錯(cuò)的有源區(qū)22。

此結(jié)構(gòu)經(jīng)進(jìn)一步處理以去除剩余的光阻劑16。然后，通過以下步驟在溝槽20中形成諸如二氧化硅的隔離材料：沉積厚氧化物層，接著進(jìn)行化學(xué)機(jī)械拋光或CMP蝕刻（使用氮化物層14作為蝕刻終止層）以去除氧化物層，但溝槽20中的氧化物區(qū)塊26除外，如圖1E所示。接著使用氮化物/氧化物蝕刻工藝去除剩余的氮化物層14和氧化物層12，從而留下沿隔離區(qū)24延伸的STI氧化物區(qū)塊26，如圖1F所示。

上文所述的STI隔離方法是形成隔離區(qū)24的優(yōu)選方法。然而，可替代地使用眾所周知的LOCOS隔離方法（例如，凹入的LOCOS、多晶硅緩沖的LOCOS等），其中溝槽20可不延伸到襯底中，并且隔離材料可形成在襯底表面上位于條帶區(qū)18中。圖1A至圖1F示出了襯底的存儲(chǔ)器單元陣列區(qū)，其中多列存儲(chǔ)器單元將形成于由隔離區(qū)24隔開的有源區(qū)22中。應(yīng)當(dāng)注意，襯底10還包括其中形成控制電路的至少一個(gè)外圍區(qū)（未示出），該控制電路將用于操作在存儲(chǔ)器單元陣列區(qū)中形成的存儲(chǔ)器單元。優(yōu)選地，隔離區(qū)塊26也在上述相同STI或LOCOS工藝期間形成于外圍區(qū)中。

存儲(chǔ)器單元形成

進(jìn)一步如下處理圖1F中所示的結(jié)構(gòu)。圖2A至圖2H隨著在兩個(gè)區(qū)域中同時(shí)執(zhí)行本發(fā)明的方法中的接下來的步驟而從（沿著線2A-2A，如圖1C和圖1F所示）與圖1F的視圖正交的視圖示出有源區(qū)域22中的結(jié)構(gòu)的橫截面。

絕緣層30（優(yōu)選地為氧化物或摻氮氧化物）首先形成于襯底10上方（例如，約10至50?厚）。此時(shí)可摻雜襯底10的有源區(qū)部分，以便相對(duì)于外圍區(qū)更好地獨(dú)立控制存儲(chǔ)器裝置的單元陣列部分。這種摻雜通常稱為V_t注入或單元阱注入，并且在本領(lǐng)域中是眾所周知的。在此注入期間，該外圍區(qū)受到光阻劑層的保護(hù)，該光阻劑層沉積在整個(gè)結(jié)構(gòu)上方并且僅從襯底的存儲(chǔ)器單元陣列區(qū)域去除。接下來，硬掩模材料（諸如氮化物）的厚層32形成于氧化物層30上方（例如，約3500?厚）。所得結(jié)構(gòu)示于圖2A中。

通過在氮化物層32上施加光阻劑（掩模）材料，然后執(zhí)行掩模步驟以從所選平行條帶區(qū)去除光阻劑材料，來在氮化物層32和氧化物層30中形成多個(gè)平行第二溝槽36。使用各向異性氮化物和氧化物蝕刻去除氮化物層32和氧化物層30在條帶區(qū)中的暴露部分，從而留下向下延伸到襯底10并且暴露襯底10的第二溝槽36。然后利用硅各向異性蝕刻工藝使第二溝槽36在有源區(qū)22中的每一者中向下延伸到襯底10中（例如，向下延伸到大約一個(gè)特征部件尺寸的深度，例如約500?至數(shù)微米）?？稍跍喜?6形成到襯底10中之前或之后去除光阻劑。

接下來，沿第二溝槽36中的暴露硅形成絕緣材料犧牲層37（優(yōu)選地使用熱氧化或CVD氧化物工藝），從而形成第二溝槽36的底壁和下部側(cè)壁。氧化物37的形成允許通過氧化步驟然后進(jìn)行氧化物去除來去除已損壞的硅。接下來，執(zhí)行注入步驟以在襯底中溝槽36下方（即，襯底中將位于浮柵下面以調(diào)節(jié)浮柵VT和/或防止穿通的那些部分）注入摻雜物。優(yōu)選地，該注入是成角度的注入。所得結(jié)構(gòu)示于圖2B中。

實(shí)施氧化物蝕刻以去除犧牲氧化物層37。然后，沿第二溝槽36中的暴露硅形成氧化物層38（優(yōu)選地使用熱氧化或CVD氧化物工藝），從而形成第二溝槽36的底壁和下部側(cè)壁（例如，約60?至150?厚）。然后在該結(jié)構(gòu)上方形成多晶硅厚層40（下文中為“多晶硅”），該結(jié)構(gòu)填充第二溝槽36?？赏ㄟ^離子注入或通過原位摻磷或摻砷多晶硅工藝摻雜多晶硅層40（例如n+）。如果多晶硅40通過離子注入摻雜，則可實(shí)施注入物退火工藝。所得結(jié)構(gòu)示于圖2C中。

使用多晶硅蝕刻工藝（例如使用氮化物層32作為蝕刻終止層的CMP工藝）去除多晶硅層40，但多晶硅層40的區(qū)塊仍留在第二溝槽36中。然后使用受控多晶硅蝕刻來降低多晶硅區(qū)塊的高度，其中多晶硅區(qū)塊的頂部與襯底10的表面大致齊平地設(shè)置。然后沿第二溝槽36的側(cè)壁形成氧化物間隔物44。間隔物的形成是本領(lǐng)域熟知的，并且涉及材料在結(jié)構(gòu)的輪廓上方的沉積，繼之進(jìn)行各向異性蝕刻工藝，由此將該材料從該結(jié)構(gòu)的水平表面移除，而該材料在該結(jié)構(gòu)的垂直取向表面上在很大程度上保持完整（具有圓化的上表面）。通過在該結(jié)構(gòu)上方沉積氧化物（例如，大約300至1000?的厚度），之后進(jìn)行各向異性氧化物蝕刻來形成間隔物44，這將得到沿著溝槽側(cè)壁且部分覆蓋多晶硅區(qū)塊的間隔物44。然后使用各向異性多晶硅蝕刻去除多晶硅區(qū)塊的暴露部分，從而留下各自位于間隔物44中的一者下方（并且與間隔物44中的一者自對(duì)準(zhǔn)）的一對(duì)多晶硅區(qū)塊42。所得結(jié)構(gòu)示于圖2D中。

接著跨該結(jié)構(gòu)的表面進(jìn)行合適的離子注入（根據(jù)襯底是P型還是N型，該離子注入可包含砷、磷、硼和/或銻（和可選退火））以在第二溝槽36的底部處的襯底部分中形成第一（源極）區(qū)域46，之后進(jìn)行注入物退火。源極區(qū)46自對(duì)準(zhǔn)到第二溝槽36，并且具有不同于襯底的第一導(dǎo)電類型（例如P型）的第二導(dǎo)電類型（例如N型）。為使源極區(qū)46跨隔離區(qū)24延伸，離子注入為深注入，或在注入之前，從第二溝槽36的隔離區(qū)部分去除STI絕緣材料。接下來執(zhí)行氧化過程以在第二溝槽36底部處在多晶硅區(qū)塊42之間增厚氧化物層38的部分38a。該氧化過程有助于散布摻雜物，從而在浮柵下方更均勻地形成源極區(qū)46，并且這使浮柵的底部拐角光滑。然后在該結(jié)構(gòu)上方形成厚氧化物層，之后進(jìn)行各向異性氧化物蝕刻，這去除了該氧化物層，但在第二溝槽36的底部處的氧化物區(qū)塊48除外。所得結(jié)構(gòu)示于圖2E中。

然后執(zhí)行各向同性氧化物蝕刻，以減小氧化物間隔物44的厚度（這也略微減小了氧化物區(qū)塊48的高度）。執(zhí)行氧化物沉積工藝以在包括在溝槽36中的結(jié)構(gòu)上方形成氧化物層52?？墒褂酶咂焚|(zhì)氧化物化學(xué)氣相沉積(CVD)工藝形成層52。所得結(jié)構(gòu)示于圖2F中。替代地，可使用高溫?zé)嵫趸?HTO)工藝形成氧化物層52，這意味著層52將僅僅形成在多晶硅區(qū)塊42的暴露部分上。

執(zhí)行氧化物和氮化物蝕刻以去除氮化物32上的氧化物52，從而去除氮化物32，并且去除氧化物30?？蓤?zhí)行任選光刻工藝，以保留溝槽36中的氧化物52（如圖2G所示）。替代地，可在形成氧化物52之前去除氮化物32。使用P型離子注入來形成存儲(chǔ)器單元的控制（或WL）晶體管。實(shí)施熱氧化，以在襯底10的暴露部分上形成柵極氧化物層54（達(dá)到15A至70A的厚度）。在該結(jié)構(gòu)上方（即，在氧化物層54上以及在溝槽36中）沉積厚多晶硅層?？蓪?shí)施原位磷或砷摻雜，或者替代地，可使用多晶硅注入和退火工藝。實(shí)施多晶硅平坦化蝕刻以使多晶硅層的頂部平坦化。使用光刻和多晶硅蝕刻工藝去除多晶硅層的某些部分，從而留下位于溝槽36中的多晶硅區(qū)塊56a以及柵極氧化物層54上位于溝槽36和相鄰氧化物間隔物44外部的多晶硅區(qū)塊56b，如圖2G所示。

然后使用氧化物蝕刻去除氧化物層54的暴露部分。使用氧化物沉積和各向異性蝕刻在多晶硅區(qū)塊56b的外側(cè)上形成氧化物間隔物58。使用合適的離子注入（和退火）在襯底中形成第二（漏極）區(qū)域60。

然后在整個(gè)結(jié)構(gòu)上方形成絕緣材料62，諸如BPSG或氧化物。實(shí)施掩模步驟，在漏極區(qū)60上方限定蝕刻區(qū)。在經(jīng)掩模的區(qū)域中選擇性地蝕刻絕緣材料62，以形成向下延伸至漏極區(qū)60的觸點(diǎn)開口。然后用導(dǎo)體金屬（例如鎢）填充觸點(diǎn)開口，以形成電連接到漏極區(qū)60的金屬觸點(diǎn)64。最終的有源區(qū)存儲(chǔ)器單元結(jié)構(gòu)示于圖2H中。

如圖2H所示，本發(fā)明的工藝形成彼此成鏡像的存儲(chǔ)器單元對(duì)，其中存儲(chǔ)器單元形成于氧化物區(qū)塊48的每一側(cè)上。對(duì)于每個(gè)存儲(chǔ)器單元，第一區(qū)域46和第二區(qū)域60分別形成源極區(qū)和漏極區(qū)（但本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)知道，在操作期間，源極和漏極可以切換）。多晶硅區(qū)塊42構(gòu)成浮柵，多晶硅區(qū)塊56b構(gòu)成控制柵，并且多晶硅區(qū)塊56a構(gòu)成擦除柵。每個(gè)存儲(chǔ)器單元的溝道區(qū)72限定在襯底的位于源極46和漏極60之間的表面部分中。每個(gè)溝道區(qū)72包括以近似直角接合在一起的兩個(gè)部分，其中第一（垂直）部分72a沿經(jīng)填充的第二溝槽36的垂直壁延伸，并且第二（水平）部分72b在經(jīng)填充的第二溝槽36的側(cè)壁與漏極區(qū)60之間延伸。每對(duì)存儲(chǔ)器單元共享共用源極區(qū)46，該共用源極區(qū)設(shè)置在經(jīng)填充的第二溝槽36下方（并且位于浮柵42下方）。類似地，每個(gè)漏極區(qū)60在來自不同存儲(chǔ)器單元鏡像組的相鄰存儲(chǔ)器單元之間共享。在圖2H所示的存儲(chǔ)器單元陣列中，控制柵56b連續(xù)形成為跨有源區(qū)22和隔離區(qū)24兩者延伸的控制（字）線。

浮柵42設(shè)置在第二溝槽36中，其中每個(gè)浮柵面向溝道區(qū)垂直部分72a中的一者且與其絕緣，并且位于源極區(qū)46中的一者上方。每個(gè)浮柵42包括具有面向擦除柵56a的凹口80（且與其絕緣）的拐角邊緣42a的上部部分，從而為福勒-諾德海姆（Fowler-Nordheim）隧穿提供穿過氧化物層52到達(dá)擦除柵56a的路徑。

存儲(chǔ)器單元操作

現(xiàn)在將描述存儲(chǔ)器單元的操作。此類存儲(chǔ)器單元的操作和操作原理在美國專利No. 5,572,054中也有所描述，該美國專利中關(guān)于具有浮柵的非易失性存儲(chǔ)器單元的操作和操作原理、柵極到柵極隧穿以及由此形成的存儲(chǔ)器單元陣列的公開內(nèi)容以引用方式并入本文。

為了擦除任何給定有源區(qū)22中的所選存儲(chǔ)器單元，將接地電位施加到其源極區(qū)46以及其字線（控制柵56b）兩者。將高的正電壓（例如，+11.5伏）施加到其擦除柵56a。浮柵42上的電子通過福勒-諾德海姆（Fowler-Nordheim）隧穿機(jī)制誘發(fā)以從浮柵42的拐角邊緣42a隧穿，穿過氧化物層52，并且到達(dá)擦除柵56b上，從而使浮柵42帶正電。隧穿由拐角邊緣42a的銳利度以及邊緣42a面向形成于擦除柵56a中的凹口80這一事實(shí)得以增強(qiáng)。凹口80緣自具有在寬度上比其上部部分窄的下部部分的擦除柵56a，并且凹口80延伸到第二溝槽36的頂部部分中以便環(huán)繞拐角邊緣42a。應(yīng)當(dāng)指出的是，由于每個(gè)擦除柵56a面向一對(duì)浮柵42，因此將同時(shí)擦除每一對(duì)中的兩個(gè)浮柵42。

當(dāng)期望對(duì)所選存儲(chǔ)器單元進(jìn)行編程時(shí)，向其漏極區(qū)60施加小電壓（例如，0.5至2.0V）。將在MOS結(jié)構(gòu)的閾值電壓附近的正電壓電平（在漏極60上方大約+0.2至1伏量級(jí)，諸如1V）施加到其控制柵56b。將高的正電壓（例如，5至10伏量級(jí)，諸如6V）施加到其源極區(qū)46和擦除柵56a。由于浮柵42高度電容地耦合到源極區(qū)46和擦除柵56a，因此浮柵42會(huì)“看見”+4至+8伏量級(jí)的電壓電位。由漏極區(qū)60產(chǎn)生的電子將從該區(qū)域流向源極區(qū)46并穿過溝道區(qū)72的深度耗盡的水平部分72b。當(dāng)電子到達(dá)溝道區(qū)72的垂直部分72a時(shí)，將會(huì)看到浮柵42的高電位（因?yàn)楦?2強(qiáng)電壓耦合到帶正電的源極區(qū)46和擦除柵56a）。電子將加速并且變熱，其中大部分注入到絕緣層36中、穿過絕緣層36并到達(dá)浮柵42上，因此使浮柵42帶負(fù)電。對(duì)于不包含所選存儲(chǔ)器單元的存儲(chǔ)器單元行/列，將低的或接地電位施加到源極區(qū)46/漏極區(qū)60和控制柵56b。因此，僅對(duì)所選行和列中的存儲(chǔ)器單元進(jìn)行編程。

電子將持續(xù)注入到浮柵42上，直到浮柵42上電荷的減少無法再沿垂直溝道區(qū)部分72a維持高表面電位以產(chǎn)生熱電子。這時(shí)，浮柵42中的電子或負(fù)電荷將使從漏極區(qū)60流到浮柵42上的電子流減小。

最后，向其源極區(qū)46施加接地電位，以讀取所選存儲(chǔ)器單元。將讀取電壓（例如，約0.6至1伏）施加到其漏極區(qū)60，并且將大約1至4伏（取決于裝置的電源電壓）的Vcc電壓施加到其控制柵56b。如果浮柵42帶正電（即，浮柵放出電子），則垂直溝道區(qū)部分72a（鄰近浮柵42）導(dǎo)通。當(dāng)控制柵56b升高至讀取電位時(shí)，水平溝道區(qū)部分72b（鄰近控制柵56b）也導(dǎo)通。因此，整個(gè)溝道區(qū)72將導(dǎo)通，從而導(dǎo)致電子從源極區(qū)46流到漏極區(qū)60。此感測(cè)到的電流將處于“1”狀態(tài)。

另一方面，如果浮柵42帶負(fù)電，則垂直溝道區(qū)部分72a弱導(dǎo)通或完全斷開。即使當(dāng)控制柵56b和漏極區(qū)60升高到其讀取電位時(shí)，也將幾乎或根本沒有電流流過垂直溝道區(qū)部分72a。在這種情況下，電流與“1”狀態(tài)的電流相比非常小或根本沒有電流。以此方式，感測(cè)到在“0”狀態(tài)下對(duì)該存儲(chǔ)器單元進(jìn)行編程。將接地電位施加到未選列和行的源極區(qū)46/漏極區(qū)60和控制柵56b，因此僅讀取所選存儲(chǔ)器單元。

該存儲(chǔ)器單元陣列包含外圍電路，該外圍電路包括常規(guī)行地址解碼電路、列地址解碼電路、感測(cè)放大器電路、輸出緩沖器電路和輸入緩沖器電路，這些電路在本領(lǐng)域中是眾所周知的。

本發(fā)明提供了一種具有減小的尺寸以及優(yōu)異的編程、讀取和擦除效率的存儲(chǔ)器單元陣列。存儲(chǔ)器單元尺寸顯著減小，因?yàn)樵礃O區(qū)46埋入襯底10內(nèi)，并且自對(duì)準(zhǔn)到第二溝槽36，其中因光刻形成、觸點(diǎn)對(duì)準(zhǔn)和觸點(diǎn)完整性的限制而未浪費(fèi)空間。每個(gè)浮柵42具有設(shè)置在形成于襯底中的第二溝槽36中的下部部分，以便在編程操作期間接收隧穿電子并且在讀取操作期間導(dǎo)通垂直溝道區(qū)部分72a。每個(gè)浮柵42還具有在面向擦除柵56a的凹口部分80的拐角邊緣42a中終止的上部部分，以便在擦除操作期間進(jìn)行到達(dá)該擦除柵的福勒-諾德海姆（Fowler-Nordheim）隧穿。擦除效率由擦除柵56a的環(huán)繞拐角邊緣42a的凹口80增強(qiáng)。

同樣借助本發(fā)明，使源極區(qū)46和漏極區(qū)60垂直地并且水平地分離可使得可靠性參數(shù)更容易優(yōu)化，而不影響單元尺寸。此外，通過提供與控制柵56b分離的擦除柵56a，該控制柵只需是低電壓裝置。這意味著，高電壓驅(qū)動(dòng)電路無需耦合到控制柵56b，控制柵56b與浮柵42進(jìn)一步分離以減少兩者間的電容耦合，并且考慮到缺乏控制柵56b的高電壓操作，使控制柵56b與襯底10絕緣的氧化物層54可以較薄。最后，存儲(chǔ)器單元可僅使用兩個(gè)多晶硅沉積步驟形成，其中第一個(gè)步驟用于形成浮柵，第二個(gè)步驟用于形成控制柵和擦除柵。

應(yīng)當(dāng)理解，本發(fā)明不限于上述的和本文中示出的實(shí)施例，而是涵蓋落在所附權(quán)利要求書的范圍內(nèi)的任何和所有變型形式。例如，溝槽20/36可最終具有延伸到襯底中、具有垂直定向或非垂直定向的側(cè)壁的任何形狀，不僅僅是附圖中所示的細(xì)長矩形形狀。另外，雖然上述方法描述了使用經(jīng)適當(dāng)摻雜的多晶硅作為用于形成存儲(chǔ)器單元的導(dǎo)電材料，但本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)清楚，在本公開內(nèi)容及所附權(quán)利要求的上下文中，“多晶硅”是指可用于形成非易失性存儲(chǔ)器單元的元件的任何適當(dāng)?shù)膶?dǎo)電材料。另外，可使用任何適當(dāng)?shù)慕^緣體來取代二氧化硅或氮化硅。此外，可使用具有與二氧化硅（或任何絕緣體）并且不同于多晶硅（或任何導(dǎo)體）的蝕刻性質(zhì)不同的蝕刻性質(zhì)的任何適當(dāng)材料。此外，如從權(quán)利要求可明顯看出，并非所有方法步驟都需要以所示出或所主張的確切順序來實(shí)施，而是可按允許恰當(dāng)形成本發(fā)明的存儲(chǔ)器單元的任何順序來實(shí)施。另外，上述發(fā)明被示出為形成于顯示為經(jīng)均勻摻雜的襯底中，但眾所周知并且通過本發(fā)明可設(shè)想出，存儲(chǔ)器單元元件可形成于襯底的阱區(qū)中，這些阱區(qū)是經(jīng)摻雜以與該襯底的其他部分相比具有不同導(dǎo)電類型的區(qū)域。單層的絕緣或?qū)щ姴牧峡尚纬蔀槎鄬拥倪@些材料，且多層的絕緣或?qū)щ姴牧峡尚纬蔀閱螌拥倪@些材料。浮柵42的頂部表面可在襯底表面上方延伸或可凹入襯底表面下方。最后，雖然環(huán)繞浮柵邊緣42a的凹口80為優(yōu)選的，但其未必是強(qiáng)制性的，因?yàn)榭稍跓o凹口80的情況下實(shí)施擦除柵56a（例如其中擦除柵56a的下部部分僅側(cè)向鄰近或垂直鄰近浮柵42（且與其絕緣）。

本文中對(duì)本發(fā)明的引用并非旨在限制任何權(quán)利要求或權(quán)利要求條款的范圍，而僅僅是對(duì)可由一項(xiàng)或多項(xiàng)權(quán)利要求涵蓋的一個(gè)或多個(gè)特征的引用。上文所述的材料、工藝和數(shù)值的例子僅為示例性的，而不應(yīng)視為限制權(quán)利要求。應(yīng)當(dāng)指出的是，如本文所用，術(shù)語“在…上方”和“在…上”均包括性地包括“直接在…上”（之間沒有設(shè)置中間材料、元件或空間）和“間接在…上”（之間設(shè)置有中間材料、元件或空間）。同樣，術(shù)語“鄰近”包括“直接鄰近”（兩者間未設(shè)置中間材料、元件或空間）和“間接鄰近”（兩者間設(shè)置有中間材料、元件或空間）。例如，“在襯底上方”形成元件可包括在兩者間無中間材料/元件的情況下直接在襯底上形成該元件，以及在兩者間有一種或多種中間材料/元件的情況下間接在襯底上形成該元件。