考慮到諸如伴隨的光學(xué)光刻設(shè)計規(guī)則和由此施加的間距限制之類的因素，規(guī)則集成電路結(jié)構(gòu)(例如現(xiàn)場可編程門陣列(FPGA)、靜態(tài)隨機存取存儲器(SRAM)、以及其它存儲器和邏輯器件)通常包括擴散線和柵極線的連續(xù)網(wǎng)格，邏輯單元或邏輯塊隨后可以由該擴散線和柵極線的連續(xù)網(wǎng)格構(gòu)成。在這樣的集成電路結(jié)構(gòu)中的邏輯單元的數(shù)量已經(jīng)增加到例如滿足增加的性能需求。邏輯單元數(shù)量的增加導(dǎo)致了所需面積的增加，這會轉(zhuǎn)化為較大的芯片尺寸需求和增加的成本。

附圖說明

圖1例示了包括形成在擴散線和柵極線的網(wǎng)格上的三個邏輯單元的集成電路(IC)結(jié)構(gòu)，邏輯單元的邊界使用193nm光刻來形成。

圖2例示了包括形成在擴散線和柵極線的網(wǎng)格上的一組邏輯單元的IC結(jié)構(gòu)，邏輯單元的邊界使用193nm光刻來形成。

圖3A例示了根據(jù)本公開內(nèi)容的實施例的包括形成在擴散線和柵極線的網(wǎng)格上的三個功能單元的示例性IC結(jié)構(gòu)。

圖3B例示了被制造為形成圖3A的三個功能單元的擴散線和柵極線的網(wǎng)格中的切口。

圖4例示了根據(jù)本公開內(nèi)容的實施例的包括形成在擴散線和柵極線的網(wǎng)格上的功能單元陣列的示例性IC結(jié)構(gòu)。

圖5例示了包括根據(jù)實施例配置的功能單元陣列的示例性現(xiàn)場可編程門陣列(FPGA)結(jié)構(gòu)。

圖6例示了根據(jù)示例性實施例的利用使用本文中所公開的技術(shù)形成的集成電路結(jié)構(gòu)或器件來實現(xiàn)的計算系統(tǒng)。

具體實施方式

公開了用于使用下一代光刻(NGL)工藝(例如電子束直接寫入(EBDW)和極紫外光刻(EUVL))在陣列中形成單元的邊界來形成功能單元的緊湊陣列的技術(shù)。單元的緊湊陣列可以用于被配置有邏輯單元的現(xiàn)場可編程門陣列(FPGA)結(jié)構(gòu)、被配置有位單元的靜態(tài)隨機存取存儲器(SRAM)結(jié)構(gòu)、或具有基于單元的結(jié)構(gòu)的其它存儲器或邏輯器件。技術(shù)可以用于例如針對功能單元陣列得到百分之10到50的面積減小，這是因為與常規(guī)的193nm光刻相比，NGL工藝允許單元邊界的較高精度和較近的切口。此外，使用NGL工藝形成單元的邊界還可以減少在其它情況下利用常規(guī)的193nm光刻會呈現(xiàn)的光刻引起的變化。鑒于本公開內(nèi)容，許多配置和變化將顯而易見。

總體概述

如先前描述的，用于集成電路(IC)結(jié)構(gòu)(例如現(xiàn)場可編程門陣列(FPGA)、靜態(tài)隨機存取存儲器(SRAM)、以及其它邏輯和存儲器件)的邏輯單元的數(shù)量的增加導(dǎo)致需要的面積增加，這會轉(zhuǎn)化為較大的芯片尺寸需求和增加的成本。常規(guī)上，193nm光刻已經(jīng)用于蝕刻/切割擴散和柵極線以在這種IC結(jié)構(gòu)上形成邏輯單元邊界。然而，193nm光刻具有某些限制，尤其是對于亞100nm分辨率應(yīng)用。僅舉幾例，這種限制包括需要多種光刻工藝、需要多個掩模、需要額外的材料、缺乏精度、缺乏形成密集部件的能力、缺乏形成尖銳的角和邊緣的能力、以及缺乏貫穿所形成的結(jié)構(gòu)的一致性。例如，圖1例示了包括襯底110以及形成在擴散線122和柵極線124的網(wǎng)格上的三個邏輯單元132、134、136的IC結(jié)構(gòu)100。在另一個示例中，圖2例示了包括襯底110以及形成在十四條擴散線122和十四條柵極線124的網(wǎng)格上的二十五個邏輯單元130的IC結(jié)構(gòu)200。邏輯單元130、132、134、136(用虛線示出)的邊界使用常規(guī)193nm光刻來形成。如在圖1和圖2中可以看到的，相鄰的邏輯單元的邊界之間的間距(例如，邏輯單元132與134的邊界之間的間距S1和邏輯單元132與136的邊界之間的間距S2)包括擴散線或柵極線，并且該間距受到常規(guī)193nm光刻的限制，尤其是對于亞100nm分辨率應(yīng)用。更具體來說，常規(guī)光學(xué)光刻設(shè)計規(guī)則對柵極線(或者諸如多晶硅之類的犧牲柵極材料，視情況而定)可以在何處被切割以形成器件單元施加了限制，其中，S1和S2表示必須在單元之間保持的最小距離。

因此，并根據(jù)本公開內(nèi)容的一個或多個實施例，公開了用于使用下一代光刻(NGL)工藝(例如電子束直接寫入(EBDW)和極紫外光刻(EUVL))在陣列中形成單元的邊界來形成功能單元的緊湊陣列的技術(shù)。如鑒于本公開內(nèi)容將顯而易見的，可以使用其它NGL工藝來形成本文中描述的單元的緊湊陣列，例如，納米壓印光刻以及其它無掩模和減少掩模的工藝。技術(shù)可以用于形成邏輯單元和/或位單元的各種緊湊陣列，例如，F(xiàn)PGA、SRAM、以及其它存儲器或邏輯或基于單元的器件的陣列。在一些實施例中，本文中描述的技術(shù)可以用于減少單元或者任何單元子塊層級之間的間距(例如，與使用193nm光刻相比)并由此減少了整個單元陣列所需要的面積，尤其是其中邏輯單元陣列可能覆蓋大于芯片面積的百分之50、65、80、或90的器件(例如FPGA)所需要的面積。

在一些實施例中，使用本文中描述的技術(shù)(例如，使用EBDW或EUVL)形成功能單元的緊湊陣列可以得到具有改進(jìn)的線邊緣粗糙度(LER)(例如，低于4nm或低于2nm的LER)的功能單元邊界。此外，本文中所描述的技術(shù)允許形成相對精確的抗蝕劑，甚至當(dāng)形成具有30nm或更小(或甚至10nm或更小)的臨界尺寸的抗蝕劑特征時。該增加的精度允許功能單元被形成為具有較高密度，這是因為功能單元的邊界可以被形成為具有較高的精度，并因此可以避免或者以其它方式減少光刻引起的變化。本文中所描述的技術(shù)還可以允許針對功能單元的邊界的增加的精確性和/或臨界尺寸均勻性(CDU)。還可以使用本文中所描述的技術(shù)來更有效地(例如，與使用193nm光刻可以獲得的邊界相比)形成不規(guī)則形狀的單元邊界。此外，這些改進(jìn)的結(jié)果可以利用一種光刻工藝并使用一個掩?；虿皇褂醚谀?取決于所使用的具體NGL工藝)來獲得，這是優(yōu)于193nm光刻的另一個優(yōu)點，這是因為193nm光刻需要多種光刻工藝和多個掩模來例如達(dá)到亞100nm的分辨率。

在分析之后(例如，使用掃描/透射電子顯微鏡(SEM/TEM)和/或沉積映射)，與使用常規(guī)193nm光刻形成的結(jié)構(gòu)相比，根據(jù)一個或多個實施例配置的結(jié)構(gòu)或器件將有效地示出具有功能單元的緊湊陣列的IC結(jié)構(gòu)。例如，使用如本文中先前描述的技術(shù)形成的結(jié)構(gòu)可以包括其中兩個相鄰單元的邊界之間的距離小于100nm、50nm、30nm、或10nm、或其它適當(dāng)?shù)拈g隙的功能單元陣列，如鑒于本公開內(nèi)容將顯而易見的。此外，功能單元邊界可以被形成為使得在相鄰單元的邊界之間(即使在亞100nm的分辨率下)不呈現(xiàn)擴散線或柵極線。此外，這種緊湊結(jié)構(gòu)可以使用一種光刻工藝以及一個掩模或不使用掩模來形成。此外，當(dāng)形成功能單元陣列時(例如，如與使用常規(guī)193nm光刻來形成單元的邊界相比)，本文中所描述的技術(shù)可以用于獲得最小百分之10、25、40、或50的面積上的減小，或者一些其它適當(dāng)?shù)淖钚∶娣e減小。例如，面積上的減小可以使用總的陣列面積、端到端擴散距離、或者端到端柵極距離來測量。鑒于本公開內(nèi)容，許多配置和變型將顯而易見。

架構(gòu)和方法

圖3A例示了根據(jù)本公開內(nèi)容的實施例的包括形成在擴散線122和柵極線124的網(wǎng)格上的三個功能單元132、134、136的示例性IC結(jié)構(gòu)300。功能單元132、134、136可以是例如FPGA或其它邏輯器件的邏輯單元、或者SRAM或其它存儲器件的位單元。鑒于本公開內(nèi)容，可以使用擴散和柵極金屬的網(wǎng)格、或其它適當(dāng)?shù)木W(wǎng)格材料來提供的其它功能單元將顯而易見。如可以看到的，擴散線122和柵極線124形成在襯底110上。襯底110可以是任何適當(dāng)?shù)囊r底，例如半導(dǎo)體襯底或絕緣體襯底。例如，襯底300可以包括硅(Si)、鍺(Ge)、硅鍺(SiGe)、一種或多種III-V材料、玻璃、氧化物材料(例如，二氧化硅)、氮化物材料(例如，氮化硅)、和/或任何其它適當(dāng)?shù)陌雽?dǎo)體或絕緣體材料。在一些實施例中，襯底110可以被配置作為體襯底、絕緣體上半導(dǎo)體(XOI，其中X是諸如Si、Ge、或SiGe之類的半導(dǎo)體材料)、或多層結(jié)構(gòu)。其它適當(dāng)?shù)囊r底材料和/或配置將取決于給定的目標(biāo)應(yīng)用或最終用途，并且鑒于本公開內(nèi)容將是顯而易見的。

在圖3A中示出的示例性IC結(jié)構(gòu)300中，擴散線122水平地延伸，并為了便于例示而用淺灰色示出。擴散線122可以使用任何適當(dāng)?shù)募夹g(shù)(包括各種圖案化、蝕刻、和沉積工藝)來形成。例如，可以使用物理氣相沉積(PVD)工藝(例如，濺射沉積)、化學(xué)氣相沉積(CVD)工藝、原子層沉積(ALD)工藝、分子束外延(MBE)工藝、和/或任何其它適當(dāng)?shù)纳L或沉積工藝來在襯底100中和/或上沉積擴散線122材料。取決于目標(biāo)應(yīng)用或最終用途，擴散線122材料可以包括Si、Ge、SiGe、和/或一種或多種III-V材料、或任何其它適當(dāng)材料或材料的組合。此外，在一些實施例中，擴散線122可以是n型和/或p型摻雜的。注意，從一條擴散線到下一條，擴散線122可以不具有一致的材料。例如，擴散線122在摻雜類型上可以交替(例如，一條線具有n型摻雜并且相鄰的線具有p型摻雜)。此外，注意，為了便于例示，擴散線122被示出為具有一致的寬度和間距；然而，本公開內(nèi)容并不是要被如此限制。還要注意，擴散線122可以與襯底110的頂表面齊平(例如，用于在其上構(gòu)建平面器件，例如平面晶體管)，或者擴散線122可以從襯底110的頂表面突出(例如，用于在其上構(gòu)建鰭式器件，例如鰭式晶體管)，或者它們的一些組合。

繼續(xù)示例性IC結(jié)構(gòu)300，柵極線124被示出為形成在擴散線122上，并且為了便于例示，柵極線124豎直延伸并用深灰色示出。柵極線124可以使用任何適當(dāng)?shù)募夹g(shù)形成，包括各種圖案化、蝕刻、和沉積工藝。例如，柵極線124材料可以使用任何適當(dāng)?shù)墓に噥沓练e，所述工藝包括但不限于先前描述的沉積技術(shù)(例如，PVD、CVD、ALD、MBE)。取決于目標(biāo)應(yīng)用或最終用途，柵極線124材料可以包括一種或多種金屬或金屬合金、多晶硅、和/或任何其它適當(dāng)?shù)牟牧?。注意，從一條柵極線到下一條，柵極線124可能不具有一致的材料。此外，注意，為了便于例示，柵極線124被示出為具有一致的寬度和間距；然而，本公開內(nèi)容并不是要被如此限制。還要注意，為了便于例示，以類似網(wǎng)格的方式在擴散線122之上形成柵極線124；然而，本公開內(nèi)容并不是要被如此限制。鑒于本公開內(nèi)容，用于擴散線122和柵極線124的許多變化和配置將顯而易見。

在圖3A中示出的示例性實施例中，用虛線示出功能單元132、134、136的邊界。功能單元可以包括任何適當(dāng)?shù)慕Y(jié)構(gòu)，例如各種邏輯元件或塊、RAM塊、等等，并且除非另外指示，否則本公開內(nèi)容并不是要被限制于功能單元的任何特定結(jié)構(gòu)。在該示例性實施例中，使用下一代光刻(NGL)工藝，例如使用電子束光刻或電子束直接寫入(EBDW)、極紫外光刻(EUVL)、或者納米壓印光刻來形成功能單元的邊界。通常，用于形成單元邊界的技術(shù)可以包括形成抗蝕劑、使用NGL工藝來圖案化抗蝕劑、并隨后蝕刻以在功能單元之間分隔擴散線122和/或柵極線124。以此方式，可以獲得功能單元的緊湊陣列，這是因為NGL工藝允許功能單元的邊界被形成為具有更高精度，并且還允許相鄰單元的邊界被形成為較靠近彼此(例如，與193nm光刻相比)，如本文中將更詳細(xì)討論的。

用于幫助形成功能單元邊界的抗蝕劑(未示出)可以包括任何適當(dāng)?shù)牟牧?，包括但不限于有機光致抗蝕劑材料(例如，聚(甲基丙烯酸甲酯)、聚(二甲基戊二酰亞胺)、酚醛樹脂、SU-8、或其它聚合物)、無機光致抗蝕劑材料(例如，硫族化物)、分子光致抗蝕劑材料(例如，三聚茚)、高分辨率抗蝕劑(例如，氫倍半硅氧烷(HSQ))、前述材料的混合物、和/或適于用作導(dǎo)電材料層上的抗蝕劑的任何其它材料?？梢允褂萌魏芜m當(dāng)?shù)墓に?包括但不限于旋涂)來沉積抗蝕劑材料。如鑒于本公開內(nèi)容將顯而易見的，可以在形成功能單元(例如，單元132、134和136)之前、在它們的形成已經(jīng)開始之后、或者在它們的形成已經(jīng)完成之后，在擴散線122和柵極線124的網(wǎng)格上沉積抗蝕劑。在一些實例中，可以基于用于圖案化抗蝕劑的光刻工藝來選擇抗蝕劑材料和厚度。例如，當(dāng)使用電子束光刻或EBDW時，抗蝕劑可以是能夠由電子束改變其溶解度的電子敏感膜。然而，在一些實例中，適當(dāng)?shù)墓庵驴刮g劑可以用于電子束曝光。其它適當(dāng)?shù)目刮g劑材料和/或配置將取決于給定的目標(biāo)應(yīng)用或最終用途，并且鑒于本公開內(nèi)容將是顯而易見的。

在沉積抗蝕劑之后，可以使用一種或多種光刻工藝來進(jìn)行圖案化。在一些實施例中，使用電子束光刻或EBDW、EUVL、納米壓印光刻、或一些其它適當(dāng)?shù)腘GL工藝來圖案化抗蝕劑。在一些實施例中，光刻工藝可能需要一個掩?；虿恍枰谀?，并且還可能僅需要一種光刻工藝。例如，EBDW是無掩模光刻工藝，其中，一個或多個聚焦的電子束可以用于在單個光刻工藝中圖案化抗蝕劑。在另一個示例中，EUVL使用極紫外波長(例如，13.5nm)和單個掩模來在單個光刻工藝中圖案化抗蝕劑。在一些這樣的實施例中，光刻工藝能夠甚至使用一個掩模或不使用掩模來獲得高精度抗蝕劑特征，例如，包括能夠獲得亞100nm、亞50nm、亞30nm、或者亞10nm分辨率。換句話說，用于形成IC結(jié)構(gòu)300的光刻工藝能夠獲得具有亞100nm、亞50nm、亞30nm或者亞10nm臨界尺寸的抗蝕劑特征，如本文中將更詳細(xì)討論的。

在已經(jīng)執(zhí)行光刻工藝之后，可能需要隨后的抗蝕劑處理來適當(dāng)?shù)貓D案化抗蝕劑。例如，這種處理可以包括使用適當(dāng)?shù)娜軇﹣砣コ诠饪烫幚砘蚱渌m當(dāng)處理期間暴露的區(qū)域。在已經(jīng)適當(dāng)?shù)貓D案化抗蝕劑之后，下層的擴散線122、柵極線124、和/或襯底110可以被蝕刻以轉(zhuǎn)移圖案并形成功能單元的邊界。如鑒于本公開內(nèi)容將顯而易見的，可以通過簡單地將擴散線122和/或柵極線124折斷/割斷/等來形成邊界以根據(jù)期望分隔功能單元?？梢允褂萌魏芜m當(dāng)?shù)臐穹ɑ蚋煞ㄎg刻，并且在一些實施例中，蝕刻劑和/或蝕刻工藝可以由抗蝕劑性質(zhì)(例如，抗蝕劑的材料和/或厚度)和/或?qū)щ妼拥男再|(zhì)(例如，層的材料和/或厚度)來決定。一旦轉(zhuǎn)移了抗蝕劑圖案，就可以使用任何適當(dāng)?shù)墓に?例如，抗蝕劑剝離或平坦化工藝)來去除抗蝕劑。

如在圖3A中可以看到的，功能單元132和134的邊界之間的距離為間距S3，并且功能單元136的邊界與功能單元132和134的邊界之間的距離為間距S4。間距S3和S4可以分別與在圖1中的IC結(jié)構(gòu)100上示出的間距S1和S2相比較。回想使用常規(guī)193nm光刻來形成IC結(jié)構(gòu)100上的單元132、134、136的邊界，并因此，相鄰單元的邊界之間的最小可實現(xiàn)距離(例如，S1和S2)基于常規(guī)光刻工藝而被限制。使用NGL工藝(例如EBDW和EUVL)，相同的單元132、134、136可以一起被移動得更靠近。例如，S3和S4可以小于100nm、50nm、30nm、或10nm、或者一些其它適當(dāng)?shù)拈g隙，如鑒于本公開內(nèi)容將顯而易見的。在該示例性實施例中，間距S3和S4是等同的；然而，實際情況不一定如此。例如，相鄰單元之間的水平間距不需要等于相鄰單元之間的豎直間距(盡管它們可以是等同的，如圖3A中的情況)。此外，注意，在圖1中示出的常規(guī)IC結(jié)構(gòu)100中，在相鄰單元的邊界之間存在擴散線或柵極線。例如，柵極線位于間距S1中、在單元132和134的邊界之間，并且擴散線位于間距S2中、在單元132和136的邊界之間。然而，使用NGL工藝形成單元邊界允許在單元的邊界之間不存在擴散線或柵極線，甚至是在亞100nm應(yīng)用中也是如此，如在圖3A中可以看到的。此外，可以使用一種光刻工藝和一個掩模或不使用掩模來形成這種精度和緊湊陣列，如先前描述的。

圖3A示出了邏輯單元132、134、136的邊界，但為了便于例示而未示出擴散線122和柵極線124中的實際切口。圖3B示出了圖3A中的IC結(jié)構(gòu)300，其例示了擴散線122和柵極線124的網(wǎng)格中的切口140。如可以看到的，切口140分隔或以其它方式劃分?jǐn)U散線122和柵極線124，以使得它們不再發(fā)生物理和/或電接觸。因此，切口140允許功能單元(例如，單元132、134、136)彼此電隔離。切口140可以使用本文中所描述的技術(shù)來制造，例如使用NGL工藝(例如，EBDW、EUVL、等等)來圖案化抗蝕劑并允許切口140被蝕刻到擴散線122和柵極線124的網(wǎng)格中，由此形成圖3A中示出的功能單元邊界。

圖4例示了根據(jù)本公開內(nèi)容的實施例的包括形成在擴散線122和柵極線124的網(wǎng)格上的功能單元130的陣列的示例性IC結(jié)構(gòu)400。如可以看到的，IC結(jié)構(gòu)400是方形的，其包括形成在襯底110上的十四條擴散線122和十四條柵極線124，與圖2中示出的結(jié)構(gòu)類似。在該示例性實施例中，先前關(guān)于襯底110、擴散線122、和柵極線124的討論同樣適用?；叵雸D2中示出的IC結(jié)構(gòu)200包括具有使用常規(guī)193nm光刻形成的邊界的二十五個單元的陣列。圖4中示出的IC結(jié)構(gòu)400包括具有使用NGL工藝(例如，EBDW或EUVL)形成的邊界的功能單元130。將IC結(jié)構(gòu)200與圖4中示出的IC結(jié)構(gòu)相比，可以看到，圖4中示出的IC結(jié)構(gòu)400中的功能單元的陣列更加密集或緊湊。如還可以看到的，二十五個功能單元130(其是圖2的常規(guī)IC結(jié)構(gòu)200上的陣列中的單元的總量)安裝在圖4中的由IC結(jié)構(gòu)400的右下角的括號線指示的方形區(qū)域內(nèi)。該區(qū)域表示圖4中示出的IC結(jié)構(gòu)400的總面積的大約百分之51。因此，本文中所描述的技術(shù)可以用于將包含相同數(shù)量的功能單元(例如，在該示例性情況下為二十五個)的陣列安裝到原始區(qū)域尺寸的僅百分之51的區(qū)域中，由此獲得百分之49的面積減少。在一些實施例中，本文中各處描述的技術(shù)可以用于獲得功能單元陣列的最小百分之10、25、40或50的面積減少，或一些其它適當(dāng)?shù)淖钚∶娣e減少，如鑒于本公開內(nèi)容將顯而易見的。

圖5例示了包括根據(jù)實施例配置的邏輯單元138的陣列的示例性現(xiàn)場可編程門陣列(FPGA)結(jié)構(gòu)500。如可以看到的，F(xiàn)PGA結(jié)構(gòu)500包括使用本文中描述的技術(shù)(例如，使用NGL工藝割斷邏輯單元的邊界)而形成的九個邏輯單元138的陣列。邏輯單元138可以被稱為邏輯元件(LE)或組合邏輯塊(CLB)，并且邏輯單元138可以形成若干邏輯門的功能。如可以理解的，邏輯單元138是FPGA結(jié)構(gòu)500的功能單元。使用可編程互連件150在邏輯單元138之間進(jìn)行互連。例如互連件150可以被邏輯地組織成通道或其它單元。I/O引腳可以被稱為I/O塊160，并且它們通常可以被編程為輸入或輸出。例如，I/O塊160還可以提供諸如低功率或高速連接之類的其它特征。存儲器(未示出)也可以包括在FPGA結(jié)構(gòu)500、以及其它典型的或適當(dāng)?shù)牟考?，這取決于目標(biāo)應(yīng)用或最終用途。鑒于本公開內(nèi)容，許多變型和配置將顯而易見。

示例性系統(tǒng)

圖6例示了根據(jù)示例性實施例的利用使用本文公開的技術(shù)形成的集成電路(IC)結(jié)構(gòu)或器件來實現(xiàn)的計算系統(tǒng)1000。如可以看到的，計算系統(tǒng)1000容納母板1002。母板1002可以包括若干部件，這些部件包括但不限于處理器1004和至少一個通信芯片1006，它們中的每一個可以物理和電氣地耦合到母板1002，或者以其它方式集成在其中。如將意識到的，母板1002可以是例如任何印刷電路板，不管是主板、安裝在主板上的子板、還是系統(tǒng)100的唯一的板、等等。

取決于其應(yīng)用，計算系統(tǒng)1000可以包括一個或多個其它部件，這些部件可以或可以不物理和電氣耦合到母板1002。這些其它部件可以包括但不限于易失性存儲器(例如，DRAM)、非易失性存儲器(例如，ROM、STTM等)、圖形處理器、數(shù)字信號處理器、密碼處理器、芯片組、天線、顯示器、觸摸屏顯示器、觸摸屏控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(tǒng)(GPS)設(shè)備、羅盤、加速度計、陀螺儀、揚聲器、照相機、以及大容量存儲設(shè)備(例如硬盤驅(qū)動器、壓縮盤(CD)、數(shù)字多功能盤(DVD)等等)。包括在計算系統(tǒng)1000中的部件中的任何部件可以包括使用根據(jù)示例性實施例的公開的技術(shù)形成的一個或多個集成電路結(jié)構(gòu)或器件。在一些實施例中，多個功能可以集成到一個或多個芯片中(例如，注意，通信芯片1006可以是處理器1004的部分或者以其它方式集成到處理器1004中)。

通信芯片1006使得能夠?qū)崿F(xiàn)用于往返于計算系統(tǒng)1000傳輸數(shù)據(jù)的無線通信。術(shù)語“無線”及其派生詞可以用于描述可以通過使用經(jīng)調(diào)制的電磁輻射通過非固態(tài)介質(zhì)來傳送數(shù)據(jù)的電路、設(shè)備、系統(tǒng)、方法、技術(shù)、通信信道等。該術(shù)語并不暗示相關(guān)聯(lián)的設(shè)備不包含任何導(dǎo)線，盡管在一些實施例中它們可能不包含。通信芯片1006可以實施多種無線標(biāo)準(zhǔn)或協(xié)議中的任何標(biāo)準(zhǔn)或協(xié)議，這些標(biāo)準(zhǔn)或協(xié)議包括但不限于Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、長期演進(jìn)(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍(lán)牙、及其衍生物，以及被命名為3G、4G、5G及更高代的任何其它無線協(xié)議。計算系統(tǒng)1000可以包括多個通信芯片1006。例如，第一通信芯片1006可以專用于較短距離無線通信，例如Wi-Fi和藍(lán)牙，并且第二通信芯片1006可以專用于較長距離無線通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它。

計算系統(tǒng)1000的處理器1004包括封裝在處理器1004內(nèi)的集成電路管芯。在一些實施例中，處理器的集成電路管芯包括利用使用所公開的技術(shù)(如本文中各處描述的)形成的一個或多個集成電路結(jié)構(gòu)或器件實現(xiàn)的板上電路。術(shù)語“處理器”可以指代對來自寄存器和/或存儲器的電子數(shù)據(jù)進(jìn)行處理以將該電子數(shù)據(jù)轉(zhuǎn)換成可以存儲在寄存器和/或存儲器中的其它電子數(shù)據(jù)的任何器件或器件的一部分。

通信芯片1006也可以包括封裝在通信芯片1006內(nèi)的集成電路管芯。根據(jù)一些這樣的示例性實施例，通信芯片的集成電路管芯包括使用所公開的技術(shù)(如本文中各處描述的)形成的一個或多個集成電路結(jié)構(gòu)或器件。如鑒于本公開內(nèi)容將意識到的，注意，多標(biāo)準(zhǔn)無線能力可以直接集成到處理器1004中(例如，其中任何芯片1006的功能被集成到處理器1004中，而不是具有單獨的通信芯片)。還要注意，處理器1004可以是具有這樣的無線能力的芯片組。簡言之，可以使用任何數(shù)量的處理器1004和/或通信芯片1006。類似地，任何一個芯片或芯片組可以具有集成到其中的多個功能。

在一些實施例中，計算系統(tǒng)1000可以包括現(xiàn)場可編程門陣列(FPGA)、靜態(tài)隨機存取存儲器(SRAM)、和/或其它邏輯或存儲器件，包括使用本文中描述的技術(shù)形成的功能單元的緊湊陣列?；谀繕?biāo)應(yīng)用或最終用途，功能單元可以是邏輯單元(例如，在FPGA的情況下)和/或位單元(例如，在SRAM的情況下)、或者任何其它適當(dāng)?shù)墓δ軉卧?/p>

在各種實施方式中，計算設(shè)備1000可以是膝上計算機、上網(wǎng)本、筆記本、智能電話、平板設(shè)備、個人數(shù)字助理(PDA)、超級移動PC、移動電話、臺式計算機、服務(wù)器、打印機、掃描儀、監(jiān)視器、機頂盒、娛樂控制單元、數(shù)碼相機、便攜式音樂播放器、或數(shù)字視頻錄像機、或者處理數(shù)據(jù)或采用使用公開的技術(shù)(如本文中各處描述的)形成的一個或多個集成電路結(jié)構(gòu)或器件的任何其它電子設(shè)備。

其它示例性實施例

以下示例涉及其它實施例，根據(jù)這些實施例，許多置換和配置將顯而易見。

示例1是一種集成電路，包括：襯底；以及形成在襯底上的功能單元的陣列，每個單元具有邊界；其中，陣列中的兩個相鄰單元的邊界之間的距離小于50nm。

示例2包括示例1的主題，其中，襯底包括硅(Si)和/或鍺(Ge)。

示例3包括示例1-2中任何示例的主題，其中，陣列中的兩個相鄰單元的邊界之間的距離小于20nm。

示例4包括示例1-3中任何示例的主題，其中，單元包括門陣列邏輯單元和/或存儲器位單元。

示例5包括示例1-4中任何示例的主題，其中，所述單元形成在擴散線和柵極線的網(wǎng)格上。

示例6包括示例1-5中任何示例的主題，其中，在兩個相鄰單元的邊界之間不存在柵極線或擴散線。

示例7包括示例1-6中任何示例的主題，其中，單元的陣列比使用193nm光刻形成單元的邊界能夠形成的最密集的有效結(jié)構(gòu)更密集百分之10與百分之50之間。

示例8是一種現(xiàn)場可編程門陣列(FPGA)器件，其包括示例1-7中任何示例的主題。

示例9是一種靜態(tài)隨機存取存儲器(SRAM)器件，其包括示例1-7中任何示例的主題。

示例10是一種計算系統(tǒng)，其包括示例1-7中任何示例的主題。

示例11是一種用于形成集成電路的方法，該方法包括：提供襯底；形成多條擴散線；形成多條柵極線，其中，擴散線和柵極線以類似網(wǎng)格的結(jié)構(gòu)形成；在類似網(wǎng)格的結(jié)構(gòu)上形成抗蝕劑；使用光刻工藝對抗蝕劑進(jìn)行圖案化以形成功能單元邊界，光刻工藝需要一個掩模或不需要掩模，并能夠?qū)崿F(xiàn)具有亞100nm臨界尺寸的抗蝕劑特征，其中，單元被布置成陣列；以及將所述圖案蝕刻到類似網(wǎng)格的結(jié)構(gòu)中。

示例12包括示例11的主題，其中，單元包括門陣列邏輯單元和/或存儲器位單元。

示例13包括示例11-12中任何示例的主題，其中，光刻工藝是電子束光刻。

示例14包括示例13的主題，其中，電子束光刻包括多個束。

示例15包括示例11-14中任何示例的主題，其中，光刻工藝是無掩模的。

示例16是示例11-12中任何示例的主題，其中，光刻工藝是極紫外光刻(EUVL)。

示例17包括示例11-12中任何示例的主題，其中，光刻工藝是納米壓印光刻。

示例18包括示例11-17中任何示例的主題，其中，光刻工藝能夠?qū)崿F(xiàn)具有亞30nm臨界尺寸的抗蝕劑特征。

示例19包括示例11-18中任何示例的主題，其中，光刻工藝能夠?qū)崿F(xiàn)具有亞10nm臨界尺寸的抗蝕劑特征。

示例20包括示例11-19中任何示例的主題，還包括：形成包括單元的陣列的現(xiàn)場可編程門陣列(FPGA)器件。

示例21包括示例11-19中任何示例的主題，還包括：形成包括單元的陣列的靜態(tài)隨機存取存儲器(SRAM)器件。

示例22是一種用于形成功能單元的陣列的方法，該方法包括：提供襯底；在襯底上形成抗蝕劑；對抗蝕劑進(jìn)行圖案化以形成功能單元邊界，其中，兩個相鄰單元的邊界之間的距離小于50nm；以及將圖案蝕刻到襯底中。

示例23包括示例22的主題，其中，單元包括門陣列邏輯單元和/或存儲器位單元。

示例24包括示例22-23中任何示例的主題，其中，光刻工藝是電子束光刻。

示例25包括示例24的主題，其中，電子束光刻包括多個束。

示例26包括示例22-25中任何示例的主題，其中，光刻工藝是無掩模的。

示例27包括示例22-23中任何示例的主題，其中，光刻工藝是極紫外光刻(EUVL)。

示例28包括示例22-23中任何示例的主題，其中，光刻工藝是納米壓印光刻。

示例29包括示例22-28中任何示例的主題，其中，光刻工藝能夠?qū)崿F(xiàn)具有亞30nm臨界尺寸的抗蝕劑特征。

示例30包括示例22-29中任何示例的主題，其中，光刻工藝能夠?qū)崿F(xiàn)具有亞10nm臨界尺寸的抗蝕劑特征。

示例31包括示例22-30中任何示例的主題，還包括：形成包括單元的陣列的現(xiàn)場可編程門陣列(FPGA)器件。

示例32包括示例22-30中任何示例的主題，還包括：形成包括單元的陣列的靜態(tài)隨機存取存儲器(SRAM)器件。

為了例示和描述的目的，已經(jīng)呈現(xiàn)了對示例性實施例的前述描述。其并非旨在是詳盡的或者將本公開內(nèi)容限制為所公開的精確形式。鑒于本公開內(nèi)容，許多修改和變型是可能的。其旨在使本公開內(nèi)容的范圍并非由該具體實施方式來限定，而是由所附權(quán)利要求來限定。請求本申請的優(yōu)先權(quán)的將來提交的申請可以以不同方式請求所公開的主題，并且通?？梢园ㄈ绺魈幑_的或者本文以其它方式證明的一個或多個限制的任何集合。