本發(fā)明涉及一種在電路的漏電流大于或等于規(guī)定值時將該電路斷開的漏電斷路器，特別涉及一種漏電斷路器的動作電源。

背景技術：

在這種漏電斷路器中內(nèi)置的電源電路，在將從交流電路供給的交流電壓(例如AC100V)通過整流電路變換成直流電壓之后，將整流后的直流電壓通過降壓電路變換成更低的電壓(例如，DC24V)，對漏電檢測電路、跳閘裝置供給驅(qū)動電源。

在這樣的電源電路中，需要保護漏電檢測電路、跳閘裝置不受由于雷擊或電弧接地等而在交流電路產(chǎn)生的浪涌電壓、由于電磁接觸器、繼電器的開閉而產(chǎn)生的開閉浪涌等瞬時或者斷續(xù)的浪涌電壓(例如幾千伏特)的影響。

作為其保護方法，已知一種電源電路，該電源電路設置有下述部件：電壓檢測電路，其根據(jù)整流電路的輸出電壓而檢測浪涌電壓；升壓電路，其在該電壓檢測電路檢測出浪涌電壓時使降壓電路的輸出電壓進行升壓；以及電流吸收電路，其設置于降壓電路的輸出側，在降壓電路的輸出電壓達到規(guī)定的值時對浪涌電流進行吸收(例如，參照專利文獻1)。

另外，作為其他浪涌電壓的保護方法而存在下述方法，即，在整流電路與降壓電路之間設置有過電壓吸收單元。更詳細地說，在使用齊納二極管對侵入至交流電路的浪涌電壓進行檢測的過電壓檢測電路、降壓電路的輸入部的兩端并聯(lián)連接晶閘管和電容器的串聯(lián)體，在過電壓檢測電路檢測出浪涌電壓的情況下，使晶閘管導通而使電容器吸收浪涌電壓(例如，參照專利文獻2)。

專利文獻1：日本特開2009-95125號公報(圖1)

專利文獻2：日本特開2009-195033號公報(圖5)

技術實現(xiàn)要素：

在現(xiàn)有的漏電斷路器的電源電路中，在感應產(chǎn)生浪涌電壓的情況下，通過升壓電路使降壓電路的輸出電壓進行升壓，在降壓電路的輸出電壓達到規(guī)定的值時使電流流過對浪涌電流進行吸收的電流吸收電路，從而鉗位于固定的電壓，防止構成漏電檢測電路的部件因為過電壓而發(fā)生故障。在該情況下，由于利用構成降壓電路的MOS-FET使浪涌旁通，因此存在需要容許損耗大的大型的MOS-FET這樣的問題。

另外，也考慮到在專利文獻1中的整流電路與降壓電路之間設置專利文獻2所記載的保護單元。然而，在被施加了浪涌電壓時，晶閘管對浪涌進行旁通，因此幾乎所有的浪涌電壓由在與整流電路相比設置于交流電路側的輸入電阻負擔。因此，晶閘管的陽極與陰極之間的電壓即整流電路的輸出電壓與晶閘管的導通電壓(例如，2V)相等，MOS-FET的柵極與源極之間的電壓小于或等于MOS-FET的柵極閾值電壓(例如，4V)。于是，會產(chǎn)生下述問題，即，降壓電路的輸出電壓有可能降低至例如0V而無法驅(qū)動跳閘裝置，喪失作為漏電斷路器的功能。

本發(fā)明就是為了解決上述課題而提出的，其目的在于能夠使用最大容許損耗小的MOS-FET，實現(xiàn)漏電斷路器的小型化。

本發(fā)明具有：開閉觸點，其對電路進行開閉；漏電流檢測器，其對電路的漏電流進行檢測；電源電路，其將從電路供給的電力降壓成低電壓的電力；漏電檢測電路，其由電源電路進行電源供給，基于漏電流檢測器的檢測信號對漏電進行檢測；跳閘裝置，其被漏電檢測電路驅(qū)動而使開閉觸點進行分離；開關元件，其設置于電源電路的輸入側的線間，在電源電路的輸入電壓達到規(guī)定值時導通；以及第1齊納二極管，其是陰極朝向電源電路的正極側而設置的，與開關元件形成串聯(lián)體。

發(fā)明的效果

根據(jù)本發(fā)明，疊加至電路的浪涌電壓由在降壓電路的輸入側設置的開關元件和第1齊納二極管的串聯(lián)體進行旁通，因此在降壓電路能夠使用最大容許損耗小且外形小的部件，能夠?qū)崿F(xiàn)漏電斷路器的小型化。

附圖說明

圖1是表示本發(fā)明的實施方式1中的使用了電源電路的、漏電斷路器的結構的電路圖。

圖2是表示本發(fā)明的實施方式2中的使用了電源電路的、漏電斷路器的結構的電路圖。

圖3是表示本發(fā)明的實施方式3中的使用了電源電路的、直流用漏電斷路器的結構的電路圖。

圖4是表示本發(fā)明的實施方式4中的使用了電源電路的、直流用漏電斷路器的結構的電路圖。

具體實施方式

實施方式1.

圖1是表示本發(fā)明的實施方式1中的使用了電源電路的、漏電斷路器的結構的電路圖。

在圖1中，漏電斷路器100具有：開閉觸點2，其對交流電路1進行開閉；漏電檢測電路6，其與在交流電路1中插入的零序變流器3連接，基于零序變流器3的檢測信號對漏電進行檢測；跳閘裝置4，其具有跳閘線圈4a和跳閘機構4b，該跳閘線圈4a根據(jù)該漏電檢測電路6的輸出信號而經(jīng)由晶體管8通電，該跳閘機構4b在該跳閘線圈4a通電時對開閉觸點2進行分離驅(qū)動；以及電源電路5，其對漏電檢測電路6和跳閘裝置4兩者進行供電。

電源電路5將從交流電路1輸入的交流電壓變換成規(guī)定的直流電壓而對跳閘線圈4a供給勵磁電流，并且通過恒壓電路7變換成比電源電路5的輸出電壓低的規(guī)定電壓而向漏電檢測電路6進行供給。

下面，對電源電路5的詳情進行說明。

電源電路5具有：限流電路51，其是對來自交流電路1的電流進行限制的電阻，與交流電路1連接；整流電路52，其連接在該限流電路51的后級，由二極管電橋?qū)⒔涣麟妷鹤儞Q成直流電壓；降壓電路53，其設置于該整流電路52的輸出側，將來自整流電路52的直流電壓降壓成更低的直流電壓；以及浪涌吸收電路54，其設置于整流電路52及降壓電路53之間，對來自交流電路1的浪涌電壓進行吸收。

降壓電路53由下述部分構成，即：場效應晶體管53a(下面，記作FET)，其漏極與整流電路52的輸出的正極連接；第2齊納二極管53b，其陰極與該FET 53a的柵極連接，陽極與整流電路52的輸出的負極連接；第1電阻53c，其一端與FET 53a的漏極連接；以及第2電阻53d，其一端與該第1電阻53c的另一端連接，另一端與第2齊納二極管53b的陰極連接。

浪涌吸收電路54由下述部分構成，即：晶閘管54a、即開關元件，其陽極連接于整流電路52的輸出的正極和FET 53a的漏極的連接點；第1齊納二極管54b，其陰極與該晶閘管54a的陰極連接，陽極與整流電路52的輸出的負極連接；第3電阻54c，其一端與晶閘管54a的柵極連接，另一端連接于第1電阻53c和第2電阻53d的連接點；以及第4電阻54d，其一端與晶閘管54a的柵極連接，另一端與第1齊納二極管54b的陽極連接。

此外，晶閘管54a設置于整流電路52的輸出的正極側，第1齊納二極管54b設置于整流電路52的輸出的負極側，但也可以將第1齊納二極管54b設置于整流電路52的輸出的正極側，將晶閘管54a設置于整流電路的輸出的負極側。在該情況下，對浪涌電壓進行檢測的單元僅為晶閘管54a。

另外，關于晶閘管54a，不限于此，可以由例如MOSFET、IGBT、雙極晶體管等開關元件構成。

另外，雖然示出了跳閘線圈4a及晶體管8與降壓電路53的輸出連接的例子，但也可以與整流電路52的輸出連接。

接下來對動作進行說明。

首先，對不施加浪涌電壓的通常狀態(tài)的情況進行說明。

如果從交流電路1供給交流電壓(例如，AC100V～440V左右)，則交流電流Ia流過限流電路51，通過整流電路52而變換成直流電壓Va。

關于該直流電壓Va，來自整流電路52的輸出的直流電壓Va由串聯(lián)連接的第1電阻53c、第2電阻53d、以及第2齊納二極管53b進行分壓。并且，將第2電阻53d及第2齊納二極管53b的串聯(lián)體的兩端電壓設為電壓Vc。

于是，施加在晶閘管54a的柵極的柵極施加電壓Vb成為進一步通過第3電阻54c和第4電阻54d對電壓Vc進行分壓后的第4電阻54d的兩端電壓。

晶閘管54a導通需要滿足：

Vb＞(第1齊納二極管54b的齊納電壓)+(晶閘管54a的柵極觸發(fā)電壓) (1)。

在這里，滿足式(1)的柵極施加電壓Vb的值能夠通過下面的式(2)求出。此外，Rf為第4電阻54d的電阻值，Ie為流過第3電阻54c及電阻54d的電流。

Vb＝Rf×Ie (2)

并且，關于代入至式(2)的電流Ie，能夠通過解開由下面所示的式(3)～式(5)組成的3元聯(lián)立方程式而求出。

Ic＝Id+Ie (3)

Va－Vz＝Rc×Ic+Rd×Id (4)

Va＝(Re+Rf)×Ie+Rc×Ic (5)

在這里，Ic為流過第1電阻53c的電流，Id為流過第2電阻53d的電流，Vz為第2齊納二極管53b的齊納電壓。

現(xiàn)在，例如設為在交流電路1的輸出電壓為AC440V時，整流電路52的輸出的直流電壓Va的最大值約為622V，第2齊納二極管53b的齊納電壓Vz為20V，第1電阻53c的電阻值Rc為1.8MΩ，第2電阻53d的電阻值Rd為83kΩ，第3電阻54c的電阻值Re為5.6kΩ，第4電阻54d的電阻值Rf為51kΩ，如果將它們代入至式(3)至式(5)，則

Ic＝Id+Ie (3')

622－20＝1.8×10⁶×Ic+83×10³×Ie (4’)

622＝(5.6×10³+51×10³)×Ie+1.8×10⁶×Ic (5')。如果將該(3')至(5')所示的3元聯(lián)立方程式解開而求出Ie，則Ie＝0.34mA。并且，如果將該Ie的值代入至式(2)，則

Vb＝51×10³×0.34×10^-3＝17.5V。

此時，如果將晶閘管54a的柵極觸發(fā)電壓設為2V，則晶閘管54a實現(xiàn)導通的電壓＝2V+20V＝22V，柵極施加電壓Vb(17.5V)是比22V小的電壓，因此晶閘管54a的柵極施加電壓Vb未達到實現(xiàn)導通的電位，晶閘管54a的陽極與陰極之間不導通。

另一方面，根據(jù)直流電壓Va，電流Id經(jīng)由第1電阻53c、第2電阻53d而向第2齊納二極管53b流動。由此，F(xiàn)ET 53a的柵極電壓成為第2齊納二極管53b的齊納電壓，如果考慮到FET 53a的柵極閾值電壓，則降壓電路53的輸出的電壓Vd為：

Vd≈(第2齊納二極管53b的齊納電壓)－(FET 53a的柵極閾值電壓)。

在這里，在將第2齊納二極管53b的齊納電壓設為20V，將FET53a的柵極閾值電壓設為5V時，電源電路的輸出的電壓Vc為：Vc≈20－5＝15V。

電源電路5的輸出的電壓Vd對跳閘線圈4a及恒壓電路7進行電源供電(例如15V)，恒壓電路7將電源電路5的輸出電壓降壓而對漏電檢測電路6以規(guī)定的固定電壓(例如DC5V)進行供電。

在這樣的供電狀態(tài)下，在交流電路1發(fā)生了漏電的情況下，在零序變流器3的輸出產(chǎn)生信號，由漏電檢測電路6判別為零序變流器3的輸出信號電平超過了規(guī)定的基準值，將漏電跳閘信號輸出至晶體管8。晶體管8根據(jù)該輸出而成為導通，勵磁電流從電源電路5經(jīng)由晶體管8而流過跳閘線圈4a，跳閘機構4b進行動作，從而開閉觸點2斷開。

下面，對在交流電路1疊加有浪涌電壓的情況進行說明。

如果在交流電壓疊加了浪涌電壓(例如，幾kV)，則會出現(xiàn)由整流電路52整流成直流電壓Va后的浪涌電壓。整流電路52的直流電壓Va由串聯(lián)連接的第1電阻53c、第2電阻53d、以及第2齊納二極管53b進行分壓。并且，將第2電阻53d及第2齊納二極管53b的串聯(lián)體的兩端電壓設為電壓Vc。施加在晶閘管54a的柵極的柵極施加電壓Vb成為進一步通過第3電阻54c和第4電阻54d對電壓Vc進行分壓后的第4電阻54d的兩端的電壓。

當在交流電路1施加有浪涌電壓1kV時，整流電路52的輸出的直流電壓Va的最大值約為1kV。如果將它們代入至式(3)至式(5)，則

Ic＝Id+Ie (3”)

1000－20＝1.8×10⁶×Ic+83×10³×Ie (4’')

1000＝(5.6×10³+51×10³)×Ie+1.8×10⁶×Ic (5”)，如果將該(3”)至(5”)所示的3元聯(lián)立方程式解開而求出Ie，則Ie＝0.46mA。如果將該Ie的值代入至式(2)，則

Vb＝51×10³×0.46×10^-3＝23.7V。

此時，如果將晶閘管54a的柵極觸發(fā)電壓設為2V，則晶閘管54a實現(xiàn)導通的電壓＝2V+20V＝22V，柵極施加電壓Vb(23.7V)是比22V高的電壓，因此晶閘管54a的柵極施加電壓Vb達到實現(xiàn)導通的電位，晶閘管54a的陽極與陰極之間導通。

晶閘管54a導通的狀態(tài)下的整流電路52的輸出的直流電壓Va保持固定，為：

Va＝晶閘管54a的柵極閾值電壓+第1齊納二極管54b的齊納電壓。

晶閘管54a的導通電壓為2V，第1齊納二極管54b的齊納電壓為20V，因此Va＝2+20＝22V。根據(jù)該直流電壓Va，電流Id經(jīng)由第1電阻53c、第2電阻53d而向第2齊納二極管53b流動。由此，F(xiàn)ET53a的柵極電壓成為第2齊納二極管53b的齊納電壓，如果考慮到FET53a的導通電壓，則降壓電路53的輸出的電壓Vd為：

Vd≈(第2齊納二極管53b的齊納電壓)－(FET 53a的柵極閾值電壓)。

在這里，第2齊納二極管53b的齊納電壓為20V，F(xiàn)ET 53a的柵極閾值電壓為5V，因此降壓電路53的輸出的電壓Vc為：Vc≈20－5＝15V。

這樣，在晶閘管54a導通的狀態(tài)下，降壓電路53的輸出的電壓Vd也能夠?qū)μl線圈4a及恒壓電路7進行電源供電(例如，15V)，恒壓電路7將電源電路5的輸出電壓降壓而對漏電檢測電路6以規(guī)定的固定電壓(例如，DC5V)進行供電。

由此，當在交流電路1疊加了浪涌電壓，浪涌吸收電路54的晶閘管54a導通而吸收浪涌電壓時，即使在交流電路1發(fā)生了漏電，也會由漏電檢測電路6對在零序變流器3的輸出產(chǎn)生的信號進行判定，在超過了規(guī)定的基準值的情況下，漏電檢測電路6將漏電跳閘信號輸出至晶體管8。并且，根據(jù)該輸出，晶體管8成為導通，勵磁電流從電源電路5經(jīng)由晶體管8而流過跳閘線圈4a，跳閘機構4b進行動作，因此能夠使開閉觸點2斷開。

另外，在晶閘管54a導通，浪涌吸收電路54吸收了浪涌電壓之后，如果整流電路52的輸出的直流電壓Va變得小于或等于第1齊納二極管54b的齊納電壓(例如，20V)，則流過第1齊納二極管54b的電流Ib(例如，幾μA)變得小于或等于晶閘管54a的截止電流，因此晶閘管54a截止，變得不導通。

根據(jù)本實施方式，具有：漏電檢測電路6，其由降壓電路53進行電源供給，基于零序變流器3的檢測信號對漏電進行檢測；跳閘裝置4，其由降壓電路53進行電源供給，被漏電檢測電路6驅(qū)動而使開閉觸點進行分離；晶閘管54a，其設置于降壓電路53的輸入側的線間，在降壓電路53的輸入電壓達到規(guī)定值時導通；以及第1齊納二極管54b，其是陰極朝向降壓電路53的正極側而設置的，與晶閘管54a形成串聯(lián)體，在交流電路1疊加的浪涌電壓由晶閘管54a和第1齊納二極管54b的串聯(lián)體進行旁通，因此構成降壓電路53的FET能夠使用最大容許損耗小且外形小的FET，能夠?qū)崿F(xiàn)漏電斷路器的小型化。

另外，在浪涌電壓疊加于交流電路1時，浪涌電壓由晶閘管54a和第1齊納二極管54b的串聯(lián)體進行旁通，即使在晶閘管54a導通時，降壓電路53的輸出電壓也得到維持，因此能夠使漏電檢測電路6及跳閘裝置4進行動作。

另外，用于檢測浪涌電壓的第1齊納二極管54b能夠采用齊納電壓低的齊納二極管構成電路，因此能夠?qū)崿F(xiàn)漏電斷路器的小型化。

實施方式2.

圖2是表示本發(fā)明的實施方式2中的使用了電源電路的、漏電斷路器的結構的電路圖。

在本實施方式的漏電斷路器101中，省略了實施方式1中的第1齊納二極管54b，而是由第2齊納二極管53b兼任，取得與上述的實施方式1相同的各種效果。

在圖2中，在漏電斷路器101的電源電路5中，由于刪除了在實施方式1使用的第1齊納二極管54b，因此晶閘管54a的陰極連接于第2電阻53d和第2齊納二極管53b的連接點。其他的結構與實施方式1相同，因此省略詳細說明。

接下來對動作進行說明。

首先，對不施加浪涌電壓的通常狀態(tài)的情況進行說明。

如果從交流電路1供給交流電壓(例如，AC100V～440V左右)，則交流電流Ia流過限流電路51，通過整流電路52而變換成直流電壓Va。

關于該直流電壓Va，來自整流電路52的直流電壓Va由串聯(lián)連接的第1電阻53c、第2電阻53d、以及第2齊納二極管53b進行分壓。并且，將第2電阻53d及第2齊納二極管53b的串聯(lián)體的兩端電壓設為電壓Vc。

于是，施加在晶閘管54a的柵極的柵極施加電壓Vb成為進一步通過第3電阻54c和第4電阻54d對電壓Vc進行分壓后的第4電阻54d的兩端電壓。

另一方面，由于晶閘管54a的陰極連接于第2電阻53d和第2齊納二極管53b的連接點，因此晶閘管54a導通需要滿足下面的式(6)。

Vb＞(第2齊納二極管53b的齊納電壓)+(晶閘管54a的柵極觸發(fā)電壓)(6)

在這里，滿足式(6)的柵極施加電壓Vb的值能夠通過下述方式求出，即，與實施方式1相同地解開由式(3)～式(5)組成的3元聯(lián)立方程式而求出電流Ie，將該Ie的值代入至式(2)。

與實施方式1相同地，將第1電阻53c的電阻值Rc設為1.8MΩ，將第2電阻53d的電阻值Rd設為83kΩ，將第3電阻54c的電阻值Re設為5.6kΩ，將第4電阻54d的電阻值Rf設為51kΩ，將第2齊納二極管53b的齊納電壓設為20V。

與實施方式1相同地，電流Ie為：Ie＝0.34mA。如果將該Ie的值代入至式(2)，則

Vb＝51×10³×0.34×10^-3＝17.5V。

此時，如果將晶閘管54a的柵極觸發(fā)電壓設為2V，則晶閘管54a實現(xiàn)導通的電壓＝2V+20V＝22V，柵極施加電壓Vb(17.5V)是比22V低的電壓，因此晶閘管54a的柵極施加電壓Vb未達到實現(xiàn)導通的電位，所以晶閘管54a的陽極與陰極之間不導通。

下面，對在交流電路1疊加有浪涌電壓的情況進行說明。

如果在交流電壓疊加了浪涌電壓(例如，1kV)，則與實施方式1相同地，Ie＝0.46mA。如果將求出的Ie的值代入至式(2)，則

Vb＝51×10³×0.46×10^-3＝23.7V。

此時，如果將晶閘管54a的柵極觸發(fā)電壓設為2V，則晶閘管54a實現(xiàn)導通的電壓＝2V+20V＝22V，柵極施加電壓Vb(23.7V)是比23.7V高的電壓，因此晶閘管54a的柵極施加電壓Vb達到實現(xiàn)導通的電位，晶閘管54a的陽極與陰極之間導通。

另外，在晶閘管54a導通，浪涌吸收電路54吸收了浪涌電壓之后，如果整流電路52的輸出的直流電壓Va變得小于或等于第2齊納二極管53b的齊納電壓(例如，20V)，則由于流過第2齊納二極管53b的電流Ib(例如，幾μA)小于或等于晶閘管54a的截止電流，因此晶閘管54a截止，變得不導通。

其他的動作與實施方式1相同，因此省略說明。

根據(jù)本實施方式，具有：漏電檢測電路6，其由降壓電路53進行電源供給，基于零序變流器3的檢測信號對漏電進行檢測；跳閘裝置4，其由降壓電路53進行電源供給，被漏電檢測電路6驅(qū)動而使開閉觸點進行分離；晶閘管54a，其設置于降壓電路53的輸入側的線間，在降壓電路53的輸入電壓達到規(guī)定值時導通；以及第2齊納二極管53b，其是陰極朝向降壓電路53的正極側而設置的，與晶閘管54a形成串聯(lián)體，在交流電路1疊加的浪涌電壓通過晶閘管54a和第2齊納二極管53b的串聯(lián)體而旁通，因此構成降壓電路53的FET能夠使用最大容許損耗小且外形小的FET，能夠?qū)崿F(xiàn)漏電斷路器的小型化。

另外，由于將第2齊納二極管53b的陰極和晶閘管54a的陰極連接，因此第2齊納二極管53b構成與晶閘管54a的串聯(lián)體，所以能夠削減使用部件，能夠?qū)崿F(xiàn)漏電斷路器的小型化。

實施方式3.

圖3是表示本發(fā)明的實施方式3中的使用了電源電路的、直流用漏電斷路器的結構的電路圖。

在圖3中，本實施方式的漏電斷路器102將實施方式1中的浪涌吸收電路54應用于直流用漏電斷路器。在實施方式1中作為漏電流檢測器而使用了零序變流器，但在本實施方式中，作為漏電流檢測器，使用能夠?qū)χ绷鞯穆╇娏鬟M行檢測的磁通門傳感器31，將晶閘管54a變更為柵控截止晶閘管54e。并且，本實施方式也取得與上述的實施方式1相同的各種效果。

如圖3所示，磁通門傳感器31具有：環(huán)狀的芯31a，其被直流電路11穿通；線圈31b，其卷繞于芯31a；驅(qū)動電路31c，其以正負對稱的矩形波對線圈31b施加電壓，以一邊使線圈31b的磁通方向反轉一邊使線圈31b的磁通密度飽和；以及檢測電路31d、即漏電檢測電路，其根據(jù)與流過線圈31b的線圈電流相對應地變化的測定電壓而對漏電流進行檢測。

另外，對于在實施方式1設置的整流電路52，雖然也可以為了防止正極和負極的逆連接時的故障而設置，但在用于直流電路時并不是必備的，因此將其刪除，將降壓電路53以及浪涌吸收電路54與限流電路51直接連接。詳細地說，在從直流電路11供給的電壓的正極側連接有晶閘管54a的陽極和FET 53a的漏極，在從直流電路11供給的電壓的負極側連接有第1齊納二極管54b的陽極以及第2齊納二極管53b的陽極。

此外，關于柵控截止晶閘管54e，不限于此，只要是自消弧型開關元件即可，可以由例如MOSFET、IGBT、雙極晶體管等構成。

關于本實施方式中的電源電路5的動作，由于與在實施方式1中通過整流電路52進行直流電壓化之后相同，因此省略說明。

根據(jù)本實施方式，具有：磁通門傳感器31，其由降壓電路53進行電源供給，對直流電路11的漏電進行檢測；跳閘裝置4，其由降壓電路53進行電源供給，被磁通門傳感器31驅(qū)動而使開閉觸點進行分離；晶閘管54a，其設置于降壓電路53的輸入側的線間，在降壓電路53的輸入電壓達到規(guī)定值時導通；以及第1齊納二極管54b，其是陰極朝向降壓電路53的正極側而設置的，與晶閘管54a形成串聯(lián)體，在交流電路1疊加的浪涌電壓由晶閘管54a和第1齊納二極管54b的串聯(lián)體進行旁通，因此構成降壓電路53的FET能夠使用最大容許損耗小且外形小的FET，能夠?qū)崿F(xiàn)漏電斷路器的小型化。

實施方式4.

圖4是表示本發(fā)明的實施方式4中的使用了電源電路的、直流用漏電斷路器的結構的電路圖。

在圖4中，本實施方式的漏電斷路器103將實施方式2中的浪涌吸收電路54應用于直流用漏電斷路器。在實施方式2中作為漏電流檢測器而使用了零序變流器，但在本實施方式中，作為漏電流檢測器，使用能夠?qū)χ绷鞯穆╇娏鬟M行檢測的磁通門傳感器31，將晶閘管54a變更為柵控截止晶閘管54e。并且，取得與上述的實施方式2相同的各種效果。

此外，在本實施方式中，為了防止正極和負極的逆連接時的故障，設置了在實施方式3中未設置的整流電路52。

如圖4所示，磁通門傳感器31具有：環(huán)狀的芯31a，其被直流電路11穿通；線圈31b，其卷繞于芯31a；驅(qū)動電路31c，其以正負對稱的矩形波對線圈31b施加電壓，以一邊使線圈31b的磁通方向反轉一邊使線圈31b的磁通密度飽和；以及檢測電路31d、即漏電檢測電路，其根據(jù)與流過線圈31b的線圈電流相對應地變化的測定電壓而對漏電流進行檢測。

其他的結構與實施方式2相同，因此省略說明。

根據(jù)本實施方式，具有：磁通門傳感器31，其由降壓電路53進行電源供給，對直流電路11的漏電進行檢測；跳閘裝置4，其由降壓電路53進行電源供給，被磁通門傳感器31驅(qū)動而使開閉觸點進行分離；晶閘管54a，其設置于降壓電路53的輸入側的線間，在降壓電路53的輸入電壓達到規(guī)定值時導通；以及第2齊納二極管53b，其是陰極朝向降壓電路53的輸入的正極側而設置的，與晶閘管54a形成串聯(lián)體，在交流電路1疊加的浪涌電壓由晶閘管54a和第1齊納二極管54b的串聯(lián)體進行旁通，因此構成降壓電路53的FET能夠使用最大容許損耗小且外形小的FET，能夠?qū)崿F(xiàn)漏電斷路器的小型化。

另外，由于將第2齊納二極管53b的陰極和晶閘管54a的陰極連接，因此第2齊納二極管53b構成與晶閘管54a的串聯(lián)體，所以能夠削減使用部件，能夠?qū)崿F(xiàn)漏電斷路器的小型化。

標號的說明

1交流電路，2開閉觸點，3零序變流器，

4跳閘裝置，4a跳閘線圈，4b跳閘機構，

5電源電路，51限流電路，52整流電路，

53降壓電路，53a場效應晶體管(FET)，

53b第2齊納二極管，

54浪涌吸收電路，54a晶閘管，

54b第1齊納二極管，

6漏電檢測電路，7恒壓電路，8晶體管，

100漏電斷路器。