本發(fā)明涉及集成電路器件，更具體地，涉及改進(jìn)電阻式隨機(jī)存取存儲(chǔ)器(RRAM)的保持性能的高k方案。

背景技術(shù)：

許多現(xiàn)代電子器件包含配置為存儲(chǔ)數(shù)據(jù)的電子存儲(chǔ)器。電子存儲(chǔ)器可以是易失性存儲(chǔ)器或非易失性存儲(chǔ)器。非易失性存儲(chǔ)器能夠在電源斷開(kāi)時(shí)存儲(chǔ)數(shù)據(jù)，而易失性存儲(chǔ)器不能。由于電阻式隨機(jī)存取存儲(chǔ)器(RRAM)的簡(jiǎn)單的結(jié)構(gòu)和與互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)邏輯制造工藝的兼容性，RRAM是用于下一代非易失性存儲(chǔ)技術(shù)的有前景的候選之一。RRAM單元包括垂直地位于后段制程(BEOL)金屬化層內(nèi)的兩個(gè)電極之間的電阻式數(shù)據(jù)存儲(chǔ)層。

技術(shù)實(shí)現(xiàn)要素：

為了解決現(xiàn)有技術(shù)中存在的問(wèn)題，本發(fā)明提供了一種電阻式隨機(jī)存取存儲(chǔ)器(RRAM)單元的集成電路，所述集成電路包括：底電極；數(shù)據(jù)存儲(chǔ)區(qū)，布置在所述底電極上方并且具有可變電阻；擴(kuò)散阻擋層，布置在所述數(shù)據(jù)存儲(chǔ)區(qū)上方；離子庫(kù)區(qū)，布置在所述擴(kuò)散阻擋層上方；以及頂電極，布置在所述離子庫(kù)區(qū)上方。

在上述集成電路中，其中，所述擴(kuò)散阻擋層比所述數(shù)據(jù)存儲(chǔ)區(qū)和所述離子庫(kù)區(qū)更具負(fù)電性。

在上述集成電路中，其中，所述擴(kuò)散阻擋層配置為物理地和靜電地阻擋離子在所述離子庫(kù)區(qū)和所述數(shù)據(jù)存儲(chǔ)區(qū)之間的擴(kuò)散。

在上述集成電路中，其中，所述擴(kuò)散阻擋層鄰接所述離子庫(kù)區(qū)的底面并且鄰接所述數(shù)據(jù)存儲(chǔ)區(qū)的頂面。

在上述集成電路中，其中，所述擴(kuò)散阻擋層包括氧化硅或氧化鋁。

在上述集成電路中，其中，所述數(shù)據(jù)存儲(chǔ)區(qū)包括具有可變電阻和超過(guò)3.9的介電常數(shù)的高k數(shù)據(jù)存儲(chǔ)層。

在上述集成電路中，其中，所述數(shù)據(jù)存儲(chǔ)區(qū)包括具有可變電阻和超過(guò)3.9的介電常數(shù)的高k數(shù)據(jù)存儲(chǔ)層，其中，所述高k數(shù)據(jù)存儲(chǔ)層包括氧化鉿鋁，并且其中，所述氧化鉿鋁中的鋁的量為鋁和鉿的組合量的約0和50％之間。

在上述集成電路中，其中，所述離子庫(kù)區(qū)包括：具有超過(guò)3.9的介電常數(shù)的高k儲(chǔ)層；以及相對(duì)于所述高k儲(chǔ)層具有較低氧濃度的覆蓋層。

在上述集成電路中，其中，所述離子庫(kù)區(qū)包括：具有超過(guò)3.9的介電常數(shù)的高k儲(chǔ)層；以及相對(duì)于所述高k儲(chǔ)層具有較低氧濃度的覆蓋層，其中，所述高k儲(chǔ)層的厚度為所述數(shù)據(jù)存儲(chǔ)區(qū)的厚度的約0.3倍至0.75倍，并且其中，所述擴(kuò)散阻擋層的厚度為所述數(shù)據(jù)存儲(chǔ)區(qū)的厚度的約0.3倍至0.75倍。

在上述集成電路中，其中，所述數(shù)據(jù)存儲(chǔ)區(qū)配置為取決于施加在所述底電極和所述頂電極之間的電壓而在高電阻狀態(tài)和低電阻狀態(tài)之間經(jīng)歷可逆變化。

根據(jù)本發(fā)明的另一方面，提供了一種用于制造電阻式隨機(jī)存取存儲(chǔ)器(RRAM)單元的集成電路的方法，所述方法包括：形成底電極；在所述底電極上方形成具有可變電阻的數(shù)據(jù)存儲(chǔ)區(qū)；在所述數(shù)據(jù)存儲(chǔ)區(qū)上方形成擴(kuò)散阻擋層；在所述擴(kuò)散阻擋層上方形成離子庫(kù)區(qū)；以及在所述離子庫(kù)區(qū)上方形成頂電極。

在所述方法中，其中，形成所述數(shù)據(jù)存儲(chǔ)區(qū)包括形成具有可變電阻和超過(guò)3.9的介電常數(shù)的高k數(shù)據(jù)存儲(chǔ)層。

在所述方法中，其中，形成所述數(shù)據(jù)存儲(chǔ)區(qū)包括形成具有可變電阻和超過(guò)3.9的介電常數(shù)的高k數(shù)據(jù)存儲(chǔ)層，其中，所述方法還包括：用氧化鉿鋁形成所述高k數(shù)據(jù)存儲(chǔ)層，其中，所述氧化鉿鋁中的鋁的量為鋁和鉿的組合量的約0和50％之間。

在所述方法中，其中，所述方法還包括：用氧化鉿形成所述數(shù)據(jù)存儲(chǔ) 區(qū)和所述離子庫(kù)區(qū)。

在所述方法中，其中，形成所述離子庫(kù)區(qū)包括：形成具有超過(guò)3.9的介電常數(shù)的高k儲(chǔ)層；以及形成相對(duì)于所述高k儲(chǔ)層具有較低氧濃度的覆蓋層。

在所述方法中，其中，形成所述離子庫(kù)區(qū)包括：形成具有超過(guò)3.9的介電常數(shù)的高k儲(chǔ)層；以及形成相對(duì)于所述高k儲(chǔ)層具有較低氧濃度的覆蓋層，其中，所述方法還包括：形成厚度為所述數(shù)據(jù)存儲(chǔ)區(qū)的厚度的約0.3倍至0.75倍的所述高k儲(chǔ)層；以及形成厚度為所述數(shù)據(jù)存儲(chǔ)區(qū)的厚度的約0.3倍至0.75倍的所述擴(kuò)散阻擋層。

在所述方法中，其中，所述方法還包括：在形成所述離子庫(kù)區(qū)之前，將預(yù)定量的負(fù)電荷俘獲在所述擴(kuò)散阻擋層上。

在所述方法中，其中，所述方法還包括：形成與所述離子庫(kù)區(qū)的底面和所述數(shù)據(jù)存儲(chǔ)區(qū)的頂面鄰接的所述擴(kuò)散阻擋層。

在所述方法中，其中，所述方法還包括：在底部互連結(jié)構(gòu)上方形成所述底電極，其中，底部擴(kuò)散阻擋層布置在所述底電極和所述底部互連結(jié)構(gòu)之間。

根據(jù)本發(fā)明的又一方面，提供了一種電阻式隨機(jī)存取存儲(chǔ)器(RRAM)單元的集成電路，所述集成電路包括：底電極；高k數(shù)據(jù)存儲(chǔ)層，具有可變電阻和超過(guò)3.9的介電常數(shù)；擴(kuò)散阻擋層，布置在所述高k數(shù)據(jù)存儲(chǔ)層上方；高k儲(chǔ)層，具有超過(guò)3.9的介電常數(shù)；覆蓋層，所述覆蓋層的氧濃度相對(duì)于所述高k儲(chǔ)層較低；以及頂電極，布置在所述覆蓋層上方。

附圖說(shuō)明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳理解本發(fā)明的各方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚的討論，各個(gè)部件的尺寸可以任意地增大或減小。

圖1A示出了具有位于離子庫(kù)區(qū)和數(shù)據(jù)存儲(chǔ)區(qū)之間的擴(kuò)散阻擋層的電阻式隨機(jī)存取存儲(chǔ)器(RRAM)單元的半導(dǎo)體結(jié)構(gòu)或集成電路的一些實(shí)施例的截面圖。

圖1B示出了圖1A的擴(kuò)散阻擋層以及離子庫(kù)區(qū)和數(shù)據(jù)存儲(chǔ)區(qū)的一些實(shí)施例的放大的截面圖。

圖2示出了用于制造具有位于離子庫(kù)區(qū)和數(shù)據(jù)存儲(chǔ)區(qū)之間的擴(kuò)散阻擋層的RRAM單元的半導(dǎo)體結(jié)構(gòu)或集成電路的方法的一些實(shí)施例的流程圖。

圖3至圖13示出了處于各個(gè)制造階段的RRAM單元的半導(dǎo)體結(jié)構(gòu)或集成電路的一些實(shí)施例的一系列截面圖，RRAM單元包括位于離子庫(kù)區(qū)和數(shù)據(jù)存儲(chǔ)區(qū)之間的擴(kuò)散阻擋層。

具體實(shí)施方式

以下公開(kāi)內(nèi)容提供了許多用于實(shí)現(xiàn)本發(fā)明的不同特征的不同實(shí)施例或?qū)嵗?。下面描述了組件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接觸的方式形成的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字符。該重復(fù)是為了簡(jiǎn)單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對(duì)術(shù)語(yǔ)，以描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語(yǔ)旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而本文使用的空間相對(duì)描述符可以同樣地作相應(yīng)的解釋。

電阻式隨機(jī)存取存儲(chǔ)器(RRAM)單元包括布置在頂電極和底電極之間的數(shù)據(jù)存儲(chǔ)區(qū)(例如，包括高k層的區(qū)域)。數(shù)據(jù)存儲(chǔ)區(qū)的可變電阻代表數(shù)據(jù)單元，諸如數(shù)據(jù)位。取決于施加在頂電極和底電極之間的電壓，可變電阻經(jīng)歷對(duì)應(yīng)于數(shù)據(jù)單元的數(shù)據(jù)狀態(tài)的高電阻狀態(tài)和低電阻狀態(tài)之間的可逆變化。高電阻狀態(tài)為高是在于可變電阻超出閾值，而低電阻狀態(tài)為低是在于可變電阻低于閾值。

一種類(lèi)型的RRAM單元采用氧空位來(lái)形成導(dǎo)電路徑。氧基RRAM單元包括布置在數(shù)據(jù)存儲(chǔ)區(qū)上方并且位于數(shù)據(jù)存儲(chǔ)區(qū)和頂電極之間的離子庫(kù)區(qū)(例如，包括高k層和覆蓋層的區(qū)域)。離子庫(kù)區(qū)配置為存儲(chǔ)氧離子并且促進(jìn)數(shù)據(jù)存儲(chǔ)區(qū)內(nèi)的電阻變化。

在RRAM制造工藝結(jié)束時(shí)，將生成電壓施加在頂電極和底電極之間以開(kāi)始形成導(dǎo)電路徑。該生成電壓將氧原子敲出數(shù)據(jù)存儲(chǔ)區(qū)的晶格，從而形成局部氧空位。這些局部氧空位趨于對(duì)準(zhǔn)以形成相對(duì)恒定并且延伸穿過(guò)數(shù)據(jù)存儲(chǔ)區(qū)的導(dǎo)電路徑。然后，可以在頂電極和底電極之間施加置位電壓或復(fù)位電壓以改變數(shù)據(jù)存儲(chǔ)區(qū)的電阻率。當(dāng)施加復(fù)位電壓時(shí)，氧離子移回至數(shù)據(jù)存儲(chǔ)區(qū)，從而填充氧空位并且阻斷導(dǎo)電路徑以增大電阻率。當(dāng)施加置位電壓時(shí)，數(shù)據(jù)存儲(chǔ)區(qū)中的氧離子移至離子庫(kù)區(qū)，從而留下氧空位并且重新形成導(dǎo)電路徑以降低電阻率。

根據(jù)傳統(tǒng)的方法形成的氧基RRAM單元的挑戰(zhàn)與高操作溫度(例如，大于約160攝氏度)下的數(shù)據(jù)保持相關(guān)。當(dāng)在高溫下操作并且形成導(dǎo)電路徑時(shí)(即，RRAM單元處于低電阻狀態(tài))，氧離子緩慢擴(kuò)散至數(shù)據(jù)存儲(chǔ)區(qū)，從而與氧空位重新結(jié)合并且阻斷導(dǎo)電路徑以增大電阻。類(lèi)似地，當(dāng)在高溫下操作并且導(dǎo)電路徑斷路時(shí)(即，RRAM單元處于高電阻狀態(tài))，氧離子緩慢擴(kuò)散至離子庫(kù)區(qū)，從而在數(shù)據(jù)存儲(chǔ)層中留下氧空位并且形成導(dǎo)電路徑以降低電阻率。在用于驗(yàn)證高操作溫度(諸如介于約160攝氏度至200攝氏度之間)下的數(shù)據(jù)保持的烘烤測(cè)試期間通常出現(xiàn)擴(kuò)散。

擴(kuò)散的結(jié)果是數(shù)據(jù)損壞和貧乏或以其他方式降低的數(shù)據(jù)保持。數(shù)據(jù)保持取決于可變電阻的電阻狀態(tài)的持久性。當(dāng)處于高電阻狀態(tài)時(shí)，該擴(kuò)散將可變電阻降低至低電阻狀態(tài)，而當(dāng)處于低電阻狀態(tài)時(shí)，該擴(kuò)散將可變電阻增大至高電阻狀態(tài)。由于數(shù)據(jù)單元的數(shù)據(jù)狀態(tài)對(duì)應(yīng)于可變電阻的電阻狀態(tài)，所以數(shù)據(jù)單元的數(shù)據(jù)狀態(tài)被切換并且因此毀壞。

鑒于以上所述，本申請(qǐng)針對(duì)用于RRAM單元的改進(jìn)的半導(dǎo)體結(jié)構(gòu)，該RRAM單元包括布置在數(shù)據(jù)存儲(chǔ)區(qū)和離子庫(kù)區(qū)之間的擴(kuò)散阻擋層。擴(kuò)散阻擋層用作物理阻擋以防止或以其他方式減慢用于形成導(dǎo)電路徑的離子的擴(kuò)散，即使在烘烤期間(例如，介于約160攝氏度至200攝氏度)和高操作 溫度(例如，大于約160攝氏度)下。此外，在一些實(shí)施例中，擴(kuò)散阻擋層具有負(fù)電荷以用作靜電阻擋并且排斥離子遠(yuǎn)離離子庫(kù)區(qū)和數(shù)據(jù)存儲(chǔ)區(qū)之間的界面。這進(jìn)一步防止或以其他方式減慢離子的擴(kuò)散。擴(kuò)散阻擋層減小數(shù)據(jù)毀壞并且改進(jìn)數(shù)據(jù)保持。甚至更多，在一些實(shí)施例中，擴(kuò)散阻擋層的厚度用來(lái)控制離子庫(kù)區(qū)和數(shù)據(jù)存儲(chǔ)區(qū)的厚度。

參照?qǐng)D1A和圖1B，截面圖100’、100”分別提供RRAM單元102的半導(dǎo)體結(jié)構(gòu)或集成電路的一些實(shí)施例。RRAM單元102布置在半導(dǎo)體襯底(未示出)上方，底部互連結(jié)構(gòu)104(部分示出)布置在RRAM單元102和半導(dǎo)體襯底之間。底部互連結(jié)構(gòu)104包括設(shè)置在底部層間介電(ILD)層108內(nèi)的一個(gè)或多個(gè)底部互連層106。底部ILD層108是或以其他方式包括例如極低k電介質(zhì)(即，具有小于2的介電常數(shù)k的電介質(zhì))，并且底部互連層106是或以其他方式包括例如多晶硅或金屬(諸如銅或鎢)。

RRAM單元102的底電極110布置在底部互連結(jié)構(gòu)104上方。此外，底電極110布置為通過(guò)布置在底電極110和底部互連結(jié)構(gòu)104之間的RRAM單元102的底部擴(kuò)散阻擋層112與底部互連結(jié)構(gòu)104電氣通信。底部擴(kuò)散阻擋層112防止底部互連結(jié)構(gòu)104的材料擴(kuò)散至底電極110。底部擴(kuò)散阻擋層112包括頂部區(qū)114和從頂部區(qū)114向下垂直延伸的底部區(qū)116。底部區(qū)116包括比頂部區(qū)114小的覆蓋區(qū)域并且穿過(guò)包封RRAM單元102的絕緣結(jié)構(gòu)118向下垂直延伸至底部互連結(jié)構(gòu)104。例如，底電極110和底部擴(kuò)散阻擋層112是或以其他方式包括諸如多晶硅、氮化鈦、氮化鉭、鉑、金、銥、釕或鎢的導(dǎo)電材料。在一些實(shí)施例中，底部擴(kuò)散阻擋層112和底電極110是相同的材料。例如，絕緣結(jié)構(gòu)118是或以其他方式包括諸如二氧化硅或氮化硅的介電材料。

布置在底電極110上方的RRAM單元102的數(shù)據(jù)存儲(chǔ)區(qū)120存儲(chǔ)數(shù)據(jù)的單元，諸如位。數(shù)據(jù)存儲(chǔ)區(qū)120包括具有表示數(shù)據(jù)單元的可變電阻的高k數(shù)據(jù)存儲(chǔ)層122(即，具有大于3.9的介電常數(shù)k的數(shù)據(jù)存儲(chǔ)層)。取決于是施加在數(shù)據(jù)存儲(chǔ)區(qū)120兩端的電壓，可變電阻可以在與數(shù)據(jù)的單元的不同數(shù)據(jù)狀態(tài)對(duì)應(yīng)的不同電阻狀態(tài)之間變化。例如，高k數(shù)據(jù)存儲(chǔ)層122是或以其他方式包括諸如氧化鉿(例如，HfO₂)和/或氧化鉿鋁(例如，HfAlO) 的金屬氧化物。此外，例如，氧化鉿鋁中的鋁的量為鋁和鉿的組合量的約0和50％之間。例如，高k數(shù)據(jù)存儲(chǔ)層122和/或數(shù)據(jù)存儲(chǔ)區(qū)120的厚度為約2納米至3.5納米。

RRAM單元102的離子庫(kù)區(qū)124布置在數(shù)據(jù)存儲(chǔ)區(qū)120上方，RRAM單元102的頂部擴(kuò)散阻擋層126布置在數(shù)據(jù)存儲(chǔ)區(qū)120和離子庫(kù)區(qū)124之間。離子庫(kù)區(qū)124存儲(chǔ)諸如氧離子的離子以促進(jìn)數(shù)據(jù)存儲(chǔ)區(qū)120內(nèi)的電阻變化，并且離子庫(kù)區(qū)124的厚度為例如1納米至3納米。離子庫(kù)區(qū)124包括高k儲(chǔ)層128(即，具有大于3.9的介電常數(shù)k的儲(chǔ)層)和布置在高k儲(chǔ)層128上方的、具有比高k儲(chǔ)層128小的覆蓋區(qū)域的覆蓋層130。例如，高k儲(chǔ)層128是或以其他方式包括諸如氧化鉿(例如，HfO₂)或氧化鉿鋁的金屬氧化物。此外，例如，高k儲(chǔ)層128的厚度為約0.5納米至1.5納米和/或?yàn)楦遦數(shù)據(jù)存儲(chǔ)層122的厚度的例如約0.3倍至0.75倍。例如，覆蓋層130是或以其他方式包括諸如鈦、鉿或鋁的金屬或金屬氧化物。此外，覆蓋層130的氧濃度相對(duì)于高k儲(chǔ)層128和/或高k數(shù)據(jù)存儲(chǔ)層122較低。

頂部擴(kuò)散阻擋層126防止或以其他方式減慢材料在數(shù)據(jù)存儲(chǔ)區(qū)120和離子庫(kù)區(qū)124之間的擴(kuò)散。在一些實(shí)施例中，頂部擴(kuò)散阻擋層126包括比高k數(shù)據(jù)存儲(chǔ)層122和高k儲(chǔ)層128更多的負(fù)電荷以進(jìn)一步減慢擴(kuò)散。例如，頂部擴(kuò)散阻擋層126比高k數(shù)據(jù)存儲(chǔ)層122和高k儲(chǔ)層128更負(fù)約3.75。例如，頂部擴(kuò)散阻擋層126具有-1.755×10¹³每平方公分庫(kù)倫的電荷，而高k數(shù)據(jù)存儲(chǔ)層122和高k儲(chǔ)層128具有-4.67×10¹²每平方公分庫(kù)倫的電荷。例如，頂部擴(kuò)散阻擋層126是或以其他方式包括氧化鋁(例如，Al₂O₃)和/或二氧化硅。此外，例如，頂部擴(kuò)散阻擋層126的厚度為約0.5納米至1.5納米和/或?yàn)楦遦數(shù)據(jù)存儲(chǔ)層122的厚度的例如約0.3倍至0.75倍。如之后討論的，頂部擴(kuò)散阻擋層126改進(jìn)數(shù)據(jù)保持。

RRAM單元102的頂電極132布置在覆蓋層130上方，并且RRAM單元102的硬掩模層134布置在覆蓋層130上方。硬掩模層134是來(lái)自于RRAM單元102的制造的殘余材料。例如，頂電極132是或以其他方式包括諸如多晶硅、氮化鈦、氮化鉭、鉑、金、銥、釕或鎢的導(dǎo)電材料。此外，硬掩模層134是或以其他方式包括例如氮化硅。

RRAM單元102的間隔件層136沿著覆蓋層130、硬掩模層134和頂電極132的側(cè)壁圍繞覆蓋層130、硬掩模層134和頂電極132。在RRAM單元102的制造期間，使用間隔件層136以限定相對(duì)于底電極110、高k層122、128以及擴(kuò)散阻擋層112、126的覆蓋層130、頂電極132和硬掩模層134的減小的覆蓋區(qū)域的尺寸。間隔件層136是或以其他方式包括例如氮化硅或多層氧化物-氮化物-氧化物膜。

頂部ILD層138布置在絕緣結(jié)構(gòu)118上方和周?chē)?，并且頂部互連結(jié)構(gòu)140布置在頂部ILD層138上方和頂部ILD層138內(nèi)。頂部互連結(jié)構(gòu)140包括頂部互連層142和從頂部互連層142向下垂直延伸穿過(guò)絕緣結(jié)構(gòu)118和硬掩模層134至頂電極132的頂部通孔層144。頂部通孔層144將頂電極132電連接至頂部互連層142。頂部ILD層138是或以其他方式包括例如，極低k電介質(zhì)(即，具有小于2的介電常數(shù)k的電介質(zhì))。例如，頂部互連層142和頂部通孔層144是或以其他方式包括諸如銅或鎢的金屬。

在RRAM單元102的操作中，數(shù)據(jù)存儲(chǔ)區(qū)120的可變電阻表示數(shù)據(jù)存儲(chǔ)區(qū)120的數(shù)據(jù)單元。通過(guò)在頂電極132和底電極110之間施加電壓來(lái)操控?cái)?shù)據(jù)存儲(chǔ)區(qū)120的可變電阻以改變數(shù)據(jù)單元的狀態(tài)。取決于施加在頂電極和底電極之間的電壓，可變電阻經(jīng)歷與數(shù)據(jù)單元的數(shù)據(jù)狀態(tài)對(duì)應(yīng)的高電阻狀態(tài)和低電阻狀態(tài)之間的可逆變化。高電阻狀態(tài)為高是在于可變電阻超出閾值，而低電阻狀態(tài)為低是在于可變電阻低于閾值。

在一些實(shí)施例中，諸如其中RRAM單元102是氧基RRAM單元，RRAM單元102采用氧空位以操控?cái)?shù)據(jù)存儲(chǔ)區(qū)120的電阻。氧空位是攜帶與兩個(gè)電子相等的電荷且電荷相反的鐵電材料中的點(diǎn)缺陷。當(dāng)在頂電極132和底電極110之間施加置位電壓時(shí)，數(shù)據(jù)存儲(chǔ)區(qū)120中的氧離子穿過(guò)頂部擴(kuò)散阻擋層126移動(dòng)至離子庫(kù)區(qū)124，從而由氧空位重新形成導(dǎo)電路徑(初始由生成電壓形成)并且將可變電阻切換至低電阻狀態(tài)。例如，置位電壓為正電壓。當(dāng)在頂電極132和底電極110之間施加復(fù)位電壓時(shí)，氧離子穿過(guò)頂部擴(kuò)散阻擋層126移回至數(shù)據(jù)存儲(chǔ)區(qū)120，從而填充氧空位并且將可變電阻切換至高電阻狀態(tài)。例如，復(fù)位電壓為負(fù)電壓。

如上所述，在高操作溫度(例如，大于約160攝氏度)下，擴(kuò)散對(duì)于 傳統(tǒng)形成的RRAM單元是個(gè)挑戰(zhàn)。在傳統(tǒng)的RRAM單元中，當(dāng)形成導(dǎo)電路徑時(shí)，氧離子緩慢擴(kuò)散回至數(shù)據(jù)存儲(chǔ)區(qū)120，并且當(dāng)導(dǎo)電路徑斷路時(shí)，氧離子緩慢擴(kuò)散回至離子庫(kù)區(qū)124。隨著擴(kuò)散的進(jìn)行，可變電阻增大或減小，最終，可變電阻的狀態(tài)在高電阻狀態(tài)和低電阻狀態(tài)之間切換。這不期望地改變由可變電阻表示的數(shù)據(jù)單元的狀態(tài)，從而導(dǎo)致數(shù)據(jù)毀壞和減少的數(shù)據(jù)保持。

本發(fā)明的RRAM單元102通過(guò)在數(shù)據(jù)存儲(chǔ)區(qū)120和離子庫(kù)區(qū)124之間添加頂部擴(kuò)散阻擋層126而改進(jìn)了傳統(tǒng)的RRAM單元。頂部擴(kuò)散阻擋層126提供物理阻擋以有利地減慢或消除氧離子在數(shù)據(jù)存儲(chǔ)區(qū)120和離子庫(kù)區(qū)124之間的擴(kuò)散。此外，在頂部擴(kuò)散阻擋層126具有俘獲在其上的負(fù)電荷的實(shí)施例中，頂部擴(kuò)散阻擋層126還提供靜電阻擋以有利地排斥氧離子并且進(jìn)一步減慢或消除氧離子在數(shù)據(jù)存儲(chǔ)區(qū)120和離子庫(kù)區(qū)124之間的擴(kuò)散。通過(guò)減慢或消除氧離子的擴(kuò)散。改進(jìn)了數(shù)據(jù)保持，并且降低了數(shù)據(jù)毀壞的可能性。

雖然結(jié)合氧離子的擴(kuò)散描述了頂部擴(kuò)散阻擋層126的益處，應(yīng)該理解，頂部擴(kuò)散阻擋層126可以用于防止其他類(lèi)型的離子和/或材料的擴(kuò)散。本發(fā)明不應(yīng)解釋為限制于頂部擴(kuò)散阻擋層126僅針對(duì)氧離子。相反，本發(fā)明指向的頂部擴(kuò)散阻擋層126針對(duì)用于形成其他類(lèi)型的RRAM單元中的導(dǎo)電路徑的其他類(lèi)型的離子和/或材料。

參照?qǐng)D2，流程圖200提供了用于制造具有位于離子庫(kù)區(qū)和數(shù)據(jù)存儲(chǔ)區(qū)之間的擴(kuò)散阻擋層的RRAM單元的半導(dǎo)體結(jié)構(gòu)或集成電路的方法的一些實(shí)施例。圖1A和圖1B中示出了RRAM單元的實(shí)例。

根據(jù)該方法，提供布置在半導(dǎo)體襯底上方的底部互連結(jié)構(gòu)(步驟202)。

在底部互連結(jié)構(gòu)上方形成底電極(步驟204)。

在底電極上方形成數(shù)據(jù)存儲(chǔ)區(qū)(步驟206)。數(shù)據(jù)存儲(chǔ)區(qū)包括具有可變電阻的高k數(shù)據(jù)存儲(chǔ)層。

在數(shù)據(jù)存儲(chǔ)區(qū)上方形成擴(kuò)散阻擋層(步驟208)以通過(guò)擴(kuò)散阻擋層防止或減慢離子的擴(kuò)散。有利地，通過(guò)由擴(kuò)散阻擋層減慢或防止離子的擴(kuò)散，改進(jìn)了數(shù)據(jù)保持，并且減少了數(shù)據(jù)毀壞。預(yù)定量的負(fù)電荷可以被俘獲在擴(kuò) 散阻擋層上以幫助減慢擴(kuò)散。

在擴(kuò)散阻擋層上方形成離子庫(kù)區(qū)(步驟210)。離子庫(kù)區(qū)包括高k儲(chǔ)層和位于高k儲(chǔ)層上方的覆蓋層。

在庫(kù)區(qū)上方形成頂電極(步驟212)。

在頂電極上方形成頂部互連結(jié)構(gòu)(步驟214)。

雖然本文中將公開(kāi)的方法(例如，通過(guò)流程圖200描述的方法)示出和描述為一系列步驟或事件，但是將理解，這些步驟或事件的示出順序不應(yīng)解釋為限制意義。例如，一些步驟可以以不同的順序進(jìn)行和/或與除了本文中示出和/或描述的那些之外的其他步驟或事件同時(shí)進(jìn)行。此外，對(duì)于實(shí)現(xiàn)本文中描述的一個(gè)或多個(gè)方面或?qū)嵤├?，可能不是所有示出的步驟都是必需的，并且可以在一個(gè)或多個(gè)單獨(dú)的步驟和/或階段中實(shí)施本文中描述的一個(gè)或多個(gè)步驟。

參照?qǐng)D3至圖13，提供了處于各個(gè)制造階段的RRAM單元的半導(dǎo)體結(jié)構(gòu)或集成電路的一些實(shí)施例的截面圖以說(shuō)明該方法。雖然關(guān)于該方法描述了圖3至圖13，但是將理解，圖3至圖13中公開(kāi)的結(jié)構(gòu)不限于該方法，恰恰相反，圖3至圖13中公開(kāi)的結(jié)構(gòu)可以單獨(dú)地作為獨(dú)立于該方法的結(jié)構(gòu)。類(lèi)似地，雖然關(guān)于圖3至圖13描述了該方法，但是將理解，該方法不限于圖3至圖13中公開(kāi)的結(jié)構(gòu)，恰恰相反，該方法可以單獨(dú)地獨(dú)立于圖3至圖13中公開(kāi)的結(jié)構(gòu)。

圖3至圖9示出了對(duì)應(yīng)于步驟202至212的一些實(shí)施例的截面圖300至900。

如圖3所示，提供布置在半導(dǎo)體襯底(未示出)上方的底部互連結(jié)構(gòu)104(部分地示出)。底部互連結(jié)構(gòu)104包括設(shè)置在底部ILD層108內(nèi)的一個(gè)或多個(gè)底部互連層106。底部ILD層108是或以其他方式包括例如極低k電介質(zhì)，而底部互連層106是或以其他方式包括例如多晶硅或者諸如銅或鎢的金屬。

如圖3所示，在底部互連結(jié)構(gòu)104上方形成底部絕緣層302。例如，底部絕緣層302是或以其他方式包括諸如二氧化硅或氮化硅的介電材料。

如圖4所示，實(shí)施穿過(guò)底部絕緣層302的第一蝕刻，從而形成暴露一 個(gè)底部互連層106的絕緣孔402。

如圖5所示，在剩余的底部絕緣層302’上方形成底部擴(kuò)散阻擋層112’以填充絕緣孔402并且涂布剩余的底部絕緣層302’的頂面。例如，通過(guò)諸如化學(xué)汽相沉積和物理汽相沉積的沉積技術(shù)來(lái)形成底部擴(kuò)散阻擋層112’。例如，底部擴(kuò)散阻擋層112’是或以其他方式包括諸如多晶硅、氮化鈦、氮化鉭、鉑、金、銥、釕或鎢的導(dǎo)電材料。

也如圖5所示，在底部擴(kuò)散阻擋層112’上方形成底電極層502。在一些實(shí)施例中，通過(guò)原子層沉積(ALD)工藝形成底電極層502。例如，底電極層502是或以其他方式包括諸如多晶硅、氮化鈦、氮化鉭、鉑、金、銥、釕或鎢的導(dǎo)電材料。在一些實(shí)施例中，底部擴(kuò)散阻擋層112’和底電極層502是或以其他方式包括相同的導(dǎo)電材料和/或由相同的沉積形成。

也如圖5所示，在底電極層502上方形成具有可變電阻的數(shù)據(jù)存儲(chǔ)區(qū)120’，其中可變電阻表示數(shù)據(jù)的單元，諸如數(shù)據(jù)的位。數(shù)據(jù)存儲(chǔ)區(qū)120’的形成包括通過(guò)例如ALD工藝形成具有可變電阻的高k數(shù)據(jù)存儲(chǔ)層122’。取決于施加在數(shù)據(jù)存儲(chǔ)區(qū)120’(并且因此數(shù)據(jù)存儲(chǔ)層122’)兩端的電壓，數(shù)據(jù)存儲(chǔ)區(qū)120’的可變電阻在與數(shù)據(jù)單元的不同數(shù)據(jù)狀態(tài)對(duì)應(yīng)的不同電阻狀態(tài)之間切換。例如，數(shù)據(jù)存儲(chǔ)區(qū)120’和/或高k數(shù)據(jù)存儲(chǔ)層122’是或以其他方式包括諸如氧化鉿和/或氧化鉿鋁的金屬氧化物。例如，氧化鉿鋁中的鋁的量介于鋁和鉿的組合量的約0和50％之間。此外，例如，數(shù)據(jù)存儲(chǔ)區(qū)120’和/或高k數(shù)據(jù)存儲(chǔ)層122’的厚度為約2納米至3.5納米。

也如圖5所示，通過(guò)例如ALD工藝在數(shù)據(jù)存儲(chǔ)區(qū)120’上方形成頂部擴(kuò)散阻擋層126’。頂部擴(kuò)散阻擋層126’防止或以其他方式減慢諸如氧離子的材料擴(kuò)散穿過(guò)頂部擴(kuò)散阻擋層126’。在一些實(shí)施例中，頂部擴(kuò)散阻擋層126’包括負(fù)電荷以排斥離子遠(yuǎn)離頂部擴(kuò)散阻擋層126’。例如，通過(guò)由于在沉積工藝期間形成的缺陷(例如，O-填隙原子、Al-空位等)的負(fù)電荷高k特性和/或通過(guò)高k介電層和氧化硅層之間的界面處的充電現(xiàn)象，出現(xiàn)負(fù)電荷。此外，在一些實(shí)施例中，頂部擴(kuò)散阻擋層126’比高k數(shù)據(jù)存儲(chǔ)層122’更負(fù)約3.75。例如，頂部擴(kuò)散阻擋層126’具有-1.755×10¹³每平方公分庫(kù)倫的電荷，而高k數(shù)據(jù)存儲(chǔ)層122’具有-4.67×10¹²每平方公分庫(kù)倫的電荷。例如， 頂部擴(kuò)散阻擋層126’是或以其他方式包括氧化鋁和/或二氧化硅。此外，例如，頂部擴(kuò)散阻擋層126’的厚度為約0.5納米至1.5納米和/或?yàn)楦遦數(shù)據(jù)存儲(chǔ)層122’的厚度的例如約0.3倍至0.75倍。

也如圖5所示，在頂部擴(kuò)散阻擋層126’上方形成離子庫(kù)區(qū)124’。離子庫(kù)區(qū)124’存儲(chǔ)諸如氧離子的離子以促進(jìn)數(shù)據(jù)存儲(chǔ)區(qū)120’在不同電阻狀態(tài)之間的切換。離子庫(kù)區(qū)124’的厚度為例如1納米至3納米。離子庫(kù)區(qū)124’的形成包括通過(guò)例如ALD工藝在頂部擴(kuò)散阻擋層126’上方形成高k儲(chǔ)層128’和在高k儲(chǔ)層128’上方形成覆蓋層130’。例如，高k儲(chǔ)層128’是或以其他方式包括諸如氧化鉿或氧化鉿鋁的金屬氧化物。此外，例如，高k儲(chǔ)層128’的厚度為約0.5納米至1.5納米和/或?yàn)楦遦數(shù)據(jù)存儲(chǔ)層122’的厚度的例如約0.3倍至0.75倍。例如，覆蓋層130’是或以其他方式包括諸如鈦、鉿或鋁的金屬或金屬氧化物，覆蓋層130’的氧濃度相對(duì)于高k儲(chǔ)層128’和/或高k數(shù)據(jù)存儲(chǔ)層122’的氧濃度較低。

在一些實(shí)施例中，頂部擴(kuò)散阻擋層126’用于控制數(shù)據(jù)存儲(chǔ)區(qū)120’和離子庫(kù)區(qū)124’的厚度。即，傳統(tǒng)形成的RRAM單元的數(shù)據(jù)存儲(chǔ)區(qū)和離子庫(kù)區(qū)均包括共用高k層的區(qū)域。取決于傳統(tǒng)的RRAM單元的操作參數(shù)，傳統(tǒng)的庫(kù)區(qū)延伸進(jìn)共用高k層的量為可變量。因此，在制造時(shí)僅大約知道傳統(tǒng)的數(shù)據(jù)存儲(chǔ)區(qū)和傳統(tǒng)的庫(kù)區(qū)的厚度。擴(kuò)散阻擋層126’防止高k層的共享并且限定數(shù)據(jù)存儲(chǔ)區(qū)120’和離子庫(kù)區(qū)124’之間的清晰的邊界。這進(jìn)而允許在制造時(shí)基于擴(kuò)散阻擋層126’的位置來(lái)精確地設(shè)定數(shù)據(jù)存儲(chǔ)區(qū)120’和離子庫(kù)區(qū)124’的厚度。

也如圖5所示，在離子庫(kù)區(qū)124’上方形成頂電極層504。在一些實(shí)施例中，通過(guò)化學(xué)汽相沉積或物理汽相沉積形成頂電極層504。例如，頂電極層504是或以其他方式包括諸如多晶硅、氮化鈦、氮化鉭、鉑、金、銥、釕或鎢的導(dǎo)電材料。

也如圖5所示，在頂電極層504上方形成硬掩模層134’。例如，硬掩模層134是或以其他方式包括氮化硅或多層氮化物-氧化物-氮化物膜。

如圖6所示，實(shí)施穿過(guò)硬掩模層134’、頂電極層504和覆蓋層130’的第二蝕刻以去除圍繞RRAM單元核心區(qū)602的這些層130’、134’、504的 外圍部分。在實(shí)施第二蝕刻中，由頂電極層504形成頂電極132。在一些實(shí)施例中，實(shí)施第二蝕刻包括：在硬掩模層134’的頂面上方形成第一光刻膠層，圖案化光刻膠層，以及向圖案化的光刻膠層604施加蝕刻劑。此外，在一些實(shí)施例中，第二蝕刻包括多個(gè)子蝕刻。

如圖7所示，沿著高k儲(chǔ)層128’和剩余的硬掩模層134”的頂面以及沿著剩余的離子庫(kù)區(qū)124”、剩余的硬掩模層134”、頂電極132和剩余的覆蓋層130的側(cè)壁共形地形成間隔件層136’。例如，間隔件層136’是或以其他方式包括氮化硅或多層氮化物-氧化物-氮化物膜。在一些實(shí)施例中，間隔件層136’是或以其他方式包括與剩余的硬掩模層134”相同的材料。

如圖8所示，對(duì)間隔件層136’實(shí)施第三蝕刻以去除間隔件層136’的水平伸展部分并且留下用作剩余的硬掩模層134”、頂電極132和剩余的覆蓋層130的側(cè)壁的襯墊的那些伸展部分。在一些實(shí)施例中，實(shí)施的第三蝕刻的持續(xù)時(shí)間足以去除間隔件層136’的大約整個(gè)厚度。

如圖9所示，實(shí)施穿過(guò)高k儲(chǔ)層128’、頂部擴(kuò)散阻擋層126’、高k數(shù)據(jù)存儲(chǔ)層122’、底電極層502和底部擴(kuò)散阻擋層112’的第四蝕刻以去除未由剩余的硬掩模層134”和剩余的間隔件層136掩蔽的這些層112’、122’、126’、128’、502的外圍部分。在實(shí)施第四蝕刻中，由底電極層502形成底電極110。

圖10至圖13示出了與步驟214對(duì)應(yīng)的一些實(shí)施例的截面圖1000至1300。

如圖10所示，在剩余的底部絕緣層302’、剩余的底部擴(kuò)散阻擋層112、底電極110、剩余的高k數(shù)據(jù)存儲(chǔ)層122、頂部擴(kuò)散阻擋層126、剩余的高k儲(chǔ)層128、剩余的間隔件層136和剩余的硬掩模層134”上方共形地形成頂部絕緣層1002。例如，頂部絕緣層1002是或以其他方式包括諸如二氧化硅或氮化硅的介電材料。

也如圖10所示，在頂部絕緣層1002上方和周?chē)纬身敳縄LD層138’。例如，頂部ILD層138’具有平坦的頂面。此外，例如，頂部ILD層138’是或以其他方式包括極低k電介質(zhì)。

如圖11所示，對(duì)頂部ILD層138’、頂部絕緣層1002和剩余的硬掩模 層134”實(shí)施第五蝕刻以形成暴露頂電極132的頂部導(dǎo)通孔1102。

如圖12所示，在剩余的頂部ILD層138上方形成頂部互連結(jié)構(gòu)140’。通過(guò)形成填充頂部導(dǎo)通孔1102或以其他方式用作頂部導(dǎo)通孔1102的內(nèi)襯的頂部通孔層144以及在剩余的頂部ILD層138和頂部通孔層144上方形成頂部互連層142’來(lái)形成頂部互連結(jié)構(gòu)140’。在一些實(shí)施例中，作為相同沉積的部分而形成頂部通孔層144和頂部互連層142’。例如，頂部互連層142’和頂部通孔層144是或以其他方式包括諸如銅或鎢的金屬。

如圖13所示，實(shí)施穿過(guò)頂部互連層142’的選擇部分的第六蝕刻以在頂部互連層142’中形成電極、互連件等。

因此，從上可以理解，本發(fā)明提供了RRAM單元的集成電路。集成電路包括底電極和布置在底電極上方的具有可變電阻的數(shù)據(jù)存儲(chǔ)區(qū)。該集成電路還包括布置在數(shù)據(jù)存儲(chǔ)區(qū)上方的擴(kuò)散阻擋層、布置在擴(kuò)散阻擋層上方的離子庫(kù)區(qū)以及布置在離子庫(kù)區(qū)上方的頂電極。

在其他實(shí)施例中，本發(fā)明提供了一種用于制造RRAM單元的集成電路的方法。形成底電極，以及在底電極上方形成具有可變電阻的數(shù)據(jù)存儲(chǔ)區(qū)。在數(shù)據(jù)存儲(chǔ)區(qū)上方形成擴(kuò)散阻擋層，在擴(kuò)散阻擋層上方形成離子庫(kù)區(qū)，以及在離子庫(kù)區(qū)上方形成頂電極。

在又其他實(shí)施例中，本發(fā)明提供了RRAM單元的集成電路。集成電路包括底電極、具有可變電阻和超過(guò)3.9的介電常數(shù)的高k數(shù)據(jù)存儲(chǔ)層、和布置在高k數(shù)據(jù)存儲(chǔ)層上方的擴(kuò)散阻擋層。該集成電路還包括具有超過(guò)3.9的介電常數(shù)的高k儲(chǔ)層、相對(duì)于高k儲(chǔ)層具有較低氧濃度的覆蓋層、以及布置在覆蓋層上方的頂電極。

上面概述了若干實(shí)施例的特征，使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或修改用于實(shí)施與本文所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢(shì)的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。