本發(fā)明是有關(guān)于一種芯片封裝結(jié)構(gòu)，且特別是有關(guān)于一種芯片封裝結(jié)構(gòu)及其制作方法。

背景技術(shù)：

半導(dǎo)體封裝技術(shù)包含有許多封裝形態(tài)，其中屬于四方扁平封裝系列的四方扁平無(wú)引腳(QFN)封裝具有較短的信號(hào)傳遞路徑及相對(duì)較快的信號(hào)傳遞速度，因此一直是低腳位(low pin count)構(gòu)裝類型的主流之一。

一般而言，在四方扁平無(wú)引腳封裝的制造過(guò)程中，會(huì)先將芯片配置于導(dǎo)線架上，并通過(guò)打線接合(wire bonding)或覆晶接合(flip chip)等方式使芯片電性連接于導(dǎo)線架。之后，通過(guò)封裝膠體來(lái)包覆設(shè)置于導(dǎo)線架上的芯片及芯片與導(dǎo)線架之間的電性接點(diǎn)。在上述封裝結(jié)構(gòu)以其導(dǎo)線架設(shè)置于電路板或其他電子元件時(shí)，芯片僅能通過(guò)導(dǎo)線架電性連接至電路板或其他電子元件。換言之，現(xiàn)有的四方扁平無(wú)引腳封裝存在著外接至電路板或其他電子元件的端子數(shù)不足的情形。

舉例來(lái)說(shuō)，現(xiàn)有技術(shù)中在芯片上形成多個(gè)焊球(solder ball)，以提高四方扁平無(wú)引腳封裝外接至電路板或其他電子元件的端子數(shù)。為使這些焊球暴露于封裝膠體外以作為外接端子，需進(jìn)一步通過(guò)機(jī)械研磨的方式來(lái)去除覆蓋這些焊球及導(dǎo)線架的封裝膠體，使焊球可以露出部份截面積，以供后續(xù)連接外接端子使用。雖然，通過(guò)在芯片上形成多個(gè)焊球，并使這些焊球暴露于封裝膠體外，可達(dá)到提高四方扁平無(wú)引腳封裝的外接端子的數(shù)量的目的，然而，為避免各錫球彼此間形成橋接，因此任兩相鄰的焊球之間需保有較大的間距(pitch)，再加上，焊球的尺寸大小具有一定程度的限制，否則將會(huì)在芯片上形成這些焊球的過(guò)程中產(chǎn)生任兩相鄰的焊球互連的情況。在微間距化日趨嚴(yán)格的要求下，上述封裝技術(shù)與封裝結(jié)構(gòu)并不符合高密度半導(dǎo)體封裝的微間距(fine pitch)的需求。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種芯片封裝結(jié)構(gòu)及其制作方法，以符合高密度半導(dǎo)體封裝的微間距的需求。

本發(fā)明提出一種芯片封裝結(jié)構(gòu)，其包括芯片、導(dǎo)線架以及封裝膠體；芯片具有有源表面以及位于有源表面上的多個(gè)第一導(dǎo)電柱與多個(gè)第二導(dǎo)電柱；導(dǎo)線架具有多個(gè)內(nèi)引腳；芯片設(shè)置于導(dǎo)線架上；在導(dǎo)線架的芯片配置區(qū)內(nèi)，各個(gè)第一導(dǎo)電柱接合于對(duì)應(yīng)的內(nèi)引腳，且各個(gè)第二導(dǎo)電柱位于這些內(nèi)引腳之間；各個(gè)第一導(dǎo)電柱的端部及各個(gè)第二導(dǎo)電柱的端部分別設(shè)置有導(dǎo)電材料；封裝膠體包覆芯片、這些第一導(dǎo)電柱、這些第二導(dǎo)電柱以及這些內(nèi)引腳，其中封裝膠體具有對(duì)應(yīng)于這些第二導(dǎo)電柱而設(shè)置的多個(gè)開(kāi)孔，以暴露出位于各個(gè)第二導(dǎo)電柱的端部的導(dǎo)電材料的部分。

本發(fā)明提出一種芯片封裝結(jié)構(gòu)的制作方法，其包括以下步驟：首先，提供芯片，此芯片具有有源表面；接著，形成多個(gè)第一導(dǎo)電柱與多個(gè)第二導(dǎo)電柱在有源表面上，并在各個(gè)第一導(dǎo)電柱的端部及各個(gè)第二導(dǎo)電柱的端部進(jìn)一步形成導(dǎo)電材料；接著，提供導(dǎo)線架，此導(dǎo)線架具有多個(gè)內(nèi)引腳；將芯片設(shè)置于導(dǎo)線架上，使各個(gè)第一導(dǎo)電柱在導(dǎo)線架的芯片配置區(qū)內(nèi)接合于對(duì)應(yīng)的內(nèi)引腳上，且各個(gè)第二導(dǎo)電柱位于這些內(nèi)引腳之間；接著，形成封裝膠體，以包覆芯片、這些第一導(dǎo)電柱、這些第二導(dǎo)電柱以及這些內(nèi)引腳；之后，形成多個(gè)開(kāi)孔在封裝膠體，以暴露出位于各個(gè)第二導(dǎo)電柱的端部的導(dǎo)電材料的部分。

本發(fā)明提出一種芯片封裝結(jié)構(gòu)的制作方法，其包括以下步驟：首先，提供芯片，此芯片具有有源表面；接著，形成多個(gè)第一導(dǎo)電柱與多個(gè)第二導(dǎo)電柱在有源表面上，并在各個(gè)第一導(dǎo)電柱的端部進(jìn)一步形成第一導(dǎo)電材料；接著，提供導(dǎo)線架，此導(dǎo)線架具有多個(gè)內(nèi)引腳；接著，將芯片設(shè)置于導(dǎo)線架上，使各個(gè)第一導(dǎo)電柱在導(dǎo)線架的芯片配置區(qū)內(nèi)接合于對(duì)應(yīng)的內(nèi)引腳上，且各個(gè)第二導(dǎo)電柱位于這些內(nèi)引腳之間；形成封裝膠體，以包覆芯片、這些第一導(dǎo)電柱、這些第二導(dǎo)電柱以及這些內(nèi)引腳；接著，形成多個(gè)開(kāi)孔在封裝膠體，以暴露出各個(gè)第二導(dǎo)電柱的端部；之后，形成第二導(dǎo)電材料在各個(gè)開(kāi)孔內(nèi)，以連接對(duì)應(yīng)的第二導(dǎo)電柱的端部，其中各個(gè)開(kāi)孔由對(duì)應(yīng)的第二導(dǎo)電材料所填滿。

基于上述，本發(fā)明是先在芯片的有源表面上形成多個(gè)第一導(dǎo)電柱與多個(gè)第二導(dǎo)電柱，其中第一導(dǎo)電柱是作為連接導(dǎo)線架所用，而第二導(dǎo)電柱則是作為后續(xù)連接外部電子元件的外接端子。在將各個(gè)第一導(dǎo)電柱接合于導(dǎo)線架的對(duì)應(yīng)的內(nèi)引腳后，高度較第一導(dǎo)電柱為高的各個(gè)第二導(dǎo)電柱會(huì)延伸至由這些內(nèi)引腳所定義出的鏤空部且實(shí)質(zhì)上未超出導(dǎo)線架的底部。接著，在通過(guò)封裝膠體包覆芯片、第一導(dǎo)電柱、第二導(dǎo)電柱以及內(nèi)引腳后，移除覆蓋各個(gè)第二導(dǎo)電柱的端部的封裝膠體以形成多個(gè)開(kāi)孔，從而暴露出各個(gè)第二導(dǎo)電柱的端部。之后，將導(dǎo)線架設(shè)置于電路板上，并回焊各個(gè)開(kāi)孔內(nèi)的導(dǎo)電材料或?qū)щ姴牧吓c焊料的組合，以形成電性連接電路板與對(duì)應(yīng)的第二導(dǎo)電柱的導(dǎo)電接點(diǎn)。

換言之，通過(guò)上述制作流程而得的芯片封裝結(jié)構(gòu)，其芯片可分別通過(guò)導(dǎo)線架以及形成于有源表面上的第二導(dǎo)電柱電性連接于電路板，且任兩相鄰的第一導(dǎo)電柱與第二導(dǎo)電柱之間或任兩相鄰的第二導(dǎo)電柱之間可具有較小的間距，因此芯片封裝結(jié)構(gòu)不僅可提高其外接端子的數(shù)量，也可符合高密度半導(dǎo)體封裝的微間距的需求。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下。

附圖說(shuō)明

圖1A至圖1F是本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的制作流程示意圖；

圖2A至圖2F是本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的制作流程示意圖。

附圖標(biāo)記說(shuō)明：

100、100A：芯片封裝結(jié)構(gòu)；

110：芯片；

111：有源表面；

112：背面；

113：側(cè)表面；

120：第一導(dǎo)電柱；

121、131：端部；

130：第二導(dǎo)電柱；

140、141：導(dǎo)電材料；

140a、141a、141b：導(dǎo)電接點(diǎn)；

150：導(dǎo)線架；

151：內(nèi)引腳；

152：芯片配置區(qū)；

153：鏤空部；

154：底部；

160：封裝膠體；

161：開(kāi)孔；

170：焊料；

180：電路板；

191：錫料；

192：錫膏；

D1、D2：間距。

具體實(shí)施方式

圖1A至圖1F是本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的制作流程示意圖，其中圖1B也同時(shí)示出形成多個(gè)第一導(dǎo)電柱與第二導(dǎo)電柱在芯片的有源表面后的底視圖。請(qǐng)先參考圖1A，提供芯片110，其中芯片110具有有源表面111、相對(duì)于有源表面111的背面112及連接有源表面111與背面的側(cè)表面113。接著，請(qǐng)參考圖1B，形成多個(gè)第一導(dǎo)電柱120與多個(gè)第二導(dǎo)電柱130在有源表面111上，并在各個(gè)第一導(dǎo)電柱120的端部121進(jìn)一步形成導(dǎo)電材料140及各個(gè)第二導(dǎo)電柱130的端部131進(jìn)一步形成導(dǎo)電材料141。通常而言，這些第一導(dǎo)電柱120與這些第二導(dǎo)電柱130可通過(guò)濺鍍、印刷、電鍍、化學(xué)鍍或電化學(xué)沉積(ECD)等方式而形成有源表面111上，而導(dǎo)電材料140與導(dǎo)電材料141可通過(guò)電鍍或印刷等方式而分別形成于對(duì)應(yīng)的第一導(dǎo)電柱120的端部121及對(duì)應(yīng)的第二導(dǎo)電柱130的端部131上。

此處，各個(gè)第一導(dǎo)電柱120較各個(gè)第二導(dǎo)電柱130靠近側(cè)表面113。換個(gè)角度來(lái)說(shuō)，這些第一導(dǎo)電柱120設(shè)置靠近芯片外圍，而這些第二導(dǎo)電柱130相對(duì)于這些第一導(dǎo)電柱120設(shè)置于芯片中央，因此這些第一導(dǎo)電柱120例如是環(huán)繞設(shè)置于這些第二導(dǎo)電柱130的周圍。詳細(xì)而言，第一導(dǎo)電柱120主要 是作為連接導(dǎo)線架150(示出于圖1C)所用，而第二導(dǎo)電柱130則是作為后續(xù)連接外部電子元件的外接端子，因此各個(gè)第一導(dǎo)電柱120的高度例如是低于各個(gè)第二導(dǎo)電柱130的高度。另一方面，任兩相鄰的第一導(dǎo)電柱120與第二導(dǎo)電柱130之間的間距D1或任兩相鄰的第二導(dǎo)電柱130之間的間距D2例如是介于50微米至200微米之間。相較于現(xiàn)有技術(shù)在芯片上形成多個(gè)焊球，以提高四方扁平無(wú)引腳封裝外接至電路板或其他電子元件的端子數(shù)而言，本實(shí)施例通過(guò)在有源表面111上形成多個(gè)第一導(dǎo)電柱120與多個(gè)第二導(dǎo)電柱130的方式，可使任兩相鄰的第一導(dǎo)電柱120與第二導(dǎo)電柱130之間或任兩相鄰的第二導(dǎo)電柱130之間具有較小的間距，以符合高密度半導(dǎo)體封裝的微間距的需求。

在本實(shí)施例中，第一導(dǎo)電柱120與第二導(dǎo)電柱130都例如是由銅或銅合金所構(gòu)成，但本發(fā)明不限于此。在其他實(shí)施例中，也可采用其他導(dǎo)電性佳的金屬或金屬合金，例如是金、銀、鎳等金屬，以構(gòu)成第一導(dǎo)電柱120與第二導(dǎo)電柱130。另一方面，導(dǎo)電材料140與導(dǎo)電材料141都例如是由錫或錫合金所構(gòu)成，但本發(fā)明不限于此。在其他實(shí)施例中，也可采用其他導(dǎo)電性佳的金屬或金屬合金，以在對(duì)應(yīng)的第一導(dǎo)電柱120的端部121形成導(dǎo)電材料140及對(duì)應(yīng)的第二導(dǎo)電柱130的端部131形成導(dǎo)電材料141。

接著，請(qǐng)參考圖1C，提供導(dǎo)線架150，其中導(dǎo)線架150具有多個(gè)內(nèi)引腳151(示意地示出兩個(gè))，并通過(guò)多個(gè)內(nèi)引腳151的上表面共同定義出芯片配置區(qū)152，以共同承置芯片110，并在各個(gè)內(nèi)引腳151往芯片110延伸方向的端部下表面，利用半蝕刻處理形成鏤空部153。接著，以芯片110的有源表面111面向?qū)Ь€架150并使各個(gè)第一導(dǎo)電柱120對(duì)準(zhǔn)于對(duì)應(yīng)的內(nèi)引腳151。之后，通過(guò)回焊處理將芯片110固定于導(dǎo)線架150上。此時(shí)，各個(gè)第一導(dǎo)電柱120會(huì)在導(dǎo)線架150的芯片配置區(qū)152內(nèi)接合于對(duì)應(yīng)的內(nèi)引腳151上。詳細(xì)而言，使各個(gè)第一導(dǎo)電柱120接合于對(duì)應(yīng)的內(nèi)引腳151上的方法可包括回焊或超音波熱壓合等加熱接合方式，其中圖1B所示的位于各個(gè)第一導(dǎo)電柱120的端部121的導(dǎo)電材料140會(huì)形成電性連接各個(gè)第一導(dǎo)電柱120與對(duì)應(yīng)的內(nèi)引腳151的導(dǎo)電接點(diǎn)140a。

由于各個(gè)第二導(dǎo)電柱130的高度高于各個(gè)第一導(dǎo)電柱120的高度，因此在使各個(gè)第一導(dǎo)電柱120接合于對(duì)應(yīng)的內(nèi)引腳151上后，各個(gè)第二導(dǎo)電柱130 會(huì)延伸至由這些內(nèi)引腳151所定義出的導(dǎo)線架150的鏤空部153。也就是說(shuō)，各個(gè)第二導(dǎo)電柱130會(huì)自有源表面111延伸至鏤空部153，且實(shí)質(zhì)上未超出導(dǎo)線架150的底部154。在另一實(shí)施例中，第一導(dǎo)電柱120的高度與第二導(dǎo)電柱130的高度可為相同高度，另在第二導(dǎo)電柱130上形成較第一導(dǎo)電柱120上的導(dǎo)電材料為厚的導(dǎo)電材料，以使第二導(dǎo)電柱130與其端部131上的導(dǎo)電材料的整體高度高于第一導(dǎo)電柱120與其端部121上的導(dǎo)電材料的整體高度，藉以在芯片110設(shè)置于導(dǎo)線架150后，使第二導(dǎo)電柱130與其端部131上的導(dǎo)電材料延伸至鏤空部153。

接著，請(qǐng)參考圖1D，形成封裝膠體160，以包覆芯片110、這些第一導(dǎo)電柱120、這些第二導(dǎo)電柱130以及這些內(nèi)引腳151。更詳細(xì)而言，封裝膠體160會(huì)包覆各個(gè)第一導(dǎo)電柱120與對(duì)應(yīng)的內(nèi)引腳151之間的導(dǎo)電接點(diǎn)140a，并且填滿整個(gè)鏤空部153，進(jìn)而將位于各個(gè)第二導(dǎo)電柱130的端部131的導(dǎo)電材料141包覆起來(lái)。然后，例如通過(guò)雷射鉆孔的方式將覆蓋于各個(gè)第二導(dǎo)電柱130的端部131的部分封裝膠體160去除，以形成對(duì)應(yīng)于各個(gè)第二導(dǎo)電柱130的端部131的多個(gè)開(kāi)孔161，從而暴露出位于各個(gè)第二導(dǎo)電柱130的端部131的導(dǎo)電材料141的部分。

請(qǐng)參考圖1E，填入焊料170在各個(gè)開(kāi)孔161，其中焊料170可為與導(dǎo)電材料140、141相同的材料所構(gòu)成，例如錫料或助焊劑，并填滿各個(gè)開(kāi)孔161內(nèi)。

在上板處理時(shí)，可在導(dǎo)線架150的底部進(jìn)一步形成具有預(yù)定量的錫料191，形成的方式例如是電鍍。請(qǐng)參考圖1E與圖1F，提供電路板180，并將導(dǎo)線架150設(shè)置于電路板180上。此時(shí)，導(dǎo)線架150例如是位于芯片110與電路板180之間。然后，進(jìn)行回焊處理，使位于導(dǎo)線架150的底部的錫料191與電路板180上對(duì)應(yīng)設(shè)置的導(dǎo)電接點(diǎn)141a形成電性連接，以及位于各個(gè)開(kāi)孔161內(nèi)的焊料170、導(dǎo)電材料141與電路板180上對(duì)應(yīng)于各個(gè)開(kāi)孔161設(shè)置的導(dǎo)電接點(diǎn)141b形成電性連接。值得一提的是，如圖1E所示，電路板180上的導(dǎo)電接點(diǎn)141a、141b上可個(gè)別設(shè)有錫膏192，藉以與導(dǎo)線架150形成較佳的結(jié)合性。至此，本實(shí)施例的芯片封裝結(jié)構(gòu)100已大致完成。

在本實(shí)施例中，由于芯片封裝結(jié)構(gòu)100的芯片110可分別通過(guò)導(dǎo)線架150以及形成于有源表面111上的第二導(dǎo)電柱130電性連接于電路板180，且任 兩相鄰的第一導(dǎo)電柱120與第二導(dǎo)電柱130之間或任兩相鄰的第二導(dǎo)電柱130之間可具有較小的間距，因此芯片封裝結(jié)構(gòu)100不僅可提高其外接端子的數(shù)量，也可符合高密度半導(dǎo)體封裝的微間距的需求。再加上，第一導(dǎo)電柱120與第二導(dǎo)電柱130的材質(zhì)為硬度較高的金屬(例如銅)以電鍍方式制作而成，因此可制造出較小尺寸且熔點(diǎn)較高的金屬柱，不會(huì)如同傳統(tǒng)錫球在回焊接合時(shí)容易發(fā)生溢流而產(chǎn)生橋接短路的問(wèn)題。

以下將列舉其他實(shí)施例以作為說(shuō)明。在此必須說(shuō)明的是，下述實(shí)施例沿用前述實(shí)施例的元件標(biāo)號(hào)與部分內(nèi)容，其中采用相同的標(biāo)號(hào)來(lái)表示相同或近似的元件，并且省略了相同技術(shù)內(nèi)容的說(shuō)明。關(guān)于省略部分的說(shuō)明可參考前述實(shí)施例，下述實(shí)施例不再重復(fù)贅述。

圖2A至圖2F是本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的制作流程示意圖。請(qǐng)先參考圖2A與圖2B，在本實(shí)施例中，在芯片110的有源表面111上形成多個(gè)第一導(dǎo)電柱120與多個(gè)第二導(dǎo)電柱130的方式與上述實(shí)施例的芯片封裝結(jié)構(gòu)100大致相同，在此便不再贅述。不同的是，在圖2B所示的制作步驟中，并未在各個(gè)第二導(dǎo)電柱的端部131形成導(dǎo)電材料。

接著，請(qǐng)先參考圖2C，使各個(gè)第一導(dǎo)電柱120對(duì)準(zhǔn)于對(duì)應(yīng)的內(nèi)引腳151而將芯片110設(shè)置于導(dǎo)線架150上。此時(shí)，各個(gè)第一導(dǎo)電柱120會(huì)在導(dǎo)線架150的芯片配置區(qū)152內(nèi)接合于對(duì)應(yīng)的內(nèi)引腳151上。然后，回焊如圖2B所示的位于各個(gè)第一導(dǎo)電柱120的端部121的導(dǎo)電材料140，以形成電性連接各個(gè)第一導(dǎo)電柱120與對(duì)應(yīng)的內(nèi)引腳151的導(dǎo)電接點(diǎn)140a。

接著，請(qǐng)參考圖2D，形成封裝膠體160，以包覆芯片110、這些第一導(dǎo)電柱120、這些第二導(dǎo)電柱130以及這些內(nèi)引腳150。更詳細(xì)而言，封裝膠體160會(huì)包覆各個(gè)第一導(dǎo)電柱120與對(duì)應(yīng)的內(nèi)引腳151之間的導(dǎo)電接點(diǎn)140a，并且填滿鏤空部153，進(jìn)而將各個(gè)第二導(dǎo)電柱130的端部131包覆起來(lái)。然后，例如通過(guò)雷射鉆孔的方式將覆蓋于各個(gè)第二導(dǎo)電柱130的端部131的部分封裝膠體160去除，以形成對(duì)應(yīng)于各個(gè)第二導(dǎo)電柱130的端部131的多個(gè)開(kāi)孔161，從而暴露出各個(gè)第二導(dǎo)電柱130的端部131。

接著，請(qǐng)參考圖2E，例如通過(guò)電鍍或印刷等方式形成導(dǎo)電材料141在各個(gè)開(kāi)孔161，其中導(dǎo)電材料141可為錫或錫合金，填滿各個(gè)開(kāi)孔161并連接對(duì)應(yīng)的第二導(dǎo)電柱130的端部131。在上板處理時(shí)，可在導(dǎo)線架150的底部 154進(jìn)一步形成具有預(yù)定量的錫料191，形成的方式例如是電鍍。請(qǐng)參考圖2E與圖2F，將導(dǎo)線架150設(shè)置于電路板180上，并執(zhí)行回焊處理，以使位于導(dǎo)線架150的底部154的錫料191與電路板180上對(duì)應(yīng)設(shè)置的導(dǎo)電接點(diǎn)141a形成電性連接，以及各個(gè)開(kāi)孔161內(nèi)的導(dǎo)電材料141與電路板180上對(duì)應(yīng)于各個(gè)開(kāi)孔161設(shè)置的導(dǎo)電接點(diǎn)141b形成電性連接。值得一提的是，如圖2E所示，電路板180上的導(dǎo)電接點(diǎn)141a、141b上可個(gè)別設(shè)有錫膏192，藉以與導(dǎo)線架150形成較佳的結(jié)合性。至此，本實(shí)施例的芯片封裝結(jié)構(gòu)100A已大致完成。

綜上所述，本發(fā)明是先在芯片的有源表面上形成多個(gè)第一導(dǎo)電柱與多個(gè)第二導(dǎo)電柱，其中第一導(dǎo)電柱是作為連接導(dǎo)線架所用，而第二導(dǎo)電柱則是作為后續(xù)連接外部電子元件的外接端子。在將各個(gè)第一導(dǎo)電柱接合于導(dǎo)線架的對(duì)應(yīng)的內(nèi)引腳后，高度較第一導(dǎo)電柱為高的各個(gè)第二導(dǎo)電柱會(huì)延伸至由這些內(nèi)引腳所定義出的鏤空部且實(shí)質(zhì)上未超出導(dǎo)線架的底部。接著，在通過(guò)封裝膠體包覆芯片、第一導(dǎo)電柱、第二導(dǎo)電柱以及內(nèi)引腳后，移除覆蓋各個(gè)第二導(dǎo)電柱的端部的封裝膠體以形成多個(gè)開(kāi)孔，從而暴露出各個(gè)第二導(dǎo)電柱的端部。之后，將導(dǎo)線架設(shè)置于電路板上，并回焊各個(gè)開(kāi)孔內(nèi)的導(dǎo)電材料或?qū)щ姴牧吓c焊料的組合，以形成電性連接電路板與對(duì)應(yīng)的第二導(dǎo)電柱的導(dǎo)電接點(diǎn)。

換言之，通過(guò)上述制作流程而得的芯片封裝結(jié)構(gòu)，其芯片可分別通過(guò)導(dǎo)線架以及形成于有源表面上的第二導(dǎo)電柱電性連接于電路板，且任兩相鄰的第一導(dǎo)電柱與第二導(dǎo)電柱之間或任兩相鄰的第二導(dǎo)電柱之間可具有較小的間距，因此芯片封裝結(jié)構(gòu)不僅可提高其外接端子的數(shù)量，也可符合高密度半導(dǎo)體封裝的微間距的需求。

最后應(yīng)說(shuō)明的是：以上各實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。