本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及LDMOS晶體管的形成方法及LDMOS晶體管。

背景技術(shù)：

橫向擴散金屬氧化物半導(dǎo)體晶體管(Lateral Diffusion MOS,LDMOS)，由于具備高擊穿電壓，與CMOS工藝兼容的特性，被廣泛應(yīng)用于功率器件中。與傳統(tǒng)MOS晶體管相比，LDMOS器件在漏區(qū)與柵極之間至少有一個隔離結(jié)構(gòu)。LDMOS接高壓時，通過該隔離結(jié)構(gòu)來承受較高的電壓降，獲得高擊穿電壓的目的。

參考圖1至圖8，現(xiàn)有技術(shù)公開了一種鰭式LDMOS晶體管，上述鰭式LDMOS晶體管的形成方法如下：

參考圖1和圖2，提供半導(dǎo)體襯底10，所述半導(dǎo)體襯底具有第一鰭部111、第二鰭部112和位于第一鰭部111、第二鰭部112之間的第三鰭部113。第三鰭部113的長度遠(yuǎn)小于第一鰭部111和第二鰭部112。

在第一鰭部111和第三鰭部113之間形成第一淺溝槽隔離結(jié)構(gòu)121，第二鰭部112和第三鰭部113之間形成第二淺溝槽隔離結(jié)構(gòu)122。第一淺溝槽隔離

結(jié)構(gòu)121和第二淺溝槽隔離結(jié)構(gòu)122低于第一鰭部111至第三鰭部113。

形成橫跨第一鰭部111的第一柵極結(jié)構(gòu)131，所述第一柵極結(jié)構(gòu)131覆蓋第一鰭部111的頂部和側(cè)壁。第一柵極結(jié)構(gòu)131為多晶硅柵極結(jié)構(gòu)，包括第一氧化硅層(圖未示)和位于第一氧化硅層上第一多晶硅層。

形成橫跨第二鰭部112的第二柵極結(jié)構(gòu)132，所述第二柵極結(jié)構(gòu)132覆蓋第二鰭部112的頂部和側(cè)壁。第二柵極結(jié)構(gòu)132也為多晶硅柵極結(jié)構(gòu)，包括第二氧化硅層(圖未示)和位于第二氧化硅層上第二多晶硅層。

接著，參考圖3，在第一柵極結(jié)構(gòu)131遠(yuǎn)離第一淺溝槽隔離結(jié)構(gòu)121一側(cè)的第一鰭部111內(nèi)形成第一源極凹槽141a，在第二柵極結(jié)構(gòu)132遠(yuǎn)離第二淺 溝槽隔離結(jié)構(gòu)122一側(cè)的第二鰭部112內(nèi)形成第二源極凹槽142a。在第三鰭部113內(nèi)形成漏極凹槽15a。

接著，參考圖4，在第一源極凹槽141a(參考圖3)、第二源極凹槽142a(參考圖3)形成鍺硅層，接著對所述鍺硅層進(jìn)行離子注入，分別對應(yīng)形成第一源極141和第二源極142。在漏極凹槽15a(參考圖3)中形成鍺硅層，對漏極凹槽的鍺硅層進(jìn)行離子注入，形成漏極15。其中鍺硅層都高于各鰭部，對應(yīng)形成的源極和漏極也都高于各鰭部。

接著，參考圖5，形成介質(zhì)層16，覆蓋第一鰭部111、第一源極141、第一柵極結(jié)構(gòu)131、第一淺溝槽隔離結(jié)構(gòu)121、漏極15、第三鰭部113、第二淺溝槽隔離結(jié)構(gòu)122、第二柵極結(jié)構(gòu)132、第二源極142和第二鰭部112。

接著，參考圖6，采用化學(xué)機械研磨的方法將介質(zhì)層16研磨至與第一柵極結(jié)構(gòu)131、第二柵極結(jié)構(gòu)132相平。

接著，參考圖7，采用濕法腐蝕的方法去除第一柵極結(jié)構(gòu)131，在介質(zhì)層16內(nèi)形成第一柵極結(jié)構(gòu)凹槽171a，所述第一柵極結(jié)構(gòu)凹槽171a底部露出第一鰭部111。去除第二柵極結(jié)構(gòu)132，在介質(zhì)層內(nèi)形成第二柵極結(jié)構(gòu)凹槽172a，所述第二柵極結(jié)構(gòu)凹槽172a底部露出第二鰭部112。

接著參考圖8，在第一柵極結(jié)構(gòu)凹槽171a內(nèi)填充第一鋁柵極結(jié)構(gòu)材料層，形成第一鋁柵極結(jié)構(gòu)171。其中，第一鋁柵極結(jié)構(gòu)171包括第一高k柵介質(zhì)層(圖未示)和位于第一高k柵介質(zhì)層上的第一鋁層。在第二柵極結(jié)構(gòu)凹槽172a內(nèi)填充第二鋁柵極結(jié)構(gòu)材料層，形成第二鋁柵極結(jié)構(gòu)172。其中，第二鋁柵極結(jié)構(gòu)172包括第二高k柵介質(zhì)層(圖未示)和位于第二高k柵介質(zhì)層上的第二鋁層。

當(dāng)LDMOS晶體管開啟時，在漏極15和第一源極141施加電壓，電流可由第一源極141流至漏極15的過程中，由于第一淺溝槽隔離結(jié)構(gòu)121的存在，LDMOS晶體管的電場分布被改變，第一淺溝槽隔離結(jié)構(gòu)121承受了較大的電場。在漏極15和第二源極142施加電壓，電流可由第二源極142流至漏極15的過程中，由于第二淺溝槽隔離結(jié)構(gòu)122的存在，第二淺溝槽隔離結(jié)構(gòu)122周圍的電場分布被改變，第二淺溝槽隔離結(jié)構(gòu)122承受了較大的電場。

然而，現(xiàn)有技術(shù)的鰭式LDMOS晶體管的性能不佳。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的問題是現(xiàn)有技術(shù)的鰭式LDMOS晶體管的性能不佳。

為解決上述問題，本發(fā)明提供一種LDMOS晶體管的形成方法，包括：

提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有第一鰭部、第二鰭部和位于第一鰭部、第二鰭部之間的第一隔離結(jié)構(gòu)；

形成橫跨所述第一鰭部的第一柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)覆蓋所述第一鰭部的頂部和側(cè)壁，所述第一柵極結(jié)構(gòu)覆蓋部分所述第一隔離結(jié)構(gòu)；

在所述第一柵極結(jié)構(gòu)遠(yuǎn)離所述第一隔離結(jié)構(gòu)一側(cè)的第一鰭部內(nèi)形成第一源極；

在所述第二鰭部內(nèi)形成漏極。

可選的，所述第一柵極結(jié)構(gòu)覆蓋部分所述第一隔離結(jié)構(gòu)的長度為大于等于50nm且小于等于0.1μm。

可選的，在所述第二鰭部內(nèi)形成漏極之前，形成橫跨所述第二鰭部的第一阻擋層，所述第一阻擋層位于所述第二鰭部靠近第一鰭部的一端和遠(yuǎn)離所述第一鰭部的一端，用于定義漏極的位置和大小。

可選的，形成所述第一源極之前，在所述第一柵極結(jié)構(gòu)遠(yuǎn)離所述第一隔離結(jié)構(gòu)的一側(cè)形成第二阻擋層，所述第二阻擋層橫跨所述第一鰭部，所述第二阻擋層用于定義第一源極的位置與大小。

可選的，所述第一阻擋層和第二阻擋層為多晶硅柵極結(jié)構(gòu)。

可選的，所述第一柵極結(jié)構(gòu)為第一金屬柵極結(jié)構(gòu)時，形成第一源極和漏極前，在所述第一隔離結(jié)構(gòu)上形成第三阻擋層，防止所述第一金屬柵極結(jié)構(gòu)頂部凹陷。

可選的，所述半導(dǎo)體襯底還具有第三鰭部和位于所述第二鰭部、第三鰭部之間的第二隔離結(jié)構(gòu)；

形成橫跨所述第三鰭部的第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)覆蓋第三鰭 部的頂部和側(cè)壁；

在所述第二柵極結(jié)構(gòu)的遠(yuǎn)離所述第二隔離結(jié)構(gòu)一側(cè)的第三鰭部內(nèi)形成第二源極。

可選的，形成所述第二源極之前，在所述第二柵極結(jié)構(gòu)的遠(yuǎn)離所述第二隔離結(jié)構(gòu)的一側(cè)形成第四阻擋層，所述第四阻擋層橫跨所述第三鰭部，所述第四阻擋層用于定義第二源極的位置與大小。

可選的，所述第四阻擋層為多晶硅柵極結(jié)構(gòu)。

可選的，所述第二柵極結(jié)構(gòu)覆蓋部分第二隔離結(jié)構(gòu)。

可選的，所述第二柵極結(jié)構(gòu)覆蓋部分第二隔離結(jié)構(gòu)的長度為大于等于50nm且小于等于0.1μm。

可選的，所述靠近第一鰭部一端的第一阻擋層覆蓋部分第一隔離結(jié)構(gòu)，所述遠(yuǎn)離所述第一鰭部一端的第一阻擋層部分覆蓋所述第二隔離結(jié)構(gòu)。

可選的，所述第二柵極結(jié)構(gòu)為第二金屬柵極結(jié)構(gòu)時，形成第二源極前，在所述第二隔離結(jié)構(gòu)上形成第五阻擋層，防止所述第二金屬柵極結(jié)構(gòu)頂部凹陷。

本發(fā)明還提供一種LDMOS晶體管，包括：

半導(dǎo)體襯底，所述半導(dǎo)體襯底具有第一鰭部、第二鰭部和位于第一鰭部、第二鰭部之間的第一隔離結(jié)構(gòu)；

橫跨所述第一鰭部的第一柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)覆蓋第一鰭部的頂部和側(cè)壁；

位于第一柵極結(jié)構(gòu)的遠(yuǎn)離所述第一隔離結(jié)構(gòu)一側(cè)的第一鰭部內(nèi)的第一源極；

位于第二鰭部內(nèi)的漏極；

還包括：所述第一柵極結(jié)構(gòu)覆蓋部分第一隔離結(jié)構(gòu)。

可選的，所述第一柵極結(jié)構(gòu)覆蓋部分第一隔離結(jié)構(gòu)的長度為大于等于50nm且小于等于0.1μm。

可選的，本發(fā)明的LDMOS晶體管還包括：

橫跨所述第二鰭部的第一阻擋層，所述第一阻擋層位于所述第二鰭部的靠近第一鰭部的一端和遠(yuǎn)離所述第一鰭部的一端，用于定義漏極的位置和大小。

可選的，所述第一柵極結(jié)構(gòu)的遠(yuǎn)離所述第一隔離結(jié)構(gòu)的一側(cè)具有第二阻擋層，所述第二阻擋層橫跨所述第一鰭部，所述第二阻擋層用于定義的第一源極的位置與大小。

可選的，所述半導(dǎo)體襯底還具有第三鰭部和位于所述第二鰭部、第三鰭部之間的第二隔離結(jié)構(gòu)；

橫跨所述第三鰭部的第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)覆蓋第三鰭部的頂部和側(cè)壁；

位于所述第二柵極結(jié)構(gòu)的遠(yuǎn)離所述第二隔離結(jié)構(gòu)一側(cè)的第三鰭部內(nèi)的第二源極；

位于所述第二柵極結(jié)構(gòu)的遠(yuǎn)離所述第二隔離結(jié)構(gòu)的一側(cè)的第四阻擋層，所述第四阻擋層橫跨所述第三鰭部，所述第四阻擋層用于定義的第二源極的位置與大小。

可選的，所述第一柵極結(jié)構(gòu)為第一金屬柵極結(jié)構(gòu)時，所述第一隔離結(jié)構(gòu)上具有第三阻擋層；

所述第二柵極結(jié)構(gòu)為第二金屬柵極結(jié)構(gòu)時，所述第二隔離結(jié)構(gòu)上具有第五阻擋層。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：

第一柵極結(jié)構(gòu)覆蓋部分第一隔離結(jié)構(gòu)，會避免刻蝕第一柵極結(jié)構(gòu)時產(chǎn)生的光刻精度偏差問題，從而避免第一柵極結(jié)構(gòu)與第一鰭部靠近第一隔離結(jié)構(gòu)的一端之間具有距離的問題。在源極材料層和漏極材料層的生長步驟中，能夠避免在第一柵極結(jié)構(gòu)與第一鰭部靠近第一隔離結(jié)構(gòu)的一端之間的距離內(nèi)生長第一源極材料層，也就是說在第一鰭部內(nèi)能夠避免形成反摻雜層。另外，增加了降壓距離，后形成的LDMOS晶體管可以耐壓性提高。

附圖說明

圖1是現(xiàn)有技術(shù)的鰭式LDMOS晶體管中的具有第一鰭部至第三鰭部的半導(dǎo)體襯底的立體結(jié)構(gòu)示意圖；

圖2是圖1沿A1A1方向的剖面結(jié)構(gòu)示意圖；

圖3至圖8是形成現(xiàn)有技術(shù)的鰭式LDMOS晶體管的沿A1A1方向的剖面結(jié)構(gòu)示意圖；

圖9是本實施例的鰭式LDMOS晶體管中的具有第一鰭部至第三鰭部的半導(dǎo)體襯底的立體結(jié)構(gòu)示意圖；

圖10是圖9沿B1B1方向的剖面結(jié)構(gòu)示意圖；

圖11至圖16是形成本發(fā)明第一實施例的鰭式LDMOS晶體管的沿B1B1方向的剖面結(jié)構(gòu)示意圖；

圖17是本發(fā)明第二實施例的鰭式LDMOS晶體管的沿B1B1方向的剖面結(jié)構(gòu)示意圖。

具體實施方式

經(jīng)過發(fā)現(xiàn)和分析，現(xiàn)有技術(shù)的鰭式LDMOS晶體管的性能不佳的原因如下：

(1)結(jié)合參考圖2至圖8，第一柵極結(jié)構(gòu)131應(yīng)對齊于與第一淺溝槽隔離結(jié)構(gòu)121相鄰的第一鰭部111的一端。但是由于光刻精度的影響，第一柵極結(jié)構(gòu)131總是會向遠(yuǎn)離第一淺溝槽隔離結(jié)構(gòu)121的方向偏移，也就是說，第一柵極結(jié)構(gòu)131與第一鰭部111靠近第一淺溝槽隔離結(jié)構(gòu)121的一端具有一定距離。形成第一源極凹槽141a和第二源極凹槽142a的步驟之后，也會在該距離段的第一鰭部111內(nèi)形成與第一源極凹槽141a深度一樣的凹槽結(jié)構(gòu)143a，之后，在第一源極凹槽141a、第二源極凹槽142a形成鍺硅層的過程中，凹槽結(jié)構(gòu)143a中也會生長鍺硅層，從而影響第一鰭部的性能。之后，在對第一源極凹槽141a、第二源極凹槽142a和漏極凹槽15a內(nèi)的鍺硅層進(jìn)行離子注入的過程中，凹槽結(jié)構(gòu)143a中的鍺硅層內(nèi)也會被注入，形成“反摻雜層”，進(jìn)一步影響第一鰭部的性能，從而影響后續(xù)形成的LDMOS晶體管的穩(wěn)定性。

同理，在形成第二柵極結(jié)構(gòu)132的過程中，也會受到光刻精度的影響，而使得第二柵極結(jié)構(gòu)132向遠(yuǎn)離第二淺溝槽隔離結(jié)構(gòu)122的方向偏移。進(jìn)而在形成第二源極的過程中，第二鰭部112的性能受到嚴(yán)重影響，從而進(jìn)一步影響后續(xù)形成的LDMOS晶體管的穩(wěn)定性。

(2)參考圖4至圖8，第一源極141處的鍺硅層需要高于第一鰭部111，這樣第一源極141處和漏極15處的鍺硅層能對第一柵極結(jié)構(gòu)131下的溝道施加最佳應(yīng)力，來最大化的提高載流子的遷移率。同理，第二源極142處的鍺硅層需要高于第二鰭部112，漏極15處的鍺硅層需要高于第三鰭部113。這樣，第二源極142處和漏極15處的鍺硅層能對第二柵極結(jié)構(gòu)132下的溝道施加最佳應(yīng)力，來最大化的提高載流子的遷移率。

然而，鍺硅層的生長高度與鍺硅層的生長空間的大小成正比。對于鰭式LDMOS晶體管來說，如何精確控第一源極凹槽141a、第二源極凹槽142a和漏極凹槽15a處的鍺硅層的生長高度，現(xiàn)有的工藝是很難做到的。會發(fā)生下述情況：

①在漏極凹槽15a內(nèi)形成鍺硅層為例進(jìn)行說明。

參考圖4，在漏極凹槽內(nèi)的鍺硅層的生長高度與第一柵極結(jié)構(gòu)131、第二柵極結(jié)構(gòu)132之間的距離成正比?，F(xiàn)有技術(shù)中，第一柵極結(jié)構(gòu)131和第二柵極結(jié)構(gòu)132之間的距離較大，因此，鍺硅層在漏極凹槽內(nèi)生長的高度不僅會超過第一、第二淺溝槽隔離結(jié)構(gòu)的高度，而且還會超過第一柵極結(jié)構(gòu)131、第二柵極結(jié)構(gòu)132的高度。第一柵極結(jié)構(gòu)131和第二柵極結(jié)構(gòu)132之間形成的鍺硅層體積很大，為球狀。

②以第一源極凹槽141a內(nèi)形成鍺硅層為例進(jìn)行說明。

參考圖4，只有第一柵極結(jié)構(gòu)131對第一源極凹槽處的鍺硅層的生長高度有限制。因此，現(xiàn)有技術(shù)中，在第一源極處的鍺硅層的生長工藝很難精確控制鍺硅層的生長高度，第一源極處的鍺硅層體積也會很大，為球狀，且高于第一柵極結(jié)構(gòu)131。

③在第二源極凹槽內(nèi)形成鍺硅層的情況與在第一源極凹槽內(nèi)形成鍺硅層的情況相同，體積也會很大，呈球狀且高于第二柵極結(jié)構(gòu)132。

因此，現(xiàn)有技術(shù)的方法形成的鍺硅層的高度都會超過第一柵極結(jié)構(gòu)131、第二柵極結(jié)構(gòu)132。在采用化學(xué)機械研磨將介質(zhì)層研磨至與第一柵極結(jié)構(gòu)131、第二柵極結(jié)構(gòu)132相平時，鍺硅層也會與第一柵極結(jié)構(gòu)131、第二柵極結(jié)構(gòu)132相平。這樣，采用濕法腐蝕的方法去除第一柵極結(jié)構(gòu)131、第二柵極結(jié)構(gòu)132的過程中，鍺硅層也會被相應(yīng)的去除。后續(xù)步驟中，就會在第一柵極結(jié)構(gòu)凹槽171a、第一源極凹槽141a、第二柵極結(jié)構(gòu)凹槽172a、第二源極凹槽142a、漏極凹槽15a內(nèi)都會填充金屬鋁。這樣，后續(xù)形成的LDMOS晶體管的第一源極、第一柵極結(jié)構(gòu)、漏極、第二漏極、第二柵極結(jié)構(gòu)之間會發(fā)生導(dǎo)通。

(3)結(jié)合參考圖5至圖8，現(xiàn)有技術(shù)中，第一柵極結(jié)構(gòu)131和第二柵極結(jié)構(gòu)132較長。在形成第一鋁柵極結(jié)構(gòu)171和第二鋁柵極結(jié)構(gòu)172的過程中，第一鋁層較軟和較長，化學(xué)機械研磨操作形成第一鋁層時，容易出現(xiàn)凹陷(dishing)現(xiàn)象。因此，采用現(xiàn)有的方法形成的第一鋁柵極結(jié)構(gòu)171的性能不佳。另外，第二鋁層較軟和較長，化學(xué)機械研磨操作形成第二鋁層時，也會出現(xiàn)凹陷現(xiàn)象。因此，采用現(xiàn)有的方法形成的第二鋁柵極結(jié)構(gòu)172的性能也不佳。

因此，為了解決上述技術(shù)問題，本發(fā)明提供一種LDMOS晶體管的形成方法，采用本發(fā)明的LDMOS晶體管的形成方法，能夠提高后續(xù)形成的LDMOS晶體管的性能。相應(yīng)的，本發(fā)明還提供一種LDMOS晶體管。下面結(jié)合附圖對本發(fā)明的具體實施例做詳細(xì)的說明。

實施例一

本實施例以兩個相鄰的LDMOS晶體管共漏極的情況進(jìn)行說明。

結(jié)合參考圖9和圖10，提供半導(dǎo)體襯底20，所述半導(dǎo)體襯底20具有第一鰭部211、第二鰭部212和第三鰭部213，以及位于第一鰭部211、第二鰭部212之間的第一隔離結(jié)構(gòu)221、位于第二鰭部212和第三鰭部213之間的第二隔離結(jié)構(gòu)222。

本實施例中，半導(dǎo)體襯底20為硅襯底，半導(dǎo)體襯底20內(nèi)具有與后續(xù)形成的晶體管類型相反的第一阱區(qū)，在第一阱區(qū)內(nèi)具有與后續(xù)形成的晶體管類型相同的第二阱區(qū)215。在第二阱區(qū)215內(nèi)具有第一隔離結(jié)構(gòu)221、第二隔離 結(jié)構(gòu)222。且第一隔離結(jié)構(gòu)221、第二隔離結(jié)構(gòu)222為淺溝槽隔離結(jié)構(gòu)。其他實施例中，第一隔離結(jié)構(gòu)221、第二隔離結(jié)構(gòu)222為本領(lǐng)域技術(shù)人員所熟知的其他隔離結(jié)構(gòu)也屬于本發(fā)明的保護(hù)范圍。

具體形成方法如下:

在半導(dǎo)體襯底20上形成圖形化的第一掩膜層(圖未示)，所述圖形化的第一掩膜層定義出待形成的第一鰭部211至第三鰭部213的位置；以所述圖形化的第一掩膜層為掩膜刻蝕半導(dǎo)體襯底20形成高度相等的第一凸起結(jié)構(gòu)至第三凸起結(jié)構(gòu)，然后在第一凸起結(jié)構(gòu)和第二凸起結(jié)構(gòu)之間形成低于第一、第二凸起結(jié)構(gòu)的第一隔離結(jié)構(gòu)221、在第二凸起結(jié)構(gòu)和第三凸起結(jié)構(gòu)之間形成低于第二、第三凸起結(jié)構(gòu)的第二隔離結(jié)構(gòu)222。高于第一隔離結(jié)構(gòu)221和第二隔離結(jié)構(gòu)222的第一凸起結(jié)構(gòu)至第三凸起結(jié)構(gòu)分別對應(yīng)為第一鰭部211至第三鰭部213。

其中，第二鰭部212只用于形成共漏極，第一鰭部和第三鰭部的寬度分別大于第二鰭部的寬度。

第一鰭部211與其相鄰的其他鰭部(圖未示)、第三鰭部213與其相鄰的其他鰭部(圖未示)之間還具有第三隔離結(jié)構(gòu)202。其中，隔離結(jié)構(gòu)202也為淺溝槽隔離結(jié)構(gòu)。第一隔離結(jié)構(gòu)221、第二隔離結(jié)構(gòu)222和第三隔離結(jié)構(gòu)202起到絕緣作用。

其他實施例中，半導(dǎo)體襯底為絕緣體上硅(SOI)。絕緣體上硅包括底部硅層、位于底部硅層上的隔離結(jié)構(gòu)層、位于隔離結(jié)構(gòu)層上的頂部硅層。所述頂部硅層用于形成至少第一鰭部至第三鰭部也屬于本發(fā)明的保護(hù)范圍。

接著，參考圖11，在第三隔離結(jié)構(gòu)202、第一鰭部211、第一隔離結(jié)構(gòu)221、第二鰭部212、第二隔離結(jié)構(gòu)222上形成偽柵極結(jié)構(gòu)層23。偽柵極結(jié)構(gòu)層23包括柵氧層和位于柵氧層上的多晶硅柵極層。

其中，偽柵極結(jié)構(gòu)23中的柵氧層的形成方法為爐管氧化，多晶硅柵極層的形成方法為沉積。

接著，參考圖12，刻蝕偽柵極結(jié)構(gòu)層23，形成分立的第一偽柵極結(jié)構(gòu)A1至第十偽柵極結(jié)構(gòu)A10。

具體過程如下：

在偽柵極結(jié)構(gòu)層23上形成圖案化的第二掩膜層(圖未示)，所述圖案化的第二掩膜層定義第一偽柵極結(jié)構(gòu)A1至第十偽柵極結(jié)構(gòu)A10的位置和尺寸。以所述圖案化的第二掩膜層為掩膜刻蝕偽柵極結(jié)構(gòu)層23，形成分立的第一偽柵極結(jié)構(gòu)A1至第十偽柵極結(jié)構(gòu)A10。

其中，第二偽柵極結(jié)構(gòu)A2為后續(xù)形成的LDMOS晶體管的第一柵極結(jié)構(gòu)231(參考圖16)，第二偽柵極結(jié)構(gòu)A2橫跨所述第一鰭部211，所述第一柵極結(jié)構(gòu)231覆蓋第一鰭部211的頂部和側(cè)壁。

本實施例中，第二偽柵極結(jié)構(gòu)A2覆蓋部分第一隔離結(jié)構(gòu)221。這樣，就會避免刻蝕形成第二偽柵極結(jié)構(gòu)A2的光刻精度偏差，從而避免第二偽柵極結(jié)構(gòu)A2與第一鰭部211靠近第一隔離結(jié)構(gòu)221的一端不對齊的問題，避免了在第二偽柵極結(jié)構(gòu)A2與第一鰭部211靠近第一隔離結(jié)構(gòu)221的一端之間生長第一源極材料層，進(jìn)而避免影響第一鰭部211內(nèi)的第二阱區(qū)215的性能。另外，第二偽柵極結(jié)構(gòu)A2覆蓋部分第一隔離211，增加了降壓距離，后形成的LDMOS晶體管可以耐壓性提高。

進(jìn)一步的，所述第二偽柵極結(jié)構(gòu)A2覆蓋部分第一隔離結(jié)構(gòu)221的長度H1(參考圖12)為大于等于50nm且小于等于0.1μm。第二偽柵極結(jié)構(gòu)A2覆蓋部分第一隔離結(jié)構(gòu)221的長度H1如果太大，則，后續(xù)形成的第一柵極結(jié)構(gòu)231(參考圖16)的尺寸會很長，形成的第三阻擋層263(參考圖16)的個數(shù)會減少。如果第一柵極結(jié)構(gòu)為第一金屬柵極結(jié)構(gòu)時，仍然不能有效的防止該第一金屬柵極結(jié)構(gòu)中的第一金屬柵極頂部發(fā)生凹陷(dishing)現(xiàn)象。第二偽柵極結(jié)構(gòu)A2覆蓋部分第一隔離結(jié)構(gòu)221的長度H1如果太小，仍不能避免刻蝕第二偽柵極結(jié)構(gòu)A2時產(chǎn)生的光刻精度偏差，影響第一鰭部211的性能。其中，第二偽柵極結(jié)構(gòu)A2覆蓋部分第一隔離結(jié)構(gòu)221的長度H1為第一隔離結(jié)構(gòu)221與第一鰭部211邊界至第二偽柵極結(jié)構(gòu)A2與第一隔離結(jié)構(gòu)221邊界之間的距離。

第九偽柵極結(jié)構(gòu)A9為后續(xù)形成的LDMOS晶體管的第二柵極結(jié)構(gòu)232(參考圖16)，第九偽柵極結(jié)構(gòu)A9橫跨所述第三鰭部213，所述第九偽柵極結(jié)構(gòu) A9覆蓋第三鰭部213的頂部和側(cè)壁。

本實施例中，第九偽柵極結(jié)構(gòu)A9覆蓋部分第二隔離結(jié)構(gòu)222。這樣，就會避免刻蝕形成第九偽柵極結(jié)構(gòu)A9的光刻精度偏差，從而避免第九偽柵極結(jié)構(gòu)A9與第三鰭部213靠近第二隔離結(jié)構(gòu)222的一端不對齊的問題，進(jìn)而避免影響第三鰭部內(nèi)的第二阱區(qū)215的性能。另外，第九偽柵極結(jié)構(gòu)A9覆蓋部分第二隔離211，增加了降壓距離，后形成的LDMOS晶體管可以耐壓性提高。

進(jìn)一步的，所述第九偽柵極結(jié)構(gòu)A9覆蓋部分第二隔離結(jié)構(gòu)222的長度H1(參考圖12)為大于等于50nm且小于等于0.1μm。第九偽柵極結(jié)構(gòu)A9覆蓋部分第二隔離結(jié)構(gòu)222的長度H1如果太大，則，后續(xù)形成的第二柵極結(jié)構(gòu)232(參考圖16)的尺寸會很長，形成的第五阻擋層265(參考圖16)的個數(shù)會減少。如果第二柵極結(jié)構(gòu)為第二金屬柵極結(jié)構(gòu)時，仍然不能有效的防止該金屬柵極結(jié)構(gòu)中的第二金屬柵極頂部發(fā)生凹陷(dishing)現(xiàn)象。第九偽柵極結(jié)構(gòu)A9覆蓋部分第二隔離結(jié)構(gòu)222的長度H1如果太小，仍然無法避免刻蝕第二偽柵極結(jié)構(gòu)A9時產(chǎn)生光刻精度偏差，會在第三鰭部213的內(nèi)部形成反摻雜層。其中，覆蓋部分第二隔離結(jié)構(gòu)222的長度H1為第二隔離結(jié)構(gòu)222與第三鰭部213邊界至第九偽柵極結(jié)構(gòu)A9與第二隔離結(jié)構(gòu)222邊界之間的距離。

其他實施例中，第九偽柵極結(jié)構(gòu)A9不覆蓋部分第二隔離結(jié)構(gòu)222，也屬于本發(fā)明的保護(hù)范圍。

第五偽柵極結(jié)構(gòu)A5和第六偽柵極結(jié)構(gòu)A6在后續(xù)步驟中可以作為后續(xù)形成的LDMOS晶體管的第一阻擋層261(參考圖16)。第五偽柵極結(jié)構(gòu)A5和第六偽柵極結(jié)構(gòu)A6分別橫跨第二鰭部212，覆蓋第二鰭部212的頂部和側(cè)壁。第五偽柵極結(jié)構(gòu)A5和第六偽柵極結(jié)構(gòu)A6分別位于第二鰭部212的兩側(cè)，也就是說，第五偽柵極結(jié)構(gòu)A5位于第二鰭部212靠近第一鰭部211的一端，第六偽柵極結(jié)構(gòu)A6位于第二鰭部212遠(yuǎn)離所述第一鰭部211(靠近第三鰭部213)的一端。第一阻擋層261之間的距離H2定義漏極的位置與大小。也就是說，第五偽柵極結(jié)構(gòu)A5和第六偽柵極結(jié)構(gòu)A6之間的距離H2定義漏極的位置與大小。

本實施例中，之所以設(shè)置第一阻擋層261的原因如下：

正因為有第一阻擋層261的存在，后續(xù)工藝中，可以縮小漏極材料層的生長空間，形成的漏極材料層的高度會降低，至少該高度不低于第二鰭部212的高度，不高于各偽柵極結(jié)構(gòu)的高度。這樣，后續(xù)形成與第一偽柵極結(jié)構(gòu)A1至第十偽柵極結(jié)構(gòu)A10相平的層間介質(zhì)層25后，層間介質(zhì)層25會覆蓋漏極材料層。去除第二偽柵極結(jié)構(gòu)、第九偽柵極結(jié)構(gòu)的過程中，覆蓋在漏極材料層上的層間介質(zhì)層25保護(hù)該漏極材料層不會被隨之去除。這樣，形成第一金屬柵極結(jié)構(gòu)的第一金屬柵極層、第二金屬柵極結(jié)構(gòu)的第二金屬柵極層時，可以避免在漏極凹槽內(nèi)形成該金屬柵極層，從而避免發(fā)生后續(xù)形成的漏極與第一金屬柵極結(jié)構(gòu)、第二金屬柵極結(jié)構(gòu)相連的情況，以提高后續(xù)形成的LDMOS的性能。

更進(jìn)一步的，本實施例中的第一阻擋層261之間的距離H2為大于等于0.01微米且小于等于0.2微米。第一阻擋層261之間的距離H2如果太大，仍然不能很好的解決現(xiàn)有技術(shù)中存在的問題(2)。第一阻擋層261之間的距離H2如果太小，則，不容易形成高于第二鰭部212的漏極材料層。

本實施例中，第五偽柵極結(jié)構(gòu)A5覆蓋部分第一隔離結(jié)構(gòu)221。第六偽柵極結(jié)構(gòu)A6覆蓋部分第二隔離結(jié)構(gòu)222。這樣，第五偽柵極結(jié)構(gòu)A5與第二鰭部212靠近第一鰭部211的一端就不會因光刻偏差出現(xiàn)距離，第六偽柵極結(jié)構(gòu)A6與第二鰭部212靠近第三鰭部211的一端也不會因光刻偏差出現(xiàn)距離，后續(xù)源漏注入的過程中，不會在該距離處形成反摻雜層以影響第二鰭部212內(nèi)第二阱區(qū)215的性能。

進(jìn)一步的，所述第五偽柵極結(jié)構(gòu)A5覆蓋部分第一隔離結(jié)構(gòu)221的長度H3(參考圖12)為大于等于50nm且小于等于0.1μm。第五偽柵極結(jié)構(gòu)A5覆蓋部分第一隔離結(jié)構(gòu)221的長度H3如果太大，則形成的第三阻擋層263(參考圖16)的個數(shù)會減少。如果第一柵極結(jié)構(gòu)為第一金屬柵極結(jié)構(gòu)時，仍然不能有效的防止該金屬柵極結(jié)構(gòu)中的第一金屬柵極頂部發(fā)生凹陷(dishing)現(xiàn)象。第五偽柵極結(jié)構(gòu)A5覆蓋部分第一隔離結(jié)構(gòu)221的長度H3如果太小，仍不能避免光刻精度偏差，在第五偽柵極結(jié)構(gòu)A5與第二鰭部212靠近第一鰭部211的一端之間仍然會有距離，該距離位置處第二鰭部212內(nèi)仍然會形成反摻 雜層。其中，覆蓋部分第一隔離結(jié)構(gòu)221的長度H3為第一隔離結(jié)構(gòu)221與第二鰭部212邊界至第五偽柵極結(jié)構(gòu)A5與第一隔離結(jié)構(gòu)221邊界之間的距離。

所述第六偽柵極結(jié)構(gòu)A6覆蓋部分第二隔離結(jié)構(gòu)222的長度H3(參考圖12)為大于等于50nm且小于等于0.1μm。第六偽柵極結(jié)構(gòu)A6覆蓋部分第二隔離結(jié)構(gòu)222的長度H3如果太大，則形成的第五阻擋層265(參考圖16)的個數(shù)會減少。如果第二柵極結(jié)構(gòu)為第二金屬柵極結(jié)構(gòu)時，仍然不能有效的防止該第二金屬柵極結(jié)構(gòu)中的第二金屬柵極頂部發(fā)生凹陷(dishing)現(xiàn)象。第六偽柵極結(jié)構(gòu)A6覆蓋部分第二隔離結(jié)構(gòu)222的長度H3如果太小，不容易避免光刻精度偏差，第六偽柵極結(jié)構(gòu)A6與第二鰭部212靠近第三鰭部213的一端之間仍然會有距離，該距離位置處的第二鰭部212內(nèi)仍然會形成反摻雜層。其中，覆蓋部分第二隔離結(jié)構(gòu)222的長度H3為第二隔離結(jié)構(gòu)222與第二鰭部212邊界至第六偽柵極結(jié)構(gòu)A6與第二隔離結(jié)構(gòu)222邊界之間的距離。

其他實施例中，所述第五偽柵極結(jié)構(gòu)A5不覆蓋第一隔離結(jié)構(gòu)221或者所述第六偽柵極結(jié)構(gòu)A6不覆蓋第二隔離結(jié)構(gòu)222，也屬于本發(fā)明的保護(hù)范圍。

其他實施例中，所述第五偽柵極結(jié)構(gòu)A5不覆蓋第一隔離結(jié)構(gòu)221，并且，所述第六偽柵極結(jié)構(gòu)A6不覆蓋第二隔離結(jié)構(gòu)222，也屬于本發(fā)明的保護(hù)范圍。

第一偽柵極結(jié)構(gòu)A1在后續(xù)步驟中可以作為后續(xù)形成的LDMOS晶體管的第二阻擋層262(參考圖16)，第一偽柵極結(jié)構(gòu)A1在所述第二偽柵極結(jié)構(gòu)A2的遠(yuǎn)離所述第一隔離結(jié)構(gòu)的221一側(cè)。第一偽柵極結(jié)構(gòu)A1橫跨第一鰭部211，并覆蓋第一鰭部211的頂部與側(cè)壁，與第二偽柵極結(jié)構(gòu)A2平行。而且，第一偽柵極結(jié)構(gòu)A1與第二偽柵極結(jié)構(gòu)A2之間的距離H4可以定義第一源極的位置與大小。

本實施例中，之所以設(shè)置第二阻擋層262的原因如下：

正因為有第二阻擋層262的存在，可以使得第一源極材料層在后續(xù)工藝中的生長空間縮小，形成的第一源極材料層的高度會降低，至少該高度不低于第一鰭部211的高度，不高于各偽柵極結(jié)構(gòu)的高度。后續(xù)形成與第一偽柵極結(jié)構(gòu)A1至第十偽柵極結(jié)構(gòu)A10相平的層間介質(zhì)層25后，層間介質(zhì)層25會覆蓋第一源極材料層。去除第二偽柵極結(jié)構(gòu)、第九偽柵極結(jié)構(gòu)的過程中， 覆蓋在第一源極材料上的層間介質(zhì)層25保護(hù)該第一源極材料層不會被隨之去除。這樣，形成第一金屬柵極結(jié)構(gòu)的第一金屬柵極層、第二金屬柵極結(jié)構(gòu)的第二金屬柵極層時，可以避免在第一源極凹槽內(nèi)形成該金屬柵極層。從而避免發(fā)生后續(xù)形成的第一源極與第一金屬柵極結(jié)構(gòu)、第二金屬柵極結(jié)構(gòu)相連的情況，以提高后續(xù)形成的LDMOS的性能。

進(jìn)一步的，本實施例中的第一偽柵極結(jié)構(gòu)A1與第二偽柵極結(jié)構(gòu)A2之間的距離H4為大于等于0.01微米且小于等于0.2微米。第一偽柵極結(jié)構(gòu)A1與第二偽柵極結(jié)構(gòu)A2之間的距離H4如果太大，就會產(chǎn)生現(xiàn)有技術(shù)中存在的問題(2)。第一偽柵極結(jié)構(gòu)A1與第二偽柵極結(jié)構(gòu)A2之間的距離H4如果太小，則，不容易形成高于第一鰭部211的第一源極材料層。

本實施例中，所述第一偽柵極結(jié)構(gòu)A1(第二阻擋層262)部分覆蓋與第一鰭部211相鄰的第三隔離結(jié)構(gòu)202。這樣，就會避免刻蝕形成第一偽柵極結(jié)構(gòu)A1的光刻精度偏差，從而避免第一偽柵極結(jié)構(gòu)A1與第一鰭部211靠近第三隔離結(jié)構(gòu)202的一端不對齊的問題，進(jìn)而避免在形成第一源極材料的過程中第一鰭部211內(nèi)形成反摻雜層，影響第一鰭部211內(nèi)的第一阱區(qū)的性能。

進(jìn)一步的，所述第一偽柵極結(jié)構(gòu)A1部分覆蓋與第一鰭部211相鄰的第三隔離結(jié)構(gòu)202的長度H5(參考圖12)為大于等于50nm且小于等于0.1μm。第一偽柵極結(jié)構(gòu)A1覆蓋部分第三隔離結(jié)構(gòu)的長度H5如果太大，則會使得后續(xù)形成的LDMOS晶體管的尺寸偏大。當(dāng)需要多個上述尺寸偏大的晶體管時，在芯片上占用的面積多，會降低芯片的利用率。第一偽柵極結(jié)構(gòu)A1覆蓋部分第三隔離結(jié)構(gòu)的長度H5如果太小，仍然無法避免刻蝕第一偽柵極結(jié)構(gòu)A1時產(chǎn)生光刻精度偏差，會在第一鰭部211的內(nèi)部形成反摻雜層。其中，第一偽柵極結(jié)構(gòu)A1覆蓋部分第三隔離結(jié)構(gòu)202的長度H5為第三隔離結(jié)構(gòu)202與第一鰭部211邊界至第一偽柵極結(jié)構(gòu)A1與第三隔離結(jié)構(gòu)202邊界之間的距離。

其他實施例中，第一偽柵極結(jié)構(gòu)A1不覆蓋與第一鰭部211相鄰的第三隔離結(jié)構(gòu)202，也屬于本發(fā)明的保護(hù)范圍。

其他實施例中，也可以形成兩個或多個第一偽柵極結(jié)構(gòu)A1，這樣，第一偽柵極結(jié)構(gòu)A1之間的距離定義第一源極的位置與大小，也屬于本發(fā)明的保護(hù) 范圍。

第三偽柵極結(jié)構(gòu)A3、第四偽柵極結(jié)構(gòu)A4在后續(xù)步驟中可以作為后續(xù)形成的LDMOS晶體管的第三阻擋層263(參考圖16)，形成在第一隔離結(jié)構(gòu)221上。之所以形成第三偽柵極結(jié)構(gòu)A3、第四偽柵極結(jié)構(gòu)A4，原因如下：

第一金屬柵極層的材料為鋁，材質(zhì)較軟。上述化學(xué)機械研磨第一金屬柵極層的過程中，沒有第三阻擋層263的支撐，研磨這么長的第一金屬柵極層時會出現(xiàn)凹陷(dishing)現(xiàn)象。

進(jìn)一步的，本實施例中，當(dāng)?shù)谝桓綦x結(jié)構(gòu)221上第三阻擋層263為兩個(分別為第三偽柵極結(jié)構(gòu)A3、第四偽柵極結(jié)構(gòu)A4)時，呈分立結(jié)構(gòu)的第三阻擋層可以最大化的緩解第一金屬柵極層頂部凹陷現(xiàn)象。

其他實施例中，在有限的第一隔離結(jié)構(gòu)的空間范圍內(nèi)，呈分立結(jié)構(gòu)的第三阻擋層263個數(shù)不受限制，也屬于本發(fā)明的保護(hù)范圍。

其他實施例中，不在第一隔離結(jié)構(gòu)上形成第三阻擋層，也屬于本發(fā)明的保護(hù)范圍。

第十偽柵極結(jié)構(gòu)A10在后續(xù)步驟中可以作為后續(xù)形成的LDMOS晶體管的第四阻擋層264(參考圖16)，第十偽柵極結(jié)構(gòu)A10在所述第九偽柵極結(jié)構(gòu)A9的遠(yuǎn)離所述第二隔離結(jié)構(gòu)的222一側(cè)。第十偽柵極結(jié)構(gòu)A10橫跨第三鰭部213，并覆蓋第三鰭部213的頂部與側(cè)壁，與第九偽柵極結(jié)構(gòu)A9平行。而且，第十偽柵極結(jié)構(gòu)A10與第九偽柵極結(jié)構(gòu)A9之間的距離H4可以定義第二源極的位置與大小。

本實施例中，之所以設(shè)置第四阻擋層264的原因如下：

正因為有第四阻擋層264的存在，后續(xù)工藝中，形成的第二源極材料層的高度會降低，至少該高度不低于第三鰭部213的高度，不高于各偽柵極結(jié)構(gòu)的高度。后續(xù)形成與第一偽柵極結(jié)構(gòu)A1至第十偽柵極結(jié)構(gòu)A10相平的層間介質(zhì)層25后，層間介質(zhì)層25會覆蓋第二源極材料層。去除第二偽柵極結(jié)構(gòu)、第九偽柵極結(jié)構(gòu)的過程中，覆蓋在第二源極材料上的層間介質(zhì)層25保護(hù)該第二源極材料層不會被隨之去除。這樣，形成第一金屬柵極結(jié)構(gòu)的第一金屬柵極層、第二金屬柵極結(jié)構(gòu)的第二金屬柵極層時，可以避免在第二源極凹 槽內(nèi)形成該金屬柵極層。從而避免發(fā)生后續(xù)形成的第二源極與第一金屬柵極結(jié)構(gòu)、第二金屬柵極結(jié)構(gòu)相連的情況，以提高后續(xù)形成的LDMOS的性能。

更進(jìn)一步的，本實施例中的第四阻擋層264與第九偽柵極結(jié)構(gòu)A9之間的距離H4為大于等于0.01微米且小于等于0.2微米。第四阻擋層264與第九偽柵極結(jié)構(gòu)A9之間的距離H4如果太大，就會產(chǎn)生現(xiàn)有技術(shù)中存在的問題(2)。第四阻擋層264與第九偽柵極結(jié)構(gòu)A9之間的距離H4如果太小，則，不容易形成高于第三鰭部213的第二源極材料層。

本實施例中，所述第十偽柵極結(jié)構(gòu)A10(第四阻擋層264)部分覆蓋與第三鰭部213相鄰的第三隔離結(jié)構(gòu)202。這樣，就會避免刻蝕形成第十偽柵極結(jié)構(gòu)A10的光刻精度偏差，從而避免第十偽柵極結(jié)構(gòu)A10與第三鰭部213靠近第三隔離結(jié)構(gòu)202的一端不對齊的問題，進(jìn)而避免在形成第二源極材料的過程中第三鰭部213內(nèi)形成反摻雜層，影響第三鰭部213內(nèi)的第一阱區(qū)的性能。

進(jìn)一步的，所述第十偽柵極結(jié)構(gòu)A10覆蓋部分與第三鰭部213相鄰的第三隔離結(jié)構(gòu)202的長度H5(參考圖16)為大于等于50nm且小于等于0.1μm。第十偽柵極結(jié)構(gòu)A10覆蓋部分第三隔離結(jié)構(gòu)的長度H5如果太大，則會使得后續(xù)形成的LDMOS晶體管的尺寸偏大。當(dāng)需要多個上述尺寸偏大的晶體管時，在芯片上占用的面積多，會降低芯片的利用率。第十偽柵極結(jié)構(gòu)A10覆蓋部分第三隔離結(jié)構(gòu)202的長度H5如果太小，仍然無法避免刻蝕第十偽柵極結(jié)構(gòu)A10時產(chǎn)生光刻精度偏差，會在第三鰭部213的內(nèi)部形成反摻雜層。其中，第十偽柵極結(jié)構(gòu)A10覆蓋部分與第三鰭部213相鄰的第三隔離結(jié)構(gòu)202的長度H5為第三隔離結(jié)構(gòu)202與第三鰭部213邊界至第十偽柵極結(jié)構(gòu)A10與第三隔離結(jié)構(gòu)202邊界之間的距離。

其他實施例中，第十偽柵極結(jié)構(gòu)A10不覆蓋與第三鰭部213相鄰的第三隔離結(jié)構(gòu)202，也屬于本發(fā)明的保護(hù)范圍。

其他實施例中，也可以形成兩個或多個第十偽柵極結(jié)構(gòu)A10，這樣，第十偽柵極結(jié)構(gòu)A10之間的距離定義第二源極的位置與大小，也屬于本發(fā)明的保護(hù)范圍。

第七偽柵極結(jié)構(gòu)A7、第八偽柵極結(jié)構(gòu)A8都在后續(xù)步驟中可以作為后續(xù) 形成的LDMOS晶體管的第五阻擋層265(參考圖16)，形成在第二隔離結(jié)構(gòu)222上。之所以形成第七偽柵極結(jié)構(gòu)A7、第八偽柵極結(jié)構(gòu)A8，原因如下：

第二金屬柵極層的材料為鋁，材質(zhì)較軟。上述化學(xué)機械研磨第二金屬柵極層的過程中，沒有第五阻擋層265的支撐，研磨這么長的第二金屬柵極層時會出現(xiàn)凹陷(dishing)現(xiàn)象。

進(jìn)一步的，本實施例中，當(dāng)?shù)诙綦x結(jié)構(gòu)222上第五阻擋層265為兩個(分別為第七偽柵極結(jié)構(gòu)A7、第八偽柵極結(jié)構(gòu)A8)時，呈分立結(jié)構(gòu)的第五阻擋層可以最大化的緩解的第二金屬柵極層頂部出現(xiàn)的凹陷現(xiàn)象。

其他實施例中，在有限的第二隔離結(jié)構(gòu)的空間范圍內(nèi)，呈分立結(jié)構(gòu)的第五阻擋層265個數(shù)不受限制，也屬于本發(fā)明的保護(hù)范圍。

其他實施例中，不在第二隔離結(jié)構(gòu)上形成第五阻擋層，也屬于本發(fā)明的保護(hù)范圍。

因此，第二偽柵極結(jié)構(gòu)A2與第九偽柵極結(jié)構(gòu)A9為后續(xù)形成的LDMOS的有效柵極。其余的偽柵極結(jié)構(gòu)為后續(xù)形成的LDMOS的非有效柵極。

需要說明的是，本實施例中，第一偽柵極結(jié)構(gòu)A1至第十偽柵極結(jié)構(gòu)A10的長度分別為大于等于0.01μm且小于等于0.1μm，各個偽柵極結(jié)構(gòu)的總密度為大于等于5％且小于等于30％。第一偽柵極結(jié)構(gòu)A1至第十偽柵極結(jié)構(gòu)A10的長度如果太長，后續(xù)形成第一、第二金屬柵極結(jié)構(gòu)或是各個阻擋層時，容易產(chǎn)生凹陷。第一偽柵極結(jié)構(gòu)A1至第十偽柵極結(jié)構(gòu)A10的長度如果太短，收到光刻精度限制，無法形成各偽柵結(jié)構(gòu)。

接著，繼續(xù)參考圖12，在第一偽柵極結(jié)構(gòu)A1至第十偽柵極結(jié)構(gòu)A10的各偽柵結(jié)構(gòu)周圍分別形成側(cè)墻。

本實施例中，在各偽柵極結(jié)構(gòu)周圍形成側(cè)墻的原因如下：

(1)在第五偽柵極結(jié)構(gòu)A5周圍的側(cè)墻和第六偽柵極結(jié)構(gòu)A6周圍的側(cè)墻定義后續(xù)形成的漏極的位置和大小。

(2)第一偽柵極結(jié)構(gòu)A1周圍的側(cè)墻和第二偽柵極結(jié)構(gòu)A2之間的側(cè)墻定義后續(xù)形成的第一源極的位置和大小。

(3)第九偽柵極結(jié)構(gòu)A9周圍的側(cè)墻和第十偽柵極結(jié)構(gòu)A10之間的側(cè)墻定義后續(xù)形成的第二源極的位置和大小。

(4)各柵極結(jié)構(gòu)周圍如果沒有側(cè)墻，則后續(xù)在形成的源極材料層和漏極材料層的過程中，各偽柵極結(jié)構(gòu)中對應(yīng)的多晶硅柵極上也會生長源極材料層和漏極材料層。后續(xù)形成的源極材料層和漏極材料層的體積會比較大，形成的源極材料層和漏極材料層的高度會比較高。但是，形成的源極材料層和漏極材料層的體積和高度比現(xiàn)有技術(shù)小。

其他實施例中，如果在各柵極結(jié)構(gòu)周圍不形成側(cè)墻，也屬于本發(fā)明保護(hù)的范圍。

接著，參考圖13，以第一偽柵極結(jié)構(gòu)A1和第二偽柵極結(jié)構(gòu)A2之間的側(cè)墻為掩膜，對第一鰭部進(jìn)行刻蝕，形成第一源極凹槽；以第五偽柵極結(jié)構(gòu)A5和第六偽柵極結(jié)構(gòu)A6之間的側(cè)墻為掩膜，對第二鰭部進(jìn)行刻蝕，形成漏極凹槽；以第九偽柵極結(jié)構(gòu)A9和第十偽柵極結(jié)構(gòu)A10之間的側(cè)墻為掩膜，對第三鰭部進(jìn)行刻蝕，形成第二源極凹槽。

本實施例中，第一源極凹槽、第二源極凹槽、漏極凹槽同時形成。具體形成方法為本領(lǐng)域技術(shù)人員熟知技術(shù)，在此不再贅述。

接著，繼續(xù)參考圖13，在第一源極凹槽內(nèi)形成第一源極材料層，在第二源極凹槽內(nèi)形成第二源極材料層，在漏極凹槽內(nèi)形成漏極材料層。

本實施例中，后續(xù)形成的LDMOS晶體管為PMOS晶體管時，則第一源極材料層、第二源極材料層和漏極材料層為鍺硅層。

形成鍺硅層的方法為選擇性外延生長。

本實施例中，第一源極材料層、第二源極材料層和漏極材料層都高于相應(yīng)的鰭部，且低于各偽柵極結(jié)構(gòu)的高度。

現(xiàn)有技術(shù)中的LDMOS晶體管中，形成第一源極材料層、第二源極材料層和漏極材料層的空間較大，然而，該晶體管中，第一源極材料層、第二源極材料層和漏極材料層只是需要超出鰭部少許高度，否則對各自對應(yīng)的柵極下的溝道無法施加最佳應(yīng)力。但是，控制第一源極材料層、第二源極材料層 和漏極材料層只是超出鰭部少許高度在實際生長工藝中是很難控制的。

因此，本實施例根據(jù)“鍺硅層的生長高度與鍺硅層的生長空間成正比”的原則，通過控制鍺硅層的生長空間，來控制鍺硅層的生長高度。相對于現(xiàn)有技術(shù)，通過縮小鍺硅層的生長空間，來降低鍺硅層的生長高度。

具體為，本實施例中通過第五偽柵極結(jié)構(gòu)A5和第六偽柵極結(jié)構(gòu)A6之間的距離H2(參考圖12)定義漏極的生長空間，使其小于現(xiàn)有技術(shù)中漏極的生長空間。

本實施例中通過第一偽柵極結(jié)構(gòu)A1和第二偽柵極結(jié)構(gòu)A2之間的距離H4(參考圖12)定義第一源極材料層的生長空間，使其小于現(xiàn)有技術(shù)中的第一源極的生長空間。

本實施例中通過第九偽柵極結(jié)構(gòu)A9和第十偽柵極結(jié)構(gòu)A10之間的距離H4(參考圖12)定義第二源極材料層的生長空間，使其小于現(xiàn)有技術(shù)中的第二源極的生長空間。

形成上述鍺硅層后，分別在上述鍺硅層上形成硅帽層(圖未示)。形成硅帽層的作用為：后續(xù)步驟中，需要在鍺硅層上形成金屬硅化物層。鍺硅層含鍺太多，在鍺硅層上形成金屬硅化物的性能不佳。而在硅上形成金屬硅化物層的性能較好。所以需要在后續(xù)形成的金屬硅化物層與上述鍺硅層之間形成硅帽層。

接著，對第一源極材料層、第二源極材料層和漏極材料層進(jìn)行離子注入，對應(yīng)形成第一源極241、第二源極243和漏極242。其中漏極為兩個LDMOS晶體管的共漏極。

其他實施例中，后續(xù)形成的LDMOS晶體管為NMOS時。則第一源極材料層、第二源極材料層和漏極材料層為碳化硅層，因為屬于本發(fā)明的保護(hù)范圍。

接著，參考圖14，在半導(dǎo)體襯底20、第一偽柵極結(jié)構(gòu)A1至第十偽柵極結(jié)構(gòu)A10、第一源極241、第二源極243和漏極242上形成層間介質(zhì)層25。

層間介質(zhì)層25的材料為氧化硅、碳化硅或氮氧化硅。層間介質(zhì)層25也 可以為低k材料或超低k材料，所述低k材料的介電常數(shù)小于等于3，所述超低k材料的介電常數(shù)小于等于2.7。層間介質(zhì)層25的形成方法為沉積。具體可以為高密度等離子體(High Density Plasma，HDP)化學(xué)氣相沉積或者是高縱深比填溝工藝(High Aspect Ratio Process，HARP)或者流動化學(xué)氣相沉積(Flowable Chemical Vapor Deposition，F(xiàn)CVD)。采用上述三種方法填充能力較強，形成的層間介質(zhì)層25致密度比較高。當(dāng)然，層間介質(zhì)層25也可以是本領(lǐng)域技術(shù)人員熟知的其他沉積工藝，也屬于本發(fā)明的保護(hù)范圍。

形成層間介質(zhì)層25后，采用化學(xué)機械研磨的方法將高于第一偽柵極結(jié)構(gòu)A1至第十偽柵極結(jié)構(gòu)A10的層間介質(zhì)層25去除，這樣，剩余的層間介質(zhì)層25會與第一偽柵極結(jié)構(gòu)A1至第十偽柵極結(jié)構(gòu)A10相平。

接著，結(jié)合參考圖15，采用濕法腐蝕的方法去除第二偽柵極結(jié)構(gòu)A2、第九偽柵極結(jié)構(gòu)A9，在層間介質(zhì)層25內(nèi)分別形成第一柵極結(jié)構(gòu)凹槽231a和第二柵極結(jié)構(gòu)凹槽232a，所述第一柵極結(jié)構(gòu)凹槽231a和第二柵極結(jié)構(gòu)凹槽232a底部分別露出第一鰭部211和第三鰭部213。

本實施例中，在去除第二偽柵極結(jié)構(gòu)A2、第九偽柵極結(jié)構(gòu)A9的過程中，剩余的偽柵極結(jié)構(gòu)也會被順帶去除。也就是說，第一偽柵極結(jié)構(gòu)A1、第三偽柵極結(jié)構(gòu)A3、第四偽柵極結(jié)構(gòu)A4至第八偽柵極結(jié)構(gòu)A8、第十偽柵極結(jié)構(gòu)A10也會被去除，在層間介質(zhì)層25內(nèi)分別形成相應(yīng)的柵極結(jié)構(gòu)凹槽。

接著，參考圖16，在第一柵極結(jié)構(gòu)凹槽231a和第二柵極結(jié)構(gòu)凹槽232a的底部和側(cè)壁分別形成第一高k柵介質(zhì)層和第二高k柵介質(zhì)層。本實施例中第一高k柵介質(zhì)層和第二高k柵介質(zhì)層材料相同。這時，其余的各柵極結(jié)構(gòu)凹槽的底部和側(cè)壁分別形成有第一高k柵介質(zhì)層和/或第二高k柵介質(zhì)層材料。之后，分別在第一高k柵介質(zhì)層和第二高k柵介質(zhì)層上形成第一金屬層和第二金屬層，所述第一金屬層和第二金屬層高于各偽柵極結(jié)構(gòu)和層間介質(zhì)層25。本實施例中，第一金屬層和第二金屬層都相同。這時，其余的各柵極結(jié)構(gòu)凹槽內(nèi)也會填充第一金屬層或第二金屬層。

之后，采用化學(xué)機械研磨的方法將高于各偽柵極結(jié)構(gòu)和層間介質(zhì)層25的金屬層去除，分別形成第一金屬柵極層和第二金屬柵極層。第一金屬柵極層 及第一高k柵介質(zhì)層形成了第一柵極結(jié)構(gòu)231。第二金屬柵極層及第二高k柵介質(zhì)層形成了第二柵極結(jié)構(gòu)232。其余的各偽柵極結(jié)構(gòu)也成為金屬柵極結(jié)構(gòu)，也就是上述的各個阻擋層，具體如下：

第五偽柵極結(jié)構(gòu)A5和第六偽柵極結(jié)構(gòu)A6成為第一阻擋層261，第一偽柵極結(jié)構(gòu)A1成為第二阻擋層262，第三偽柵極結(jié)構(gòu)A3和第四偽柵極結(jié)構(gòu)A4成為第三阻擋層263，第十偽柵極結(jié)構(gòu)A10成為第四阻擋層264，第七偽柵極結(jié)構(gòu)A7和第八偽柵極結(jié)構(gòu)A8成為第五阻擋層265。

其他實施例中，第一柵極結(jié)構(gòu)231和第二柵極結(jié)構(gòu)232還可以為多晶硅柵極結(jié)構(gòu)，各個阻擋層為多晶硅柵極結(jié)構(gòu)，也屬于本發(fā)明的保護(hù)范圍。如果第一柵極結(jié)構(gòu)231和第二柵極結(jié)構(gòu)232為多晶硅柵極結(jié)構(gòu)，各個阻擋層為多晶硅柵極結(jié)構(gòu)，則上述形成第一柵極結(jié)構(gòu)凹槽231a、第二柵極結(jié)構(gòu)凹槽232a、各柵極結(jié)構(gòu)凹槽的步驟、并在第一柵極結(jié)構(gòu)凹槽231a、第二柵極結(jié)構(gòu)凹槽232a和各柵極結(jié)構(gòu)凹槽中分別形成第一和第二高k柵介質(zhì)層、對應(yīng)位于第一和第二高k柵介質(zhì)層之上的第一和第二金屬柵極層的形成步驟可以省略。

實施例二

參考圖16，本發(fā)明還提供一種LDMOS晶體管結(jié)構(gòu)，兩個相鄰的LDMOS晶體管共用一個漏極。具體包括：

半導(dǎo)體襯底20，所述半導(dǎo)體襯底20具有第一鰭部211、第二鰭部212和第三鰭部213。所述半導(dǎo)體襯底20還具有位于第一鰭部211和第二鰭部212之間第一隔離結(jié)構(gòu)221，位于第二鰭部212和第三鰭部213之間的第二隔離結(jié)構(gòu)222；

橫跨第一鰭部211的第一柵極結(jié)構(gòu)231，所述第一柵極結(jié)構(gòu)231覆蓋第一鰭部211的頂部和側(cè)壁；

橫跨第三鰭部213的第二柵極結(jié)構(gòu)232，所述第二柵極結(jié)構(gòu)232覆蓋第三鰭部213的頂部和側(cè)壁；

位于第一柵極結(jié)構(gòu)231的遠(yuǎn)離所述第一隔離結(jié)構(gòu)221一側(cè)的第一鰭部211內(nèi)的第一源極241；

位于第二柵極結(jié)構(gòu)232的遠(yuǎn)離所述第二隔離結(jié)構(gòu)222一側(cè)的第三鰭部213內(nèi)形成第二源極243；

位于第二鰭部212內(nèi)的漏極242；

還包括：

所述第一柵極結(jié)構(gòu)231覆蓋部分第一隔離結(jié)構(gòu)221。

本實施例中，所述第一柵極結(jié)構(gòu)覆蓋部分第一隔離結(jié)構(gòu)的長度為大于等于50nm且小于等于0.1μm。

本實施例中，所述LDMOS晶體管還包括：橫跨所述第二鰭部212的第一阻擋層261，所述第一阻擋層261分別位于所述第二鰭部212的靠近第一鰭部211的一端與遠(yuǎn)離所述第一鰭部211的一端，用于定義漏極242的位置和大??；漏極位于第一阻擋層261之間的第二鰭部212內(nèi)。

本實施例中，靠近第一隔離結(jié)構(gòu)221一端的第一阻擋層261部分覆蓋第一隔離結(jié)構(gòu)221。所述第一阻擋層261覆蓋部分第一隔離結(jié)構(gòu)221的長度H1為大于等于50nm且小于等于0.1μm。

本實施例中，靠近第二隔離結(jié)構(gòu)222一端的第一阻擋層261部分覆蓋第一隔離結(jié)構(gòu)222。所述第一阻擋層261覆蓋部分第一隔離結(jié)構(gòu)222的長度H1為大于等于50nm且小于等于0.1μm。

本實施例中，所述第一柵極結(jié)構(gòu)231的遠(yuǎn)離所述第一隔離結(jié)構(gòu)221的一側(cè)具有第二阻擋層262，所述第二阻擋層262橫跨所述第一柵極結(jié)構(gòu)231，所述第二阻擋層262用于定義的第一源極241的位置與大小。

本實施例中，所述第二柵極結(jié)構(gòu)232的遠(yuǎn)離所述第二隔離結(jié)構(gòu)222的一側(cè)具有第四阻擋層264，所述第四阻擋層264橫跨所述第二柵極結(jié)構(gòu)232，所述第四阻擋層264用于定義的第二源極243的位置與大小。

本實施例中，當(dāng)所述第一柵極結(jié)構(gòu)231為第一金屬柵極結(jié)構(gòu)時，所述第一隔離結(jié)構(gòu)221上具有第三阻擋層263。

當(dāng)?shù)谝唤饘贃艠O層的材料為鋁，材質(zhì)較軟。上述化學(xué)機械研磨第一金屬柵極層的過程中，沒有第三阻擋層263的支撐，研磨這么長的第一金屬柵極 層時會出現(xiàn)凹陷(dishing)現(xiàn)象。

進(jìn)一步的，本實施例中，當(dāng)?shù)谝桓綦x結(jié)構(gòu)221上第三阻擋層263為兩個(結(jié)合參考圖12和圖16，分別為第三偽柵極結(jié)構(gòu)A3和第四偽柵極結(jié)構(gòu)A4)時，呈分立結(jié)構(gòu)的第三阻擋層可以最大化的緩解第一金屬柵極層頂部出現(xiàn)的凹陷現(xiàn)象。

其他實施例中，在第一隔離結(jié)構(gòu)221上不具有第三阻擋層263也屬于本發(fā)明保護(hù)的范圍。

本實施例中，所述第二柵極結(jié)構(gòu)232為第二金屬柵極結(jié)構(gòu)時，所述第二隔離結(jié)構(gòu)222上具有第五阻擋層265。

當(dāng)?shù)诙饘贃艠O層的材料為鋁，材質(zhì)較軟。上述化學(xué)機械研磨第二金屬柵極層的過程中，沒有第五阻擋層265的支撐，研磨這么長的第二金屬柵極層時會出現(xiàn)凹陷(dishing)現(xiàn)象。

進(jìn)一步的，本實施例中，當(dāng)?shù)诙綦x結(jié)構(gòu)222上第五阻擋層265為兩個(結(jié)合參考圖12和圖16，分別為第七偽柵極結(jié)構(gòu)A7、第八偽柵極結(jié)構(gòu)A8)時，呈分立結(jié)構(gòu)的第五阻擋層可以最大化的緩解第二金屬柵極層頂部出現(xiàn)的凹陷現(xiàn)象。

其他實施例中，在所述第二隔離結(jié)構(gòu)222上不具有第五阻擋層265也屬于本發(fā)明的保護(hù)范圍。

本實施例中，所述第一阻擋層261、第二阻擋層262、第三阻擋層263、第四阻擋層264和第五阻擋層265為金屬柵極結(jié)構(gòu)。

本實施例中，所述第二柵極結(jié)構(gòu)232覆蓋部分第二隔離結(jié)構(gòu)222。所述第二柵極結(jié)構(gòu)232覆蓋部分第二隔離結(jié)構(gòu)的長度為大于等于50nm且小于等于0.1μm。

本實施例中，所述第二阻擋層262部分覆蓋與第一鰭部211相鄰的第三隔離結(jié)構(gòu)202。所述第二阻擋層262覆蓋部分第三隔離結(jié)構(gòu)202的長度H5為大于等于50nm且小于等于0.1μm。

本實施例中，所述第四阻擋層264部分覆蓋與第三鰭部213相鄰的第三 隔離結(jié)構(gòu)202。所述第四阻擋層264覆蓋部分第三隔離結(jié)構(gòu)202的長度H5為大于等于50nm且小于等于0.1μm。

具體請參考實施例一。

實施例三

參考圖17，本實施例提供一種LDMOS晶體管的形成方法，本實施例與實施例一的區(qū)別為：實施例一具有兩個源極，分別為第一源極和第二源極。第一源極和第二源極共用一個漏極。本實施例的LDMOS晶體管只有一個源極341，漏極342不是共漏極。也就是說，本實施例中，沒有第三鰭部和第二淺溝槽隔離結(jié)構(gòu)。具體包括：

提供半導(dǎo)體襯底30，所述半導(dǎo)體襯底具有第一鰭部311、第二鰭部312和位于第一鰭部311、第二鰭部312之間的第一隔離結(jié)構(gòu)321；

形成橫跨所述第一鰭部311的柵極結(jié)構(gòu)331，所述柵極結(jié)構(gòu)331覆蓋第一鰭部311的頂部和側(cè)壁，所述第一柵極結(jié)構(gòu)覆蓋部分第一隔離結(jié)構(gòu)；

在所述柵極結(jié)構(gòu)331的遠(yuǎn)離所述第一隔離結(jié)構(gòu)321一側(cè)的第一鰭部311內(nèi)形成源極341；

在第二鰭部312內(nèi)形成漏極342。

本實施例中，所述第一柵極結(jié)構(gòu)覆蓋部分第一隔離結(jié)構(gòu)的長度H1為大于等于50nm且小于等于0.1μm。

本實施例中，在第二鰭部312內(nèi)形成漏極342之前，形成橫跨所述第二鰭部312的第一阻擋層361，所述第一阻擋層361位于所述第二鰭部312的靠近第一鰭部311的一端和遠(yuǎn)離所述第一鰭部311的一端，用于定義漏極342的位置和大小。

本實施例中，形成所述源極341之前，在所述柵極結(jié)構(gòu)331的遠(yuǎn)離所述第一隔離結(jié)構(gòu)321的一側(cè)形成第二阻擋層362，所述第二阻擋層362橫跨所述第一鰭部311，所述第二阻擋層362用于定義源極341的位置與大小。

本實施例中，所述第一柵極結(jié)構(gòu)為第一金屬柵極結(jié)構(gòu)，所述第一隔離結(jié)構(gòu)上具有第三阻擋層363，防止第一金屬柵極結(jié)構(gòu)中的第一金屬柵極層產(chǎn)生凹 陷。

本實施例中，所述第一阻擋層361、第二阻擋層362和第三阻擋層363為金屬柵極結(jié)構(gòu)。

本實施例中，靠近第一隔離結(jié)構(gòu)321一端的第一阻擋層361部分覆蓋第一隔離結(jié)構(gòu)321。所述第一阻擋層361覆蓋部分第一隔離結(jié)構(gòu)321的長度H3為大于等于50nm且小于等于0.1μm。

本實施例中，遠(yuǎn)離第一隔離結(jié)構(gòu)322一端的第一阻擋層361部分覆蓋與第二鰭部312相鄰的第二隔離結(jié)構(gòu)302。該第一阻擋層361覆蓋部分與第二鰭部312相鄰的第二隔離結(jié)構(gòu)302長度H3為大于等于50nm且小于等于0.1μm。

本實施例中，所述第二阻擋層262部分覆蓋與第一鰭部211相鄰的第二隔離結(jié)構(gòu)302。所述第二阻擋層262部分覆蓋與第一鰭部211相鄰的第二隔離結(jié)構(gòu)302的長度H5為大于等于50nm且小于等于0.1μm。

具體請參考實施例一。

實施例四

本發(fā)明提供一種LDMOS晶體管，包括：

半導(dǎo)體襯底30，所述半導(dǎo)體襯底30具有第一鰭部311、第二鰭部312和位于第一鰭部311、第二鰭部312之間的第一隔離結(jié)構(gòu)321；

橫跨所述第一鰭部311的柵極結(jié)構(gòu)331，所述柵極結(jié)構(gòu)331覆蓋第一鰭部311的頂部和側(cè)壁；

位于柵極結(jié)構(gòu)331的遠(yuǎn)離所述第一隔離結(jié)構(gòu)321一側(cè)的第一鰭部311內(nèi)的源極341；

位于第二鰭部312內(nèi)漏極342。

還包括：

所述第一柵極結(jié)構(gòu)331覆蓋部分第一隔離結(jié)構(gòu)321。

本實施例中，所述第一柵極結(jié)構(gòu)覆蓋部分第一隔離結(jié)構(gòu)的長度H1為大于等于50nm且小于等于0.1μm。

本實施例中，所述LDMOS晶體管還具有橫跨所述第二鰭部312的第一阻擋層361，所述第一阻擋層361分別位于所述第二鰭部312的靠近第一鰭部311的一端與遠(yuǎn)離所述第一鰭部311的一端，用于定義漏極342的位置和大小。

具有可以參考第一至第三實施例。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。