本發(fā)明涉及半導體結(jié)構(gòu)及其制造方法。

背景技術(shù)：

半導體集成電路(IC)產(chǎn)業(yè)經(jīng)歷了快速發(fā)展。在IC發(fā)展過程中，功能密度(即，每芯片面積上互連器件的數(shù)量)普遍增加，而幾何尺寸(即，使用制造工藝可以創(chuàng)建的最小的組件(或線))卻已下降。這種按比例縮小工藝通常通過提高生產(chǎn)效率和降低相關(guān)成本而提供益處。這種按比例縮小也增加了加工和制造IC的復雜性，并且為了實現(xiàn)這些進步，需要IC加工和制造中的類似發(fā)展。隨著晶體管尺寸的減小，柵極氧化物的厚度必須減小以在具有減小的柵極長度的情況下維持性能。然而，為了降低柵極泄漏，使用高介電常數(shù)(高k)柵極絕緣層，其在保持與由在更大的技術(shù)節(jié)點中使用的典型的柵極氧化物所提供的相同有效電容的同時，允許更大的物理厚度。

此外，隨著技術(shù)節(jié)點縮小，在一些IC設(shè)計中，期望以金屬柵(MG)電極代替典型的多晶硅柵電極以在部件尺寸減小的情況下改進器件性能。形成MG電極的一種工藝被稱為“后柵極”工藝，其與稱為“先柵極”的另一種MG電極形成工藝相反?！昂髺艠O”工藝允許后續(xù)工藝的數(shù)量降低，包括必須在柵極形成之后實施的高溫處理。

因此，期望為形成在襯底上的每個NFET、PFET、N-FinFET和P-FinFET提供不同配置的金屬柵極結(jié)構(gòu)的方法和半導體器件。

技術(shù)實現(xiàn)要素：

為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種半導體結(jié)構(gòu)，包括：半導體襯底，包括第一表面和第二表面；層間電介 質(zhì)(ILD)，具有位于所述半導體襯底的所述第一表面上方的第一凹槽和位于所述半導體襯底的所述第二表面上方的第二凹槽；第一間隔件和第二間隔件，所述第一間隔件襯于所述第一凹槽的側(cè)壁上，所述第二間隔件襯于所述第二凹槽的側(cè)壁上；第一高k介電層和第二高k介電層，所述第一高k介電層接觸所述第一凹槽的底部和所述第一間隔件的側(cè)壁，所述第二高k介電層接觸所述第二凹槽的底部和所述第二間隔件的側(cè)壁；第一金屬和第二金屬，所述第一金屬接觸所述第一高k介電層的底部和側(cè)壁，所述第二金屬接觸所述第二高k介電層的底部和側(cè)壁；其中，所述第一金屬和第二金屬用于彼此不同導電類型的半導體；以及第一SAC(自對準接觸)硬掩模和第二SAC硬掩模，所述第一SAC硬掩模位于所述第一金屬上，所述第二SAC硬掩模位于所述第二金屬上，其中，所述第一SAC硬掩模和所述第二SAC硬掩模對預定的蝕刻劑具有不同的蝕刻速率。

在上述半導體結(jié)構(gòu)中，所述第一SAC硬掩模位于所述第一金屬和所述第一間隔件上。

在上述半導體結(jié)構(gòu)中，所述第二SAC硬掩模位于所述第二金屬和所述第二間隔件上。

在上述半導體結(jié)構(gòu)中，所述第一SAC硬掩?；蛩龅诙AC硬掩模包括氮化物。

在上述半導體結(jié)構(gòu)中，所述第一SAC硬掩模的縱向高度和所述第二SAC硬掩模的縱向高度基本上彼此不同。

在上述半導體結(jié)構(gòu)中，所述第一金屬的縱向高度和所述第二金屬的縱向高度不同。

在上述半導體結(jié)構(gòu)中，所述第一SAC硬掩模具有上部和下部，所述第一SAC硬掩模的所述上部和所述下部的橫向長度不同。

在上述半導體結(jié)構(gòu)中，所述第二SAC硬掩模具有上部和下部，所述第二SAC硬掩模的所述上部和所述下部的橫向長度不同。

根據(jù)本發(fā)明的另一方面，還提供了一種半導體結(jié)構(gòu)，包括：半導體襯底，包括表面；層間電介質(zhì)(ILD)，具有位于所述半導體襯底的所述表面上方的凹槽；第一間隔件，襯于所述凹槽的側(cè)壁上；源極/漏極區(qū)，位于所 述半導體襯底中，鄰近所述凹槽下方的溝道區(qū)；高k介電層，接觸所述凹槽的底部和所述第一間隔件的側(cè)壁；金屬，接觸所述高k介電層的底部和側(cè)壁；以及SAC硬掩模，位于所述金屬上，其中，所述SAC硬掩模具有上部和下部，并且所述SAC硬掩模的所述上部和所述下部的橫向長度不同。

在上述半導體結(jié)構(gòu)中，第二間隔件在縱向方向上夾在所述第一間隔件和所述層間電介質(zhì)之間，并且在橫向方向上夾在所述表面和所述層間電介質(zhì)之間。

在上述半導體結(jié)構(gòu)中，所述第二間隔件包括氮化物。

在上述半導體結(jié)構(gòu)中，所述源極/漏極區(qū)是外延層。

在上述半導體結(jié)構(gòu)中，所述SAC硬掩模包括氮化物并且所述層間電介質(zhì)包括氧化物。

在上述半導體結(jié)構(gòu)中，所述凹槽具有上部和下部，并且所述上部的橫向長度基本上長于所述下部的橫向長度。

在上述半導體結(jié)構(gòu)中，所述半導體結(jié)構(gòu)是FinFET結(jié)構(gòu)。

根據(jù)本發(fā)明的又一方面，還提供了一種制造半導體結(jié)構(gòu)的方法，包括：在層間電介質(zhì)(ILD)中形成第一凹槽和第二凹槽；形成襯于所述第一凹槽的側(cè)壁上的第一間隔件和襯于所述第二凹槽的側(cè)壁上的第二間隔件；形成接觸所述第一凹槽的底部和所述第一間隔件的側(cè)壁的第一高k介電層；形成接觸所述第一高k介電層的底部和側(cè)壁的第一金屬；形成接觸所述第二凹槽的底部和所述第二間隔件的側(cè)壁的第二高k介電層；形成接觸所述第二高k介電層的底部和側(cè)壁的第二金屬；以及在所述第一金屬上形成第一SAC硬掩模和在所述第二金屬上形成第二SAC硬掩模；其中，所述第一SAC硬掩模和所述第二SAC硬掩模對預定的蝕刻劑具有不同的蝕刻速率。

在上述方法中，包括去除位于所述第二金屬上的所述第一SAC硬掩模。

在上述方法中，還包括回蝕刻所述第一金屬或所述第二金屬。

在上述方法中，還包括：通過使用蝕刻劑在所述層間電介質(zhì)中形成接觸件以暴露源極/漏極區(qū)。

在上述方法中，還包括確定所述第一金屬和所述第二金屬的應力需求。

附圖說明

當結(jié)合附圖進行閱讀時，從以下詳細描述可最佳理解本發(fā)明的各方面。應該注意，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1是根據(jù)本發(fā)明的一些實施例的具有金屬柵極和硬掩模的半導體結(jié)構(gòu)的截面圖；

圖2是根據(jù)本發(fā)明的一些實施例的具有金屬柵極結(jié)構(gòu)的鰭式場效應晶體管(FinFET)的透視圖；

圖3是根據(jù)本發(fā)明的一些實施例的用于金屬柵極結(jié)構(gòu)的半導體結(jié)構(gòu)制造方法的操作；

圖4是根據(jù)本發(fā)明的一些實施例的用于金屬柵極結(jié)構(gòu)的半導體結(jié)構(gòu)制造方法的操作；

圖5是根據(jù)本發(fā)明的一些實施例的用于金屬柵極結(jié)構(gòu)的半導體結(jié)構(gòu)制造方法的操作；

圖6是根據(jù)本發(fā)明的一些實施例的用于金屬柵極結(jié)構(gòu)的半導體結(jié)構(gòu)制造方法的操作；

圖7是根據(jù)本發(fā)明的一些實施例的用于金屬柵極結(jié)構(gòu)的半導體結(jié)構(gòu)制造方法的操作；

圖8是根據(jù)本發(fā)明的一些實施例的用于金屬柵極結(jié)構(gòu)的半導體結(jié)構(gòu)制造方法的操作；

圖9是根據(jù)本發(fā)明的一些實施例的用于金屬柵極結(jié)構(gòu)的半導體結(jié)構(gòu)制造方法的操作；

圖10是根據(jù)本發(fā)明的一些實施例的用于金屬柵極結(jié)構(gòu)的半導體結(jié)構(gòu)制造方法的操作；

圖11是根據(jù)本發(fā)明的一些實施例的用于金屬柵極結(jié)構(gòu)的半導體結(jié)構(gòu)制造方法的操作；

圖12是根據(jù)本發(fā)明的一些實施例的用于金屬柵極和硬掩模的半導體結(jié)構(gòu)制造方法的操作；

圖13是根據(jù)本發(fā)明的一些實施例的用于金屬柵極和硬掩模的半導體 結(jié)構(gòu)制造方法的操作；

圖14是根據(jù)本發(fā)明的一些實施例的用于金屬柵極和硬掩模的半導體結(jié)構(gòu)制造方法的操作；

圖15是根據(jù)本發(fā)明的一些實施例的用于金屬柵極和硬掩模的半導體結(jié)構(gòu)制造方法的操作；

圖16是根據(jù)本發(fā)明的一些實施例的用于金屬柵極和硬掩模的半導體結(jié)構(gòu)制造方法的操作；

圖17是根據(jù)本發(fā)明的一些實施例的用于金屬柵極和硬掩模的半導體結(jié)構(gòu)制造方法的操作；

圖18是根據(jù)本發(fā)明的一些實施例的具有金屬柵極和硬掩模的半導體結(jié)構(gòu)的截面圖；

圖19是根據(jù)本發(fā)明的一些實施例的具有金屬柵極和硬掩模的半導體結(jié)構(gòu)的截面圖；

圖20是根據(jù)本發(fā)明的一些實施例的具有金屬柵極和硬掩模的半導體結(jié)構(gòu)的截面圖；

圖21是根據(jù)本發(fā)明的一些實施例的具有金屬柵極和硬掩模的半導體結(jié)構(gòu)的截面圖；

圖22是根據(jù)本發(fā)明的一些實施例的具有金屬柵極和硬掩模的半導體結(jié)構(gòu)的截面圖；

圖23是根據(jù)本發(fā)明的一些實施例的具有金屬柵極、硬掩模和接觸件的半導體結(jié)構(gòu)的截面圖。

具體實施方式

在以下詳細描述中，闡述了大量具體細節(jié)以提供本發(fā)明的更透徹的理解。然而，本領(lǐng)域普通技術(shù)人員應當理解，可以在不具有這些具體細節(jié)的情況下實踐本發(fā)明。在其他情況下，沒有詳細描述公知的方法、工序、部件和電路以便不模糊本發(fā)明。應當理解，以下公開內(nèi)容提供了用于實現(xiàn)各個實施例的不同特征的許多不同的實施例或?qū)嵗?。以下描述部件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例而不在于限制。

下文中詳細討論了本發(fā)明實施例的制造和使用。然而，應該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應用的發(fā)明概念。所討論的具體實施例僅僅示出制造和使用本發(fā)明的具體方式，而不用于限制本發(fā)明的范圍。

在本發(fā)明中，論述了具有不同應力的NMOS和PMOS的半導體結(jié)構(gòu)及其制造方法。

圖1示出了具有第一金屬柵極103a和第二金屬柵極103b的半導體結(jié)構(gòu)10的截面圖，其中第一金屬柵極103a的導電類型不同于第二金屬柵極103b的導電類型。例如，如果第一金屬柵極103a是P型柵極，則第二金屬柵極103b是N型。半導體結(jié)構(gòu)10具有半導體層100，其中，層間介電層(ILD)101設(shè)置在半導體層100上方。ILD101也限定并且圍繞第一金屬柵極103a和第二金屬柵極103b。

仍參考圖1，第一金屬柵極103a和第二金屬柵極103b分隔開。如圖1所示，在一些實施例中，STI(淺溝槽隔離)區(qū)域102在半導體層100中并且位于第一金屬柵極103a和第二金屬柵極103b之間。半導體層100具有接近第一金屬柵極103a下方的溝道區(qū)的第一表面101a以及接近第二金屬柵極103b下方的溝道區(qū)的第二表面101b。第一源極/漏極區(qū)1011a位于半導體襯底中，并且第一源極/漏極區(qū)1011a鄰近第一金屬柵極103a下方的溝道區(qū)。第二源極/漏極區(qū)1011b位于半導體襯底中，并且第二源極/漏極區(qū)1011b鄰近第二金屬柵極103b下方的溝道區(qū)。第一SAC硬掩107a位于第一金屬柵極103a的頂上，并且第二SAC硬掩模107b位于第二金屬柵極103b的頂上。

在圖1中，第一間隔件1035a設(shè)置在ILD 101和第一金屬柵極103a之間。第二間隔件1035b設(shè)置在ILD 101和第二金屬柵極103b之間。第一金屬柵極103a、第一間隔件1035a和ILD 101設(shè)置在半導體層100的第一表面101a上方。第二金屬柵極103b、第二間隔件1035b和ILD 101設(shè)置在半導體層100的第二表面101b上方。

第一高k介電層1033a接觸第一金屬柵極103a的底部和第一間隔件1035a的側(cè)壁，并且第二高k介電層1033b接觸第二金屬柵極103b的底部和第二間隔件1035b的側(cè)壁。第一金屬柵極103a包括接觸第一高k介電層 1033a的第一金屬層105a。并且類似于第一金屬柵極103a，第二金屬柵極103b包括接觸第二高k介電層1033b的第二金屬層105b。然而，第一金屬103a的導電類型可以不同于第二金屬103b的導電類型。例如，如果第一金屬層103a是P型柵極，則第二金屬層103b是N型柵極。

在本發(fā)明的一些實施例中，本文中所述的半導體襯底100是其上形成有各個層和器件結(jié)構(gòu)的塊狀半導體襯底。在一些實施例中，塊狀襯底包括硅或化合物半導體，諸如GaAs、InP、Si/Ge或SiC。在半導體襯底100上可以形成各個層。例如，介電層、摻雜層、多晶硅層或?qū)щ妼印？梢栽诎雽w襯底101上形成各種器件。例如，晶體管、電阻器和/或電容器，其可以通過互連層互連至額外的集成電路。

仍參考圖1，第一間隔件1035a圍繞第一金屬柵極103a的側(cè)壁部分，并且金屬柵極103a的底部設(shè)置在第一表面101a上方。在一些實施例中，金屬柵極103a包括位于第一高k介電層1033a的水平部分和第一表面101a之間的任選的中間層1031a。第二間隔件1035b圍繞第二金屬柵極103b的側(cè)壁部分，并且金屬柵極103b的底部設(shè)置在第二表面101b上方。并且類似于金屬柵極103a，金屬柵極103b還包括位于第二高k介電層1033b的水平部分和第二表面101b之間的任選的中間層1031b。

第一SAC硬掩模107a和二SAC硬掩模107b可以配置為具有不同的特征性能以提高晶體管的性能。例如，當?shù)谝唤饘贃艠O103a是N型柵極時，優(yōu)選具有引入到第一柵極103a下方的溝道區(qū)的拉伸應力，以提高載流子遷移率。相反，由于第二金屬柵極103b是P型，優(yōu)選具有引入到第二柵極103b下方的溝道區(qū)的壓縮應力，以提高載流子遷移率。

在本發(fā)明中，具有通過配置用于不同金屬柵極的SAC硬掩模的膜性能來分別調(diào)整引入到金屬柵極103a和103b下方的溝道區(qū)的應力的各種方法。例如，在SAC硬掩模的形成過程中，第一SAC硬掩模107a和第二SAC硬掩模107b可以形成為不同的形狀，或通過諸如不同的壓力、等離子體密度或RF功率的不同的工藝條件來形成。實施例及其制造方法的細節(jié)將在后面給出。在一些實施例中，ILD 101包括介電材料。例如，介電材料包括氧化硅、氮化硅、氮氧化硅、自旋玻璃(SOG)、氟化石英玻璃(FSG)、 碳摻雜的氧化硅(例如，SiCOH)、BLACK(加利福尼亞圣克拉拉的應用材料公司)、氟化非晶碳、聚對二甲苯、BCB(雙苯并環(huán)丁烯)、(密歇根米德蘭陶氏化學)、聚酰亞胺、其他合適的多孔聚合物材料、其他合適的介電材料、和/或它們的組合。在一些實施例中，ILD 101包括高密度等離子體(HDP)介電材料(例如，HDP氧化物)和/或高高寬比工藝(HARP)介電材料(例如，HARP氧化物)。應當理解，ILD 101可以包括一種或多種介電材料和/或一個或多個介電層。如圖1所示，通過化學機械拋光(CMP)工藝平坦化ILD 101直到暴露出第一金屬柵極103a和第二金屬柵極103b的頂部。CMP工藝包括高選擇性以提供第一金屬柵極103a和第二金屬柵極103b、第一間隔件1035a和第二間隔件1035b以及ILD 101的基本上平坦的表面。在一些實施例中，CMP工藝具有低凹陷和/或金屬腐蝕效果。

例如，在一些實施例中，第一間隔件1035a和第二間隔件1035b包括氧化硅、氮化硅、氮氧化硅、其他合適的材料、和/或它們的組合。間隔件可以通過ALD、CVD、金屬有機CVD(MOCVD)、PVD、等離子體增強CVD(PECVD)、等離子體增強ALD(PEALD)、熱氧化、它們的組合或其他適合的技術(shù)形成。

在本發(fā)明的一些實施例中，第一高k介電層1033a和第二高k介電層1033b是由ALD、CVD、金屬有機CVD(MOCVD)、PVD、等離子體增強CVD(PECVD)、等離子體增強ALD(PEALD)、熱氧化、它們的組合或其他適合的技術(shù)形成的。在一些實施例中，第一高k介電層1033a和第二高k介電層1033b包括介于約至約范圍內(nèi)的厚度。第一高k介電層1033a和第二高k介電層1033b包括二元或三元高-k膜。在一些實施例中，第一高k介電層1033a和第二高k介電層1033b包括LaO、AlO、ZrO、TiO、Ta₂O₅、Y₂O₃、SrTiO₃(STO)、BaTiO₃(BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO₃(BST)、Al₂O₃、Si₃N₄、氮氧化物或其他合適的材料。

在一些實施例中，第一金屬柵極層105a和第二金屬柵層105b分別包括覆蓋層、功函金屬層和柵極填充金屬。

覆蓋層包括諸如TiN、TaN的金屬氮化物或諸如碳氮化鈦的金屬碳氮化物或具有通式(M₁，M₂)(C，N)的另一四元層，其中M₁，M₂是IVa或Va族的不同金屬。在一些實施例中，覆蓋層的厚度介于從約至約的范圍內(nèi)。覆蓋層用作阻擋件以保護高k介電層1033a和1033b。通過諸如ALD、PVD、CVD、PECVD的各種沉積技術(shù)或其他適合的技術(shù)形成覆蓋層。

在一些實施例中，覆蓋層是包括至少兩個材料層的復合膜堆疊件。例如，接近高k介電層(1033a或1033b)的一個覆蓋層由金屬氮化物或金屬碳氮化物的第一組分制成，而接近功函金屬層的另一覆蓋層是由金屬氮化物或金屬碳氮化物的第二組分制成。例如，該功函金屬層的復合膜可以是相同的材料，但原子濃度不同。例如，該功函金屬層的復合膜可以是不同的材料。

在一些實施例中，接近高k介電層(1033a或1033b)的覆蓋層稱為阻擋層。在一些實施例中，接近高k介電層(1033a或1033b)的覆蓋層的厚度介于約至約的范圍內(nèi)。接近功函金屬層的覆蓋層的厚度介于約至約的范圍內(nèi)。

在一些實施例中，功函金屬層包括諸如TiCN的金屬碳氮化物、諸如TiSiN的金屬硅氮化物、或金屬鋁化物。在一些實施例中，功函金屬層由金屬碳氮化物或金屬硅氮化物制成。在其他實施例中，功函金屬層包括TiAlN、TiAl、或TaAl?？梢酝ㄟ^諸如ALD、PVD、CVD、PECVD或其他適合的技術(shù)的各種沉積技術(shù)來沉積功函金屬層。在一些實施例中，功函金屬層的厚度介于約至約的范圍內(nèi)。

在一些實施例中，在金屬柵極103a和103b中設(shè)置柵極填充金屬。柵極填充金屬包括具有介于4.2eV至4.8eV之間的獨立功函數(shù)的金屬。在一些實施例中，柵極填充金屬包括W、Al、Co、和它們的合金。在一些實施例中，柵極填充金屬的厚度介于約至之間。

例如，在一些實施例中，第一SAC硬掩模107a和第二SAC硬掩模107b可以由CVD、PECVD、HDP、IPM或其他適合的技術(shù)形成。在一些實施例中，第一SAC硬掩模107a和第二SAC硬掩模107b包括介于約至約范圍內(nèi)的厚度。在一些實施例中，第一SAC硬掩模107a和第二SAC 硬掩模107b包括氮化物。

由于半導體器件尺寸的縮小，F(xiàn)inFET結(jié)構(gòu)用于提高器件性能。圖2是FinFET結(jié)構(gòu)30的透視圖。兩個半導體鰭300設(shè)置在襯底31上并且通過STI302分隔開。半導體鰭300可以由硅、鍺硅、鍺、或其他合適的半導體材料形成。金屬柵極303位于半導體鰭300的頂面300A和側(cè)壁300B上方。晶體管的溝道(未示出)限定為沿著半導體鰭的頂面300A和側(cè)壁300B并且在半導體鰭300的源極/漏極區(qū)之間延伸。如圖2所示，ILD 301設(shè)置為覆蓋并且圍繞半導體鰭300。

在一些實施例中，半導體結(jié)構(gòu)10是具有從約10nm至約40nm的溝道長度L_g的平面N-MOSFET或P-MOSFET。在其他實施例中，半導體結(jié)構(gòu)10是具有從約5nm至約40nm的溝道長度L_g的非平面N-FinFET或P-FinFET。

圖3至圖21是根據(jù)本發(fā)明的一些實施例的用于金屬柵極結(jié)構(gòu)的半導體結(jié)構(gòu)制造方法的操作。

在圖3中，犧牲柵電極2013a和2013b被覆蓋在ILD 101內(nèi)。

在一些實施例中，第一中間層1031a和第二中間層1031b由在犧牲柵電極2013a和2013b的去除或蝕刻期間具有選擇性的材料形成。中間層用作當去除犧牲柵電極2013a和2013b時的下面的半導體層100的保護層。如果中間層1031a和1031b是熱生長的電介質(zhì)，則它們將僅形成在半導體層100的暴露表面上。如果中間層1031a和1031b是通過沉積操作形成的，則它們將毯式沉積到半導體層100下方的絕緣襯底(未示出)上以及半導體層100上。

間隔件1035a和1035b分別形成在犧牲柵電極2013a和2013b的側(cè)壁上。外部間隔件2037的縱向部分夾在間隔件1035a、1035b和ILD 101之間。外部間隔件2037的橫向部分夾在表面101a、101b和ILD 101之間。間隔件1035a和1035b以及外部間隔件2037均可以通過毯式沉積共形介電膜以覆蓋犧牲柵電極2013a和2013b來形成。在一些實施例中，外部間隔件2037包括氮化物。

形成間隔件和外部間隔件2037的材料包括但不限于氮化硅、氧化硅、 氮氧化硅或它們的組合。在本發(fā)明的一些實施例中，間隔件是由熱壁(hotwall)、低壓化學汽相沉積(LPCVD)操作形成的氮化硅膜?？梢圆捎酶飨虍愋晕g刻以去除毯式沉積的間隔件和外部間隔件膜的部分。

在圖4中，在形成ILD 101之后，實施諸如化學機械拋光(CMP)操作的平坦化操作。執(zhí)行平坦化操作以去除位于犧牲柵電極2013a和2013b的頂面上方的過量的ILD 101，直至犧牲柵電極2013a和2013b從ILD 101暴露出來。

在圖5中，通過去除第一犧牲柵電極2013a和中間層1031a形成第一金屬柵極凹槽203a。通過去除第二犧牲柵電極2013b和中間層1031b形成第二金屬柵極凹槽203b。在一些實施例中，犧牲柵電極2013a和2013b由多晶硅形成。通過利用包括四甲基氫氧化銨和水的濕蝕刻劑去除多晶硅犧牲柵電極2013a和2013b。

在本發(fā)明的實施例中，濕蝕刻劑溶液包括約10-35％體積的四甲基氫氧化銨。在本發(fā)明的實施例中，在蝕刻期間將四甲基氫氧化銨溶液加熱至在60攝氏度至95攝氏度之間的溫度。在本發(fā)明的實施例中，在蝕刻工藝期間施加諸如超聲波或兆聲波的聲波能量。聲波能量向蝕刻劑提供攪動，這使得蝕刻殘留物從改變的犧牲柵電極2013a、2013b移除，從而允許新的蝕刻劑進入溝槽以分別蝕刻犧牲柵電極2013a和2013b。

在本發(fā)明的一些實施例中，用于第一犧牲柵電極2013a的蝕刻劑對中間層1031a具有選擇性，并且用于第二犧牲柵電極2013b的蝕刻劑對中間層1031b具有選擇性(即，不蝕刻或僅輕微蝕刻中間層1031a和1031b)，從而使得中間層1031a和1031b分別用作用于犧牲柵電極2013a和2013b蝕刻的蝕刻停止層。以這種方式，第一金屬柵極凹槽203a的下面的溝道區(qū)和第二金屬柵極凹槽203b的下面的溝道區(qū)可以免受蝕刻劑的影響。在一些實施例中，犧牲柵電極與中間層電介質(zhì)之間的蝕刻選擇性為至少10:1是所期望的。

進行下一步操作，去除中間層1031a和1031b。在本發(fā)明的實施例中，中間層1031a和1031b是氧化物并且可以利用包括氫氟酸水溶液的蝕刻劑去除。在本發(fā)明的實施例中，使用具有1-2％的體積的HF的蝕刻劑溶液

參考圖6，在金屬柵極凹槽203a和203b的底部上形成中間層1031a’和1031b’。以共形的方式在第一金屬柵極凹槽203a內(nèi)部和ILD 101的頂上形成第一高k介電層1033a。類似地，以共形的方式在第二金屬柵極凹槽203b內(nèi)部和ILD 101的頂上形成第二高k介電層1033b。在一些實施例中，中間層1031a’和1031b’對設(shè)計者而言是可選擇的，從而使得可直接形成接近半導體層100的溝道區(qū)的高k介電層1033a和1033b。

在本發(fā)明的實施例中，分別生長厚度介于約至之間的高k介電層1033a和1033b。在本發(fā)明的實施例中，高k介電層1033a和1033b是沉積的電介質(zhì)，諸如但不限于金屬氧化物電介質(zhì)，諸如五氧化鉭(Ta₂O₅)和氧化鈦(TiO₂)、氧化鉭、氧化鉿、氧化鋯、氧化鋁、氧化鑭、氧化鑭鋁和它們的硅酸鹽或其他高k電介質(zhì)，諸如PZT和BST?？梢酝ㄟ^諸如但不限于化學汽相沉積(CVD)或原子層沉積(ALD)的技術(shù)形成高k介電膜。

參考圖7，第一覆蓋層2034a形成在第一高k介電層1033a上，并且第二覆蓋層2034b形成在第二高k介電層1033b上。在一些實施例中，覆蓋層2034a和2034b包括厚度介于約至約范圍內(nèi)的TiN或TaN。覆蓋層2034a和2034b用作阻擋件以保護高k介電層1033a和1033b?？梢酝ㄟ^諸如ALD、PVD、CVD、PECVD或其他適合的技術(shù)的各種沉積技術(shù)形成覆蓋層2034a和2034b。

在一些實施例中，覆蓋層2034a和2034b包括復合膜堆疊件。例如，復合膜堆疊件可以由任意兩個金屬碳氮化物層TiN和TaN制成。在一些實施例中，TiN或TaN可以具有從約至約的厚度。

圖8示出了在第一金屬柵極凹槽203a中形成第一功函金屬層2036a和在第二金屬柵極凹槽203b中形成第二功函金屬層2036b之后的截面圖。設(shè)計者可以使用本領(lǐng)域中的圖案化技術(shù)以分別形成功函金屬2036a和2036b。

為了簡化的目的，將包括第一功函金屬層2036a的晶體管定義為第一晶體管，并且將包括第二功函金屬層2036b的晶體管定義為第二晶體管。分別形成在金屬柵極凹槽203a和203b中的功函金屬層2036a和2036b使得第一和第二晶體管具有相反的導電類型。例如，如果第一晶體管作為P 型晶體管，則第二晶體管作為N型晶體管。

在一些實施例中，通過原子層沉積、物理汽相沉積、化學汽相沉積、濺射、或其他合適的操作在覆蓋層2034a和2034b上形成功函金屬層2036a和2036b。在一些實施例中，功函金屬層2036a和2036b包括合適的金屬化合物，諸如金屬碳氮化物、金屬鋁化物、金屬硅氮化物、TiN、TiSiN、TiAlN、TiAl、TaAl、TaN、或Ru。在一些實施例中，功函金屬層2036a和2036b包括諸如TiN/WN的多金屬層結(jié)構(gòu)。

在一些實施例中，通過ALD操作在功函金屬層2036a或2036b內(nèi)摻雜鋁原子。在其他實施例中，在形成功函金屬層2036a或2036b之后，執(zhí)行鋁離子注入操作以調(diào)整金屬柵電極的閾值電壓或功函數(shù)。

參考圖9，柵極凹槽形成為具有諸如2038a和2038b的填充金屬。在一些實施例中，填充金屬過填充凹槽。在一些實施例中，將包括Al、W、WN、TaN或Ru的單一金屬濺射到金屬柵極凹槽203a和203b內(nèi)，和隨后通過CMP操作(未示出)以去除過量的柵極填充金屬2038a/2038b。在一些實施例中，功函金屬層2036a/2036b、覆蓋層2034a/2034b、和高k介電層1033a/1033b也從ILD 101的頂面去除。在一些實施例中，柵極填充金屬2038a和2038b包括諸如TaN、TiN、W、WN、和WCN或它們的任何組合的復合膜堆疊結(jié)構(gòu)。

為簡化起見，在填充柵極填充金屬2038a和2038b后，將包括第一功函金屬層2036a的金屬柵極結(jié)構(gòu)定義為第一金屬柵極，并且將包括第二功函金屬層2036b的金屬柵極結(jié)構(gòu)定義為第二金屬柵極。在圖10中，回蝕刻第一和第二金屬柵極的上部以限定位于第一金屬柵極和第二金屬柵極中的溝槽。在一些實施例中，第一和第二金屬柵極的回蝕刻工藝是濕蝕刻工藝。在一些實施例中，在濕蝕刻工藝中使用的蝕刻劑是磷酸。

在圖11中，第一SAC硬掩模107a形成在ILD 101上并且覆蓋金屬柵極中的溝槽。如圖12所示，去除第一SAC硬掩模107a的一部分以達到預定的高度，從而使得第一SAC硬掩模107a的至少部分保留在溝槽中。

參考圖13，在第一SAC硬掩模107a和ILD 101的部分上形成光刻膠905，從而使得暴露出第二金屬柵極的至少部分。在圖14中，去除第二金 屬柵極中的第一SAC硬掩模107a。

圖15至圖17示出了在金屬柵極上形成第二SAC硬掩模的操作。在圖15中，去除光刻膠905。在圖16中，形成第二SAC硬掩模107b以毯式覆蓋金屬柵極和ILD 101。如圖17所示，去除過量的第二SAC硬掩模107b并且僅部分保留在第二金屬柵極的溝槽中。

由于第一SAC硬掩107a和第二硬掩模107b分別形成，因此可以獨立地控制每個硬掩模的性能。器件設(shè)計者可以首先決定需要什么類型的應力來提高每個器件的性能，然后確定采用用于相應的金屬柵極的什么類型的SAC硬掩模。換句話說，合適的SAC硬掩模用作應力提供件并且可以根據(jù)設(shè)計者的偏好選擇性地施加在金屬柵極上。

例如，在一些實施例中，使用PECVD(等離子體增強化學汽相沉積)工藝以形成第一SAC硬掩模107a。PECVD工藝可以具有介于200瓦至3000瓦范圍內(nèi)的RF功率以形成氮化硅膜，從而將拉伸應力引入到第一金屬柵極下方的溝道區(qū)。對于第二SAC硬掩模107b，使用HDP(高密度等離子體)工藝以形成膜，從而將壓縮應力引入到第二金屬柵極下方的溝道區(qū)。

對于一些實施例，可以擴展SAC硬掩模以覆蓋金屬柵極的更多的區(qū)域。如圖18所示，將SAC硬掩模設(shè)計為覆蓋間隔件1035a和1035b的一部分。在金屬柵極上的增大的覆蓋度提供了引入至金屬柵極下方的溝道區(qū)內(nèi)的更大的應力。

為了用SAC硬掩模覆蓋間隔件1035a和1035b的部分，利用如圖10所示的類似的操作以形成暴露間隔件1035a和1035b的部分的溝槽。由此，形成如圖18中所示的擴展的SAC硬掩模以覆蓋間隔件1035a和1035b。

也可以調(diào)整在圖10中形成的溝槽(203a和203b)以在不同的金屬柵極之間具有不同深度，以在其間形成具有不同縱向高度的SAC硬掩模。例如，如圖19所示，第一SAC硬掩107a大于第二SAC硬掩模107b。在一些實施例中，可以通過SAC硬掩模的縱向高度調(diào)整引入金屬柵極下方的溝道區(qū)內(nèi)的應力。

另一種實現(xiàn)第一和第二金屬柵極的不同的縱向高度的可選方法可以通過如圖16至圖17中的CMP操作實現(xiàn)，并且選擇性地蝕刻期望的金屬柵極。 因此，如圖20所示，選擇的金屬柵極比未選擇的金屬柵極具有更低的縱向高度。

另一種調(diào)整金屬柵極下方的不同溝道區(qū)的應力的方法是改變SAC硬掩模的形狀。如圖21所示，對于一些實施例，SAC硬掩模107a和107b分別形成為不同的形狀。具有橫向較長下部的SAC硬掩?？梢詫⒗鞈σ氲浇饘贃艠O下方的溝道區(qū)，如圖21中所示的第一SAC硬掩模107a。具有橫向較長上部的SAC硬掩?？梢詫嚎s應力引入到金屬柵極下方的溝道區(qū)，如圖21中所示的第二SAC硬掩模107b。

為了實現(xiàn)兩個SAC硬掩模的不同形狀，在圖10所示的操作期間，可以設(shè)計不同的橫向側(cè)壁蝕刻以在不同的步驟中去除間隔件1035a和1035b，從而在柵極之間具有不同的溝槽形狀。因此，隨后的SAC硬掩模可以形成為柵極之間的不同的形狀。

如圖22所示，對于一些實施例，第一金屬柵極凹槽203a和第二金屬柵極凹槽203b(在圖22未示出)均具有較長的上部并且使得隨后形成的金屬柵極和SAC硬掩模擁有橫向上部。在一些情況下，具有如圖22所示的錐形形狀的SAC硬掩模具有引入到金屬柵極下方的溝道區(qū)的壓縮應力。

如圖23所示，在一些實施例中，形成接觸件209a和209b以暴露源極/漏極區(qū)1011a和1011b。用于蝕刻ILD 101以暴露源極/漏極區(qū)1011a和1011b的蝕刻劑在SAC硬掩模和ILD 101之間具有蝕刻選擇性。在一些實施例中，SAC硬掩模包括氮化物并且ILD 101包括氧化物。

在一些實施例中，源極/漏極區(qū)1011a和1011b具有突出部分。

在一些實施例中，突出的源極/漏極區(qū)1011a和1011b的至少一個是外延層。

而且，本申請的范圍并不僅限于本說明書中描述的工藝、機器、制造、材料組分、裝置、方法和步驟的特定實施例。作為本領(lǐng)域普通技術(shù)人員根據(jù)本發(fā)明應很容易理解，根據(jù)本發(fā)明可以利用現(xiàn)有的或今后開發(fā)的用于執(zhí)行與本文所述相應實施例基本上相同的功能或者獲得基本上相同的結(jié)果的工藝、機器、制造、材料組分、裝置、方法或步驟。

因此，所附權(quán)利要求預期將這樣的工藝、機器、制造、材料組分、裝 置、方法或步驟包括在其范圍內(nèi)。此外，每條權(quán)利要求構(gòu)成單獨的實施例，并且多個權(quán)利要求和實施例的組合在本發(fā)明的范圍內(nèi)。