本發(fā)明涉及一種電壓調(diào)節(jié)裝置，尤其涉及一種車用電壓調(diào)節(jié)裝置。

背景技術(shù)：

在現(xiàn)有的車用裝置技術(shù)領(lǐng)域中，發(fā)電機(jī)的電壓調(diào)節(jié)器需要搭配電源濾波電容來進(jìn)行設(shè)計(jì)，以提供對射頻干擾或電磁干擾的抑制?，F(xiàn)有技術(shù)作法可能是在電壓調(diào)節(jié)裝置的刷架上或是刷架之外設(shè)置薄膜電容，若采用電容埋入刷架，則在高溫埋入過程中，容易產(chǎn)生電容值漂移，進(jìn)一步有可靠度降低并增加潛在失效爆開機(jī)率風(fēng)險(xiǎn)。另一現(xiàn)有技術(shù)作法例如使用電路板，并在電路板上放置薄膜電容或是多層電容，這種方式必須負(fù)擔(dān)電路板成本。

如上所述，發(fā)電機(jī)電壓調(diào)節(jié)器需要搭配電源濾波電容，此電容若是設(shè)計(jì)在刷架或是刷架之外，通常是采用薄膜電容的設(shè)計(jì)，會增加機(jī)構(gòu)件設(shè)計(jì)困難或是需要更多的模具費(fèi)用或是占用很大空間；例若是將此電容設(shè)計(jì)在電路板上則需要增加電路板原料成本與表面貼合技術(shù)(surface-mount technology,SMT)組裝成本；若是在基板上采用多層電容，則在SMT后的分板過程中可能造成電容暗裂，造成高溫短路而導(dǎo)致失效模式，并使整個(gè)系統(tǒng)有發(fā)生危險(xiǎn)的可能。另外，現(xiàn)有技術(shù)的架構(gòu)中，需要的裝置體積及成本都很高，降低產(chǎn)品的價(jià)格競爭力。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種電壓調(diào)節(jié)裝置，將電容封裝至芯片封裝結(jié)構(gòu)中，以降低封裝的成本并且兼具安全性。

本發(fā)明的電壓調(diào)節(jié)裝置包括芯片封裝結(jié)構(gòu)，芯片封裝結(jié)構(gòu)包括導(dǎo)線架、電壓調(diào)節(jié)芯片、封裝打線(bonding wire)、多層陶瓷電容(multiple-layer ceramic capacitor,MLCC)。導(dǎo)線架具有接地端引腳、電源接收引腳。電壓調(diào)節(jié)芯片配置于一芯片座上。多層陶瓷電容的第一端通過封裝打線耦接至電源接收引腳， 且其第二端耦接至接地端引腳，或是，多層陶瓷電容的第一端耦接至電源接收引腳，且其第二端通過封裝打線耦接至接地端引腳。

在本發(fā)明的一實(shí)施例中，上述的芯片封裝結(jié)構(gòu)包括封裝膠體以包覆電壓調(diào)節(jié)芯片、芯片座、封裝打線、多層陶瓷電容以及導(dǎo)線架的至少一部分。其中，封裝打線用以形成熔絲元件并搭配多層電容提供對射頻干擾或電磁干擾的抑制。

在本發(fā)明的一實(shí)施例中，上述的多層陶瓷電容在發(fā)生短路現(xiàn)象時(shí)，封裝打線所提供的傳輸路徑被切斷，以使多層陶瓷電容與電源接收引腳相隔離。

在本發(fā)明的一實(shí)施例中，上述的電源接收引腳用以連接儲能裝置。

在本發(fā)明的一實(shí)施例中，上述的儲能裝置為車用電瓶。

在本發(fā)明的一實(shí)施例中，上述的電壓調(diào)節(jié)芯片具有至少電源接收焊墊，電源接收焊墊耦接至電源接收引腳。

在本發(fā)明的一實(shí)施例中，上述多層陶瓷電容至少為X7R等級，多層陶瓷電容的電容值大于0.47微法拉(μF)，多層陶瓷電容的工作電壓大于25伏特(V)。

在本發(fā)明的一實(shí)施例中，上述的多層陶瓷電容為表面貼合技術(shù)(surface-mount devices,SMD)電容。

在本發(fā)明的一實(shí)施例中，上述的多層陶瓷電容為彈性緩沖接腳(flexible terminal)多層陶瓷電容。

在本發(fā)明的一實(shí)施例中，上述的封裝打線的線徑不小于1密爾(mil)，且長度不小于2毫米。

在本發(fā)明的一實(shí)施例中，上述的多層陶瓷電容于彎曲試驗(yàn)產(chǎn)生的失效模式通常保持在開路狀態(tài)。

基于上述，本發(fā)明的電壓調(diào)節(jié)裝置通過將多層陶瓷電容與電壓調(diào)節(jié)芯片一同封裝至電壓調(diào)節(jié)裝置中，并且通過封裝打線來形成熔絲元件，可以避免電容因?yàn)槎搪窌r(shí)造成的危險(xiǎn)。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。

附圖說明

圖1為本發(fā)明一實(shí)施例的電壓調(diào)節(jié)裝置的示意圖；

圖2為本發(fā)明圖1實(shí)施例的電壓調(diào)節(jié)裝置100的局部放大圖；

圖3為本發(fā)明實(shí)施例的電壓調(diào)節(jié)裝置的等效電路示意圖；

圖4為本發(fā)明電壓調(diào)節(jié)裝置100的區(qū)域A的另一實(shí)施例的示意圖；

圖5為本發(fā)明圖4實(shí)施例的電壓調(diào)節(jié)裝置的等效電路示意圖。

附圖標(biāo)記說明：

100、200：電壓調(diào)節(jié)裝置；

110、210：電壓調(diào)節(jié)芯片；

120：導(dǎo)線架；

130、230：封裝打線；

140：芯片座；

A：區(qū)域；

PAD1：電源接收焊墊；

PS：儲能裝置；

POW：外部電源；

GND：接地端引腳；

B：電源接收引腳；

C1、C2：電容；

EP：電極墊。

具體實(shí)施方式

請參照圖1，圖1為本發(fā)明一實(shí)施例的電壓調(diào)節(jié)裝置的示意圖。電壓調(diào)節(jié)裝置100具有一芯片封裝結(jié)構(gòu)，在此芯片封裝結(jié)構(gòu)中包括電壓調(diào)節(jié)芯片110、導(dǎo)線架120、電容C1以及封裝打線130。導(dǎo)線架120上至少具有接地端引腳GND(圖1未示出)、電源接收引腳B(圖1未示出)以及芯片座140。電壓調(diào)節(jié)芯片110配置于芯片座140上，另外，電容C1配置在導(dǎo)線架120上，并耦接在電源接收引腳B以及接地端引腳GND間。在本實(shí)施例中，電容C1可以是多層陶瓷電容(multiple-layer ceramic capacitor,MLCC)。

值得注意的是，電容C1的第一端可直接連接至接地端引腳GND，而電容C1的第二端可通過封裝打線130來連接至電源接收引腳B。重點(diǎn)在于，本 實(shí)施例的封裝打線130可以作為熔絲元件，并且，當(dāng)流經(jīng)封裝打線130的電流過大時(shí)，封裝打線130可適時(shí)的被熔斷，并藉以切斷電容C1與電源接收引腳B連接路徑。

另外，電壓調(diào)節(jié)裝置100上可具有封裝膠體來包覆電壓調(diào)節(jié)芯片110、芯片座140、封裝打線130、電容C1以及導(dǎo)線架120的至少一部分。電容C1與電壓調(diào)節(jié)芯片110被設(shè)置在相同的封裝膠體中以形成單列式封裝(Single inline package,SIP)的架構(gòu)，然實(shí)際實(shí)施時(shí)不限于此，本發(fā)明的芯片封裝架構(gòu)可為其他任何型式的集成電路封裝，例如雙列式封裝。

為更清楚說明本發(fā)明圖1的實(shí)施例，以下請參照圖2，圖2為本發(fā)明圖1實(shí)施例的電壓調(diào)節(jié)裝置100的局部放大圖。圖2為電壓調(diào)節(jié)裝置100的區(qū)域A的局部放大示意圖。在圖2中，電壓調(diào)節(jié)芯片110上可具有多個(gè)焊墊，其中，電壓調(diào)節(jié)芯片110可通過一個(gè)或多個(gè)的電源接收焊墊PAD1來連接至電源接收引腳B。其中，電源接收焊墊PAD1與電源接收引腳B的連接方式可以利用打線的方式來完成，然而本發(fā)明并不限制連接至電源接收引腳B的電源接收焊墊數(shù)量，換句話說，在不同實(shí)施例中，可以有多個(gè)電源接收焊墊通過打線與電源接收引腳B連接。如此一來，電容C1的第一端可以與電源接收焊墊PAD1以及電源接收引腳B相連接。

電源接收引腳B可用來接收外部的儲能裝置所產(chǎn)生的外部電源。電壓調(diào)節(jié)芯片110則可通過與電源接收引腳B相耦接的電源接收焊墊PAD1來接收外部電源，并針對所接收的外部電源進(jìn)行電壓調(diào)整動作來產(chǎn)生工作電源。電壓調(diào)節(jié)芯片110產(chǎn)生的工作電源可以供應(yīng)給電子裝置來工作，以應(yīng)用在交通工具(例如汽車)上的電壓調(diào)節(jié)裝置100為例，工作電源可被供給至交通工具中的多個(gè)電子裝置上。

另外，關(guān)于電容C1的配置細(xì)節(jié)，電容C1具有第一端以及第二端，其第一端被配置在電極墊EP上，并通過封裝打線130來耦接至電源接收引腳B，且電容C1的第二端則耦接至接地端引腳GND。

以下請同步參照圖2及圖3。圖3為本發(fā)明實(shí)施例的電壓調(diào)節(jié)裝置的等效電路示意圖。在圖3中，電壓調(diào)節(jié)裝置100可通過電源接收引腳B耦接至儲能裝置PS，并通過電源接收引腳B來接收儲能裝置PS所產(chǎn)生的外部電源POW。其中，儲能裝置PS可以是車用電瓶或電池。另外，在電壓調(diào)節(jié)裝置 100中，封裝打線130形成熔絲元件，并耦接在電源接收引腳B以及電容C1的一端間，電容C1的另一端則耦接至接地端引腳GND。接地端引腳GND則耦接至參考接地電壓VSS。

關(guān)于本實(shí)施例的電壓調(diào)節(jié)裝置100的動作細(xì)節(jié)，電源接收引腳B可用以接收儲能裝置PS的外部電源POW，并將外部電源POW傳送至電源調(diào)節(jié)芯片110。電源調(diào)節(jié)芯片110則針對外部電源POW進(jìn)行電壓調(diào)整的動作來產(chǎn)生工作電源。由于儲能裝置PS未必能夠提供穩(wěn)定的外部電源POW，為使電源調(diào)節(jié)芯片110可以產(chǎn)生穩(wěn)定的工作電源，電容C1可以用來濾除外部電源POW上的高頻噪聲。

值得注意的是，當(dāng)電容C1因故而生損壞時(shí)，電容C1的兩個(gè)端點(diǎn)間可能會產(chǎn)生短路的現(xiàn)象。這個(gè)短路的現(xiàn)象會使流經(jīng)封裝打線130上的電流上升，并造成封裝打線130上溫度的增加。在當(dāng)流經(jīng)封裝打線130上的電流大于一電流上限時(shí)，作為熔絲元件的封裝打線130會因?yàn)橹饾u上升的電流而被熔斷，并藉以切斷電容C1接收外部電源POW的路徑，防止封裝打線130上的電流持續(xù)增加而可能造成的危險(xiǎn)。

值得一提的是，在當(dāng)封裝打線130被熔斷后，電源調(diào)節(jié)芯片110仍可繼續(xù)依據(jù)外部電源POW來進(jìn)行電壓調(diào)整動作，并持續(xù)產(chǎn)生工作電源給電子裝置。換句話說，本實(shí)施例中的電壓調(diào)節(jié)裝置100仍可繼續(xù)工作以維持交通工具(例如汽車)的運(yùn)作，使用者可在此時(shí)間內(nèi)將汽車行駛至保養(yǎng)廠來進(jìn)行維修動作，降低因電容C1的損毀而產(chǎn)生的使用及維修上不方便的情況。

在本發(fā)明實(shí)施例中，設(shè)置于電壓調(diào)節(jié)裝置100中的電容C1可以為X7R等級以上的彈性緩沖接腳多層陶瓷電容。電容C1的尺寸可以是長度2.0mm、寬度1.25mm且高度0.6mm的表面貼合元件(surface mounted device,SMD)電容。另外，其工作電壓大于25V，例如可以是50V，電容值大于0.47微法拉，例如可以是2.2μF，而其電容值的容值變動范圍可以為±10％。電容C1提供的共振頻率大于1MHz的表現(xiàn)較為優(yōu)異。另外，電容C1是利用射出埋入方式設(shè)置于導(dǎo)線架中，也能避免電路板分板過程電容暗裂的問題。

在本實(shí)施例中，封裝打線130的尺寸為長度可不小于2毫米(mm)且線徑不小于1密爾(mil)。封裝打線130的材質(zhì)可以是鋁，假設(shè)當(dāng)10安培(A)的電流流過于封裝打線130時(shí)，封裝打線130可以在約2.5秒內(nèi)被熔斷。由 于熔斷的時(shí)間很短，所以在此過程中電壓調(diào)節(jié)裝置100的外表不會有明顯的變化，同時(shí)也不會產(chǎn)生高溫，可以避免電容短路造成的熱事件(thermal event)，達(dá)到如同熔絲元件的功能。

值得一提的是，本實(shí)施例中，電容C1可以選擇設(shè)置在彎曲試驗(yàn)失效模式時(shí)通常維持在開路狀態(tài)的電容。而電容C1產(chǎn)生失效的原因，常見為受溫度、應(yīng)力或材料瑕疵影響而失效。

附帶一提的，通過設(shè)置電容C1于電源接收引腳B與接地端引腳GND間，發(fā)生自電源接收引腳B的靜電放電電流可以被電容C1有效的抑制。也就是說，電壓調(diào)節(jié)裝置100的靜電放電保護(hù)的等級可以有效的被提升。

本實(shí)施例的電壓調(diào)節(jié)裝置100可應(yīng)用單列直插式的封裝(single inline package,SIP)結(jié)構(gòu)，因此可以提供良好的散熱條件，也能降低外界因素干擾如潮濕環(huán)境等，同時(shí)方便于測試。由于單列直插式封裝結(jié)構(gòu)所采用的基板為導(dǎo)電架并非電路板，可以直接將芯片嵌入至導(dǎo)電架上，并直接進(jìn)行焊線、封裝及成型，在設(shè)計(jì)上相對于電路板的設(shè)計(jì)方式來的簡易且低成本。

然而在本發(fā)明中，電容與封裝打線的實(shí)施方式并不僅限于前述實(shí)施例的操作，接著請參考圖4，圖4為本發(fā)明電壓調(diào)節(jié)裝置100的區(qū)域A的另一實(shí)施例的示意圖。在本實(shí)施例中，電容C2的第一端可直接連接至電源接收引腳B，再經(jīng)由打線與電壓調(diào)節(jié)芯片210上的電源接收焊墊PAD1連接。另外，電容C2的第二端可被配置在電極墊EP上，并通過封裝打線230來耦接至接地端引腳GND。

與前述實(shí)施例不同的是，在圖4中，封裝打線230可以是耦接在接地端引腳GND以及電容C2的一端間，并且電容C2的另一端可以是耦接至電源接收引腳B。具體而言，當(dāng)電容C2發(fā)生短路現(xiàn)象時(shí)，封裝打線230所提供的傳輸路徑會被切斷，以使電容C2與該接地端引腳GND相隔離。

接著請一并參考圖4及圖5，圖5為本發(fā)明圖4實(shí)施例的電壓調(diào)節(jié)裝置的等效電路示意圖。在圖5的電壓調(diào)節(jié)裝置200中，封裝打線230形成的熔絲元件耦接在接地端引腳GND以及電容C2的一端間，而電容C2的另一端耦接至電源接收引腳B，并通過電源接收引腳B來接收儲能裝置PS所產(chǎn)生的外部電源POW。關(guān)于本實(shí)施例中的其余操作細(xì)節(jié)可參考前述實(shí)施例，在此并不再贅述。簡單來說，本發(fā)明的電容以及封裝打線并不因耦接上的順序而影 響操作，芯片設(shè)計(jì)人員當(dāng)可視實(shí)際操作的狀況做適當(dāng)?shù)母淖?，在此并不加以設(shè)限。

綜上所述，本發(fā)明的電壓調(diào)節(jié)裝置通過將多層陶瓷電容封裝至芯片封裝結(jié)構(gòu)，并且通過封裝打線耦接電壓調(diào)節(jié)芯片以及儲能裝置，可以避免電容因?yàn)槎搪窌r(shí)造成的危險(xiǎn)。

最后應(yīng)說明的是：以上各實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。