本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體地，本發(fā)明涉及一種FinFET器件界面態(tài)的測(cè)量結(jié)構(gòu)及測(cè)量方法、電子裝置。

背景技術(shù)：

隨著半導(dǎo)體技術(shù)的不斷發(fā)展，為了提高器件的性能，需要不斷縮小集成電路器件的尺寸，隨著CMOS器件尺寸的不斷縮小，促進(jìn)了三維設(shè)計(jì)如鰭片場(chǎng)效應(yīng)晶體管(FinFET)的發(fā)展。

相對(duì)于現(xiàn)有的平面晶體管，所述FinFET器件在溝道控制以及降低短溝道效應(yīng)等方面具有更加優(yōu)越的性能；平面柵極結(jié)構(gòu)設(shè)置于所述溝道上方，而在FinFET中所述柵極環(huán)繞所述鰭片設(shè)置，因此能從三個(gè)面來控制靜電，在靜電控制方面的性能也更突出。

隨著FinFET器件的不斷縮小，由于所述鰭片側(cè)邊的晶體定向(crystal orientation)，相對(duì)于平面器件所述FinFET器件和柵極介電質(zhì)之間的界面可能包含更多的界面態(tài)，因此必須對(duì)長(zhǎng)期運(yùn)行狀態(tài)下的這些界面態(tài)和影響進(jìn)行表征，由于與平面器件相比具有更弱的襯底接觸，現(xiàn)有技術(shù)中界面態(tài)表征的電荷泵方法(method-Charge pumping)并不適用于所述FinFET器件。

此外，還可以選用C-V方法對(duì)界面態(tài)進(jìn)行表征，但是所述測(cè)試方法的精確度比電容方法CP更低，同時(shí)需要更大面積的電容測(cè)試結(jié)構(gòu)，并不適用于所述半導(dǎo)體器件。

因此需要對(duì)目前FinFET器件界面態(tài)的測(cè)試結(jié)構(gòu)以及測(cè)試方法做進(jìn)一步的改進(jìn)，以便消除上述問題。

技術(shù)實(shí)現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

本發(fā)明為了解決現(xiàn)有技術(shù)中存在的問題，提供了一種FinFET器件界面態(tài)的測(cè)量結(jié)構(gòu)，包括：

阱區(qū)，位于半導(dǎo)體襯底中；

鰭片，位于所述阱區(qū)的上方；

柵極結(jié)構(gòu)，位于部分所述鰭片上方并且環(huán)繞所述鰭片；

脈沖源，與所述柵極結(jié)構(gòu)相連；

第一類型摻雜區(qū)域，位于所述柵極結(jié)構(gòu)一側(cè)露出的所述鰭片中；

第二類型摻雜區(qū)域，位于所述柵極結(jié)構(gòu)另一側(cè)露出的所述鰭片中；

電流表，連接于所述第一類型摻雜區(qū)域和所述第二類型摻雜區(qū)域之間。

可選地，所述測(cè)量結(jié)構(gòu)還進(jìn)一步包括可變電容器，所述可變電容器與所述電流表相串聯(lián)。

可選地，所述可變電容器與所述電流表串聯(lián)后接地。

可選地，所述第一類型摻雜區(qū)域?yàn)镹+摻雜區(qū)域，所述第二類型摻雜區(qū)域?yàn)镻+摻雜區(qū)域。

可選地，所述阱區(qū)為P型阱區(qū)。

可選地，所述阱區(qū)為N型阱區(qū)。

可選地，在所述N型阱區(qū)的下方還進(jìn)一步形成有深N型阱區(qū)。

可選地，在所述半導(dǎo)體襯底上還形成有隔離材料層，所述隔離材料層覆蓋所述鰭片的底部。

本發(fā)明還提供了一種基于上述測(cè)量結(jié)構(gòu)的測(cè)量方法，包括：

步驟S1：在所述柵極結(jié)構(gòu)上施加脈沖電源，使所述柵極結(jié)構(gòu)的溝道區(qū)從積累到反型不斷切換，以產(chǎn)生飽和泵電流；

步驟S2：通過所述電流表測(cè)量所述步驟S1中的所述飽和泵電流；

步驟S3：通過所述步驟S2中的所述飽和泵電流計(jì)算平均界面態(tài)密度，以得到的所述FinFET器件界面態(tài)數(shù)目。

本發(fā)明還提供了一種電子裝置，包括上述的FinFET器件界面態(tài)的測(cè)量結(jié)構(gòu)。

本發(fā)明為了解決現(xiàn)有技術(shù)中存在的問題，提供了一種檢測(cè)FinFET器件的界面態(tài)的柵控二極管測(cè)試結(jié)構(gòu)，所述測(cè)試結(jié)構(gòu)通過電荷泵的方法來測(cè)定界面態(tài)。所述測(cè)試結(jié)構(gòu)可以為基于NMOS結(jié)構(gòu)，其中所述柵極結(jié)構(gòu)一側(cè)的N+摻雜區(qū)域P+摻雜區(qū)域代替，即所述測(cè)試結(jié)構(gòu)為所述NMOS中的P-襯底，以及位于柵極結(jié)構(gòu)兩側(cè)的N+和P+摻雜區(qū)域，或者所述測(cè)試結(jié)構(gòu)為所述PMOS結(jié)構(gòu)，包括N-襯底，以及位于柵極結(jié)構(gòu)兩側(cè)的N+和P+摻雜區(qū)域，還進(jìn)一步包 括位于阱區(qū)和襯底之間的深N阱(DNW IMP)。

本發(fā)明所述測(cè)試結(jié)構(gòu)可以規(guī)避(circumvent)所述FinFET器件與半導(dǎo)體襯底接觸弱的問題，還可以通過電荷泵的方法來測(cè)定界面態(tài)。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，

圖1為本發(fā)明的實(shí)施方式中所述FinFET器件的界面態(tài)檢測(cè)結(jié)構(gòu)示意圖；

圖2為本發(fā)明的實(shí)施方式中所述FinFET器件的界面態(tài)檢測(cè)結(jié)構(gòu)剖面圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。

應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由稀⑴c之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管可使用術(shù)語(yǔ)第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅僅用來區(qū)分一個(gè)元件、部件、區(qū)、層或部分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關(guān)系術(shù)語(yǔ)例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語(yǔ)意圖還包括使用和操作中的器件的不同取向。例 如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀薄Ｒ虼?，示例性術(shù)語(yǔ)“在...下面”和“在...下”可包括上和下兩個(gè)取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語(yǔ)相應(yīng)地被解釋。

在此使用的術(shù)語(yǔ)的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語(yǔ)“組成”和/或“包括”，當(dāng)在該說明書中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語(yǔ)“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。

實(shí)施例1

本發(fā)明為了解決現(xiàn)有技術(shù)中存在的問題，提供了一種FinFET器件界面態(tài)的測(cè)量結(jié)構(gòu)，所述測(cè)量結(jié)構(gòu)解決現(xiàn)有測(cè)量結(jié)構(gòu)不能通過電荷泵測(cè)量的弊端，可以通過測(cè)量電荷泵的方法來測(cè)量所述FinFET器件界面態(tài)，可以提高測(cè)量精度，所述測(cè)量結(jié)構(gòu)如圖1和2所示，其中圖1為本發(fā)明的實(shí)施方式中所述FinFET器件的界面態(tài)檢測(cè)結(jié)構(gòu)示意圖；圖2為本發(fā)明的實(shí)施方式中所述FinFET器件的界面態(tài)檢測(cè)結(jié)構(gòu)剖面圖。

如圖1和2所示，所述測(cè)量結(jié)構(gòu)包括：

半導(dǎo)體襯底；

阱區(qū)101，位于所述半導(dǎo)體襯底中；

鰭片103，位于所述阱區(qū)上方；

柵極結(jié)構(gòu)104，位于所述鰭片103上方并且環(huán)繞所述鰭片設(shè)置；

脈沖源，與所述柵極結(jié)構(gòu)相連接；

第一類型摻雜區(qū)域1031，位于所述柵極結(jié)構(gòu)一側(cè)的鰭片中；

第二類型摻雜區(qū)域1032，位于所述柵極結(jié)構(gòu)另一側(cè)的鰭片中；

電流表，所述電流表兩端連接于所述第一類型摻雜區(qū)域和所述第二類型摻雜區(qū)域。

在本發(fā)明的一具體實(shí)施方式中，所述測(cè)量結(jié)構(gòu)基于NMOS結(jié)構(gòu)，其中，所述半導(dǎo)體襯底101可以是以下所提到的材料中的至少一種：硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。

可選地，所述半導(dǎo)體襯底為N型半導(dǎo)體襯底，并在所述N型半導(dǎo)體襯底中形成P阱，例如在所述半導(dǎo)體襯底中輕摻雜P型雜質(zhì)，例如B、Ga，以在N型襯底上擴(kuò)散P型區(qū)，形成所述P阱區(qū)。其中，所述離子注入方法、能量、劑量可以選用本領(lǐng)域常用的方法，在此不再贅述。

其中，所述鰭片103位于所述P阱中，具體的形成方法包括：在P阱上形成硬掩膜層(圖中未示出)，形成所述硬掩膜層可以采用本領(lǐng)域技術(shù)人員所熟習(xí)的各種適宜的工藝，例如化學(xué)氣相沉積工藝，所述硬掩膜層可以為自下而上層疊的氧化物層和氮化硅層；圖案化所述硬掩膜層，形成用于蝕刻半導(dǎo)體襯底101以在其上形成鰭片的多個(gè)彼此隔離的掩膜，在一個(gè)實(shí)施例中，采用自對(duì)準(zhǔn)雙圖案(SADP)工藝實(shí)施所述圖案化過程；蝕刻P阱以在其上形成鰭片結(jié)構(gòu)。

可選地，在所述P阱上還形成有隔離材料層102，所述隔離材料層填充所述鰭片周圍的間隙并且部分覆蓋所述鰭片103的底部，以形成目標(biāo)高度的鰭片。

具體地，所述沉積隔離材料層102的形成方法可以包括：沉積隔離材料層102，以完全填充鰭片結(jié)構(gòu)之間的間隙。在一個(gè)實(shí)施例中，采用具有可流動(dòng)性的化學(xué)氣相沉積工藝實(shí)施所述沉積。隔離材料層102的材料可以選擇氧化物，例如HARP。然后回蝕刻所述隔離材料層102，至所述鰭片的目標(biāo)高度。具體地，回蝕刻所述隔離材料層102，以露出部分所述鰭片，進(jìn)而形成具有特定高度的鰭片。

其中，所述柵極結(jié)構(gòu)104為環(huán)繞柵極，環(huán)繞所述鰭片設(shè)置，如圖1所示，在縱向上所述柵極結(jié)構(gòu)104環(huán)繞并完全覆蓋所述鰭片，在橫向上，所述柵極結(jié)構(gòu)的兩側(cè)仍露出鰭片的兩端。

其中，所述柵極結(jié)構(gòu)可以選用本領(lǐng)域常用的半導(dǎo)體材料，例如可以選用多晶硅等，并不局限于某一種，在此不再一一列舉。

在所述柵極結(jié)構(gòu)的兩側(cè)還形成有第一類型摻雜區(qū)域1031和第二類型摻雜區(qū)域1032。其中，所述第一類型摻雜區(qū)域1031為N+摻雜區(qū)域，所述第二類型摻雜區(qū)域1032為P+摻雜區(qū)域。

其中，為了適于測(cè)量FinFET器件的界面態(tài)，提高測(cè)量結(jié)果的精確度，本申請(qǐng)中將所述柵極結(jié)構(gòu)兩側(cè)的N型的源漏區(qū)進(jìn)行改變，將其中所述柵極結(jié)構(gòu)一側(cè)的離子摻雜類型該變?yōu)镻型，以用來代替半導(dǎo)體襯底(體區(qū))，如圖2所示。

此外，所述測(cè)量結(jié)構(gòu)還進(jìn)一步包括可變電容器，所述可變電容器與所述 電流表相串聯(lián)，串聯(lián)之后連接于所述第一類型摻雜區(qū)域和所述第二類型摻雜區(qū)域。

進(jìn)一步，所述可變電容器與所述電流表串聯(lián)后的另外一端接地。

所述測(cè)量結(jié)構(gòu)的工作原理為：在所述測(cè)量結(jié)構(gòu)中，在所述MOSFET的柵極結(jié)構(gòu)104上施加脈沖，其高電平Vgh大于MOSFET的閾值電壓Vth，低電平Vgl低于其平帶電壓Vfb。脈沖的上升時(shí)間tr、下降時(shí)間tf均小于界面態(tài)發(fā)射的時(shí)間常數(shù)。當(dāng)柵壓位于脈沖高電平期間溝道表面處于反型狀態(tài)，電子從源漏流向溝道，其中一部分為界面態(tài)所俘獲。當(dāng)柵壓變?yōu)榈碗娖綍r(shí)，溝道將變?yōu)榉e累狀態(tài)，溝道可動(dòng)電子流回第一類型摻雜區(qū)域1031，但是，由于tr、tf均小于界面態(tài)發(fā)射時(shí)間常數(shù)，那些被界面態(tài)俘獲的電子，尤其是那些位于較深能級(jí)界面態(tài)上的電子，將來不及發(fā)射回導(dǎo)帶，而和第二類型摻雜區(qū)域1032來的空穴復(fù)合。同理，在柵壓由低電平向高電平瞬變時(shí)，界面態(tài)上來不及發(fā)射回價(jià)帶的空穴將與第一類型摻雜區(qū)域1031來的電子復(fù)合。因此從整個(gè)周期來看，相當(dāng)于產(chǎn)生了一股由第二類型摻雜區(qū)域1032流向第一類型摻雜區(qū)域1031的電流(對(duì)PMOS則電流方向相反)。這個(gè)電流稱為飽和電荷泵電流I_cp。

其中，I_cp＝qA_GfD_it，其中，所述q為電子電荷，所述A_G為柵極結(jié)構(gòu)面積，f為脈沖頻率，D_it為平均界面態(tài)密度，由該公式可以看出所述I_cp和D_it成正比關(guān)系，因此電荷泵電流直接反映了溝道界面態(tài)的數(shù)量。

本發(fā)明為了解決現(xiàn)有技術(shù)中存在的問題，提供了一種檢測(cè)FinFET器件的界面態(tài)柵控二極管測(cè)試結(jié)構(gòu)，所述測(cè)試結(jié)構(gòu)通過電荷泵的方法來測(cè)定界面態(tài)。所述測(cè)試結(jié)構(gòu)可以為基于NMOS結(jié)構(gòu)，其中所述柵極結(jié)構(gòu)一側(cè)的N+摻雜區(qū)域P+摻雜區(qū)域代替，即所述測(cè)試結(jié)構(gòu)為所述NMOS中的P-襯底，以及位于柵極結(jié)構(gòu)兩側(cè)的N+和P+摻雜區(qū)域，或者所述測(cè)試結(jié)構(gòu)為所述PMOS結(jié)構(gòu)，包括中的N-襯底，以及位于柵極結(jié)構(gòu)兩側(cè)的N+和P+摻雜區(qū)域，還進(jìn)一步包括位于阱區(qū)和襯底之間的深N阱(DNW IMP)。

本發(fā)明所述測(cè)試結(jié)構(gòu)可以規(guī)避(circumvent)所述FinFET器件與半導(dǎo)體襯底接觸弱的問題，還可以通過電荷泵的方法來測(cè)定界面態(tài)。

實(shí)施例2

本發(fā)明為了解決現(xiàn)有技術(shù)中存在的問題，提供了一種FinFET器件界面態(tài)的測(cè)量結(jié)構(gòu)，所述測(cè)量結(jié)構(gòu)解決現(xiàn)有測(cè)量結(jié)構(gòu)不能通過電荷泵測(cè)量的弊端，可以通過測(cè)量電荷泵的方法來測(cè)量所述FinFET器件界面態(tài)，可以提高測(cè)量精度。

所述測(cè)量結(jié)構(gòu)包括：

半導(dǎo)體襯底；

阱區(qū)，位于所述半導(dǎo)體襯底中；

鰭片，位于所述阱區(qū)上方；

柵極結(jié)構(gòu)，位于所述鰭片上方并且環(huán)繞所述鰭片設(shè)置；

脈沖源，與所述柵極結(jié)構(gòu)相連接；

第一類型摻雜區(qū)域，位于所述柵極結(jié)構(gòu)一側(cè)的鰭片中；

第二類型摻雜區(qū)域，位于所述柵極結(jié)構(gòu)另一側(cè)的鰭片中；

電流表，所述電流表兩端連接于所述第一類型摻雜區(qū)域和所述第二類型摻雜區(qū)域。

在本發(fā)明的具體實(shí)施方式中，所述測(cè)量結(jié)構(gòu)基于PMOS結(jié)構(gòu)，所述半導(dǎo)體襯底為P型半導(dǎo)體襯底，并在所述P型半導(dǎo)體襯底中形成N阱，例如在所述半導(dǎo)體襯底中輕摻雜N型雜質(zhì)，例如P、As，以在P型襯底上擴(kuò)散N型區(qū)，形成所述N阱區(qū)。

其中，所述離子注入方法、能量、劑量可以選用本領(lǐng)域常用的方法，在此不再贅述。

其中，所述柵極結(jié)構(gòu)兩側(cè)的源漏為P+摻雜，為了適用于所述FinFET器件，將其中一個(gè)源漏區(qū)被N+摻雜代替，以以用來代替半導(dǎo)體襯底(體區(qū))。

和實(shí)施例1不同的是，在所述半導(dǎo)體襯底中在所述N阱區(qū)下方還進(jìn)一步形成有深N阱區(qū)，除此之外其他設(shè)置和實(shí)施1相同，在此不再重復(fù)描述。

在該實(shí)施例中所述測(cè)量結(jié)構(gòu)的工作原理同實(shí)施例1相同，除了飽和電荷泵電流I_cp的電流方向，對(duì)PMOS電流方向與實(shí)施例1中的電流方向相反。但是仍滿足下述公式：I_cp＝qA_GfD_it，其中，所述q為電子電荷，所述A_G為柵極結(jié)構(gòu)面積，f為脈沖頻率，D_it為平均界面態(tài)密度，由該公式可以看出所述I_cp和D_it成正比關(guān)系，因此電荷泵電流直接反映了溝道界面態(tài)的數(shù)量。

實(shí)施例3

本發(fā)明還提供了一種FinFET器件界面態(tài)的測(cè)量方法，所述測(cè)量方法選用實(shí)施例1或?qū)嵤├?所述的測(cè)量結(jié)構(gòu)，所述測(cè)量方法包括：

步驟S1：在所述柵極結(jié)構(gòu)上施加一個(gè)脈沖，使所述柵極結(jié)構(gòu)的溝道區(qū)從積累到反型不斷變化；

步驟S2：通過所述電流表測(cè)量步驟S1中產(chǎn)生的飽和泵電流I_cp；其中，I_cp＝qA_GfD_it，其中，所述q為電子電荷，所述A_G為柵極結(jié)構(gòu)面積，f為脈沖 頻率，D_it為平均界面態(tài)密度，由該公式可以看出所述I_cp和D_it成正比關(guān)系，因此電荷泵電流直接反映了溝道界面態(tài)的數(shù)量。

步驟S3：通過步驟S2中的所述飽和泵電流計(jì)算平均界面態(tài)密度，以得到的所述FinFET器件界面態(tài)數(shù)目。

實(shí)施例4

本發(fā)明還提供了一種電子裝置，包括實(shí)施例1或2所述的測(cè)試結(jié)構(gòu)。

本實(shí)施例的電子裝置，可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、游戲機(jī)、電視機(jī)、VCD、DVD、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，也可為任何包括所述測(cè)試結(jié)構(gòu)的中間產(chǎn)品。本發(fā)明實(shí)施例的電子裝置，由于使用了上述的測(cè)試結(jié)構(gòu)，因而具有更好的性能。

本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。