本發(fā)明涉及半導體制造領域，尤其涉及一種半導體結(jié)構(gòu)的形成方法，特別是針對FinFET(Fin Field effect transistor，鰭式場效晶體管)結(jié)構(gòu)的形成方法。

背景技術：

隨著半導體技術的發(fā)展，器件特征尺寸的不斷減小，溝道尺寸也不斷縮小，現(xiàn)有技術下的平面MOS晶體管面臨著越來越難以克服的與短溝道效應相關的問題。為了解決該技術難點，水平多面柵結(jié)構(gòu)、縱向多面柵結(jié)構(gòu)等三維結(jié)構(gòu)的MOS晶體管漸漸得到了廣泛重視。FinFET結(jié)構(gòu)是目前較為普遍使用的三維結(jié)構(gòu)的器件，它使得器件更具微型化和高性能特性。

參考圖1，F(xiàn)inFET主要包括半導體襯底100；位于所述半導體襯底100上的鰭片結(jié)構(gòu)110；圍繞在所述鰭片結(jié)構(gòu)110兩側(cè)和上方的柵極結(jié)構(gòu)120。對所述鰭片結(jié)構(gòu)110兩側(cè)進行離子注入以形成源極擴散區(qū)130和漏極擴散區(qū)140。所述源極擴散區(qū)130和漏極擴散區(qū)140的離子注入工藝不僅減小了器件的外部電阻，而且改善了器件的電性能。

圖2是現(xiàn)有技術中半導體結(jié)構(gòu)形成工藝步驟的沿鰭片結(jié)構(gòu)方向的橫截面圖，包括：

參考圖2，提供一半導體襯底100，所述襯底100內(nèi)形成有N型阱和P型阱(未標注)，所述N型阱和P型阱由位于襯底100內(nèi)的淺槽隔離結(jié)構(gòu)102進行隔離；所述半導體襯底100上形成FinFET的鰭片結(jié)構(gòu)101，在所述鰭片結(jié)構(gòu)101表面依次形成柵極氧化層103、多晶硅層104和第一氧化層105；以圖形化的第二氧化層107和硬掩膜層106為掩膜，依次刻蝕所述第一氧化層105、多晶硅層104和柵極氧化層103以形成橫跨所述鰭片結(jié)構(gòu)的柵極結(jié)構(gòu)108；在形成柵極結(jié)構(gòu)108后，在所述柵極結(jié)構(gòu)108側(cè)壁形成第三氧化層109和側(cè)壁層110；對所述柵極結(jié)構(gòu)108兩側(cè)的鰭片結(jié)構(gòu)101進行離子注入工藝以形成器件的源級擴散區(qū)和漏極擴散區(qū)。

基于目前的半導體結(jié)構(gòu)制造技術，離子注入?yún)^(qū)域覆蓋所述鰭片結(jié)構(gòu)101，但由于目前FinFET的鰭片結(jié)構(gòu)尺寸越來越小，以現(xiàn)有技術對FinFET的源漏極擴散區(qū)進行離子注入時，會對鰭片結(jié)構(gòu)101產(chǎn)生熱退火工藝后依舊不可修復的損傷，進而引起FinFET器件的電性能偏移。

技術實現(xiàn)要素：

本發(fā)明解決的問題是提供一種半導體結(jié)構(gòu)的形成方法，避免在源漏極擴散區(qū)離子注入工藝后對鰭片結(jié)構(gòu)產(chǎn)生不可修復的損傷，進而避免引起FinFET器件的電性能偏移。

為解決上述問題，本發(fā)明提供一種半導體結(jié)構(gòu)的形成方法。包括如下步驟：

提供一半導體襯底，所述半導體襯底上具有鰭片結(jié)構(gòu)和淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)圍繞所述鰭片結(jié)構(gòu)；

在所述半導體襯底上形成橫跨所述鰭片結(jié)構(gòu)的柵極結(jié)構(gòu)；

在所述柵極結(jié)構(gòu)、鰭片結(jié)構(gòu)及半導體襯底表面形成保護層；

對所述鰭片結(jié)構(gòu)進行離子注入工藝后，進行退火工藝；

去除所述保護層。

可選的，所述保護層包括第一側(cè)壁層以及位于所述第一側(cè)壁層表面的第二側(cè)壁層。

可選的，所述第一側(cè)壁層為無定形硅層或多晶硅層，所述第二側(cè)壁層為氧化硅層。

可選的，形成所述無定形硅層或多晶硅層的工藝為爐管生長法。

可選的，去除所述無定型硅層或多晶硅層的工藝為濕法去除法。

可選的，濕法去除所述無定型硅層或多晶硅層采用的溶液為四甲基氫氧化銨。

可選的，形成所述氧化硅層的工藝為熱氧化生長法或原子層沉積法。

可選的，去除所述氧化硅層的工藝為濕法去除法。

可選的，濕法去除所述氧化硅層采用的溶液為稀釋氫氟酸。

可選的，對所述鰭片結(jié)構(gòu)進行離子注入工藝的注入離子為N型時，所述N型離子為P、As或Sb中的一種。

可選的，所述N型離子的能量為1Kev-10Kev，注入的劑量為1E14-5E15原子每平方厘米。

可選的，對所述鰭片結(jié)構(gòu)進行離子注入工藝的注入離子為P型時，所述P型離子為B或BF中的一種。

可選的，所述P型離子的能量為1Kev-10Kev，注入的劑量為1E14-5E15原子每平方厘米。

可選的，所述退火工藝的工藝溫度為800℃-1100℃，工藝時間為2秒-20秒。

與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點：

本發(fā)明的技術方案中，先在柵極結(jié)構(gòu)、鰭片結(jié)構(gòu)及半導體襯底表面形成保護層，所述保護層包括第一側(cè)壁層和位于所述第一側(cè)壁層表面的第二側(cè)壁層，其中，所述第一側(cè)壁層為無定形硅層或多晶硅層，所述第二側(cè)壁層為氧化硅層；然后進行源漏極擴散區(qū)離子注入工藝。在離子注入工藝中，所述保護層作為緩沖層，離子被打入無定形硅層或多晶硅層內(nèi)，再通過后續(xù)退火工藝將離子由無定形硅層或多晶硅層內(nèi)推進至鰭片結(jié)構(gòu)內(nèi)，形成FinFET器件的源漏極擴散區(qū)。通過該方法，避免了現(xiàn)有技術中直接對鰭片結(jié)構(gòu)進行離子注入工藝而引起的對鰭片結(jié)構(gòu)不可修復的損傷，進而避免器件電性能的偏移。

進一步，在無定形硅層或多晶硅層表面需形成一層氧化硅層，構(gòu)成疊層結(jié)構(gòu)的保護層。在后續(xù)離子注入工藝中，所述氧化硅層與光刻膠層的黏附力較無定型硅層或多晶硅層與光刻膠層的黏附力更好，且所述氧化硅層對所述無定形硅層或多晶硅層起到了保護作用，防止后續(xù)對光刻膠層進行顯影時引起所述無定形硅層或多晶硅層中硅的損耗，避免該損耗影響離子注入能力，進而保證器件電性能不發(fā)生偏移。

附圖說明

圖1是現(xiàn)有半導體結(jié)構(gòu)的示意圖；

圖2是現(xiàn)有技術中半導體結(jié)構(gòu)形成工藝步驟的沿鰭片結(jié)構(gòu)方向的橫截面圖；

圖3至圖11是本發(fā)明實施例的半導體結(jié)構(gòu)形成工藝步驟的沿鰭片結(jié)構(gòu)方向的橫截面圖。

具體實施方式

由背景技術可知，現(xiàn)有半導體結(jié)構(gòu)形成工藝中，直接對鰭片結(jié)構(gòu)進行離子注入以形成器件源漏極擴散區(qū)，但隨著半導體技術的不斷發(fā)展，所述鰭片結(jié)構(gòu)尺寸也越來越小，將離子直接注入進所述鰭片結(jié)構(gòu)時會對所述鰭片結(jié)構(gòu)產(chǎn)生不可修復的損傷，進而引起器件的電性能偏移。

參考圖2，為了解決由離子注入工藝引起的鰭片結(jié)構(gòu)損傷這一問題，本發(fā)明的發(fā)明人對離子注入工藝做了進一步研究和優(yōu)化。在離子注入工藝前，先在柵極結(jié)108、鰭片結(jié)構(gòu)101、淺溝槽隔離結(jié)構(gòu)102及半導體襯底表面100形成保護層，在離子注入時，以所述保護層作為緩沖層，離子被打入所述保護層內(nèi)，再通過后續(xù)退火工藝將離子由所述保護層內(nèi)推進至鰭片結(jié)構(gòu)內(nèi)，形成FinFET器件的源漏極擴散區(qū)。通過該方法，避免了現(xiàn)有技術中直接對鰭片結(jié)構(gòu)進行離子注入工藝而引起的對鰭片結(jié)構(gòu)不可修復的損傷，進而避免器件電性能的偏移。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。

圖3至圖11是本發(fā)明實施例的半導體結(jié)構(gòu)形成工藝步驟的沿鰭片結(jié)構(gòu)方向的橫截面圖。

參考圖3，提供一半導體襯底200，所述半導體襯底200上具有鰭片結(jié)構(gòu)201和淺溝槽隔離結(jié)構(gòu)202；所述淺溝槽隔離結(jié)構(gòu)202圍繞所述鰭片結(jié)構(gòu)201。所述半導體襯底200內(nèi)已形成有N型阱和P型阱(未標注)，所述N型阱和P型阱由位于所述半導體襯底200內(nèi)的淺槽隔離結(jié)構(gòu)202進行隔離。

本實施例中，所述半導體襯底200為單晶硅層，所述鰭片結(jié)構(gòu)201與所 述襯底200為同一材質(zhì)且所述鰭片結(jié)構(gòu)201與所述襯底200相連。形成所述鰭片結(jié)構(gòu)的工藝包括：在半導體襯底200表面形成圖形化的第一掩膜層；在第一掩膜層和半導體襯底200表面形成第二掩膜層；直接刻蝕所述第一掩膜層頂部和半導體襯底200表面的第二掩膜層，留下所述第一掩膜層側(cè)壁的第二掩膜層；去除第一掩膜層，暴露出部分半導體襯底200表面，剩余的第二掩膜層的形貌、尺寸及位置與所述鰭片結(jié)構(gòu)201的形貌、尺寸及位置相同；以剩余的第二掩膜層為掩膜，沿暴露的半導體襯底圖形刻蝕所述半導體襯底200，以形成所述鰭片結(jié)構(gòu)201，所述鰭片結(jié)構(gòu)201上表面高于所述半導體襯底200上表面。

本實施例中，形成所述鰭片結(jié)構(gòu)201后，在所述半導體襯底200上形成淺溝槽隔離結(jié)構(gòu)202，具體工藝可以為：采用化學氣相沉積法在所述各鰭片結(jié)構(gòu)形成的隔離空隙內(nèi)填充滿氧化硅，所述氧化硅層完全覆蓋所述鰭片結(jié)構(gòu)201和半導體襯底200，通過化學機械研磨工藝將所述而氧化硅層平坦化后，再通過濕法或干法蝕刻工藝刻蝕所述氧化硅層直至暴露出所述鰭片結(jié)構(gòu)201的一半高度，形成淺槽隔離結(jié)構(gòu)202。然后通過后續(xù)離子注入工藝，在所述半導體襯底200內(nèi)形成N型阱或P型阱(未標注)，所述N型阱和P型阱由位于半導體襯底200內(nèi)的淺槽隔離結(jié)構(gòu)202進行隔離。

參考圖4，在鰭片結(jié)構(gòu)201表面形成柵極氧化層203，在所述柵極氧化層203表面依次形成多晶硅層204、第一氧化層205、硬掩膜層206和第二氧化層207。

本實施例中，所述多晶硅層204的形成工藝為爐管生長法。所述爐管生長法的具體工藝為：在爐管的反應腔內(nèi)通入反應氣體以形成所述多晶硅層204，所述反應氣體主要為硅烷，所述反應溫度為550℃-650℃，反應壓力為0.3Torr-0.6Torr。

本實施例中，所述第一氧化層205和所述第二氧化層207為二氧化硅層，形成所述第一氧化層205的工藝為熱氧化生長法，形成所述第二氧化層207的工藝為化學氣相沉積法。形成所述第一氧化層205的具體工藝可以為：以氧氣為反應氣體，將氧氣通入爐管內(nèi)，在700℃-900℃的工藝溫度下，通入的氧氣與多晶硅層204中的硅發(fā)生反應從而在所述多晶硅層204表面形成第一 氧化層205。形成所述第二氧化層207的具體工藝可以為：主要反應物為氯代硅烷和氧氣，氧氣等離子化后形成氧自由基，與氯代硅烷反應生成氧化硅，該工藝的反應溫度為400℃-600℃，反應物比例及反應溫度由所述二氧化硅層的實際厚度決定。

本實施例中，所述硬掩膜層206可以為氮化硅層，形成工藝為等離子增強化學氣相沉積法。形成所述硬掩膜層206的具體工藝為：加熱反應腔體至一定溫度后向所述反應腔體中通入甲烷和氨氣，甲烷與氨氣反應生成氮化硅層。甲烷與氨氣的氣體比例為1:3-1:4，所述反應溫度為250℃-350℃，反應氣壓為90Pa-130Pa，沉積時間為90秒-110秒。

參考圖5，在第二氧化層207表面形成圖形化的光刻膠層208，以所述圖形化的光刻膠層208為掩膜，沿暴露的第二氧化層圖形依次刻蝕第二氧化層207和硬掩膜層206直至暴露出所述第一氧化層205表面，形成圖形化的第二氧化層207和硬掩膜層206；形成所述圖形化的第二氧化層207和硬掩膜層206后去除所述光刻膠層208。

本實施例中，形成所述圖形化的第二氧化層207和硬掩膜層206的工藝具體可以為：在所述第二氧化層207表面涂布光刻膠層，所述光刻膠層可以為正光刻膠層或負光刻膠層，經(jīng)曝光顯影后形成圖形化的光刻膠層208，所述圖形化的光刻膠層208的形貌、尺寸及位置與后續(xù)形成的柵極結(jié)構(gòu)的形貌、尺寸和位置相同。以所述光刻膠層208為掩膜，采用等離子體干法刻蝕工藝沿暴露的第二氧化層圖形依次刻蝕第二氧化層207和硬掩膜層206直至暴露出所述第一氧化層205表面。

所述等離子體干法刻蝕工藝具體可以為：采用含氟氣體混合氦氣作為主要刻蝕氣體，所述含氟氣體可以為CF₄、CHF₃、CH₂F₂和CH₃F中的一種或多種混合氣體，氣體流量為50sccm-150sccm，刻蝕工藝偏置電壓為200伏特-300伏特，反應壓強為1毫托-10毫托，反應溫度為10℃-100℃，反應功率為200瓦特-500瓦特。

本實施例中，去除所述光刻膠層208的工藝可以為濕法去膠法或等離子體干法去膠法。當采用濕法去膠法時，運用有機溶劑溶解剩余光刻膠層208 并去除；當采用等離子體干法去膠法時，利用低壓放電，把氧分子電離成激發(fā)態(tài)的氧原子，然后氧原子和抗蝕劑反應生成揮發(fā)性氣體，用機械泵抽走并去除剩余光刻膠層208。去除剩余光刻膠層208后以去離子水進行清洗。

參考圖6，以圖形化的第二氧化層207和硬掩膜層206為掩膜，沿暴露的第一氧化層圖形依次刻蝕第一氧化層205、多晶硅層204及柵極氧化層203直至暴露出半導體襯底200，以形成器件的柵極結(jié)構(gòu)209。

本實施例中，所述刻蝕工藝為等離子體干法刻蝕，所述等離子體干法刻蝕工藝具體可以為：采用氯氣或溴混合氦氣和氧氣作為主要刻蝕氣體對所述第一氧化層205和多晶硅層204進行刻蝕，所述氯氣或溴的氣體流量為40sccm-50sccm，氦氣或氧氣的混合氣體的氣體流量為4sccm-8sccm，所述氦氣和氧氣的氣體比例為7:3。

參考圖7，在柵極結(jié)構(gòu)209的側(cè)壁形成第三氧化層210。

本實施例中，所述第三氧化層210為氧化硅層，形成所述第三氧化層210的工藝為熱氧化生長法，具體工藝為：以氧氣為反應氣體，將氧氣通入爐管內(nèi)，在700℃-900℃的工藝溫度下，通入的氧氣與多晶硅層204中的硅發(fā)生反應從而在所述柵極結(jié)構(gòu)209側(cè)壁形成氧化硅層。

參考圖8，在第三氧化層210、硬掩膜層206、第二氧化層207和半導體襯底200表面形成保護層。

本實施例中，所述保護層為疊層結(jié)構(gòu)，包括第一側(cè)壁層211以及位于所述第一側(cè)壁層211表面的第二側(cè)壁層212。其中，所述第一側(cè)壁層211為無定形硅層或多晶硅層，所述第二側(cè)壁層212為氧化硅層。

形成所述第一側(cè)壁層211的工藝為爐管生長法，形成所述第二側(cè)壁層212的工藝為熱氧化生長法或原子層沉積法。

本實施例中，采用爐管生長法形成所述第一側(cè)壁層211的工藝具體可以為：以硅烷作為硅源氣體，當所述第一側(cè)壁層211為無定形硅層時，反應溫度為480℃-580℃；當所述第一側(cè)壁層211為多晶硅層時，反應溫度為600℃-650℃。

本實施例中，形成所述第二側(cè)壁層212的工藝為熱氧化生長法，工藝具體可以為：以氧氣為反應氣體，在200℃-300℃的工藝溫度下，通入的氧氣與所述第一側(cè)壁層211中的硅發(fā)生反應以形成氧化硅層。

本實施例中，保護層中與半導體襯底相接觸的膜層為無定形硅層或多晶硅層，其優(yōu)點在于：無定形硅層或多晶硅層與所述半導體襯底的材料性能相似，離子注入后的擴散易于控制，而且后續(xù)該膜層的去除工藝和現(xiàn)有的工藝兼容。

本實施例中，在無定形硅層或多晶硅層表面形成一層氧化硅層，構(gòu)成疊層結(jié)構(gòu)的保護層，其優(yōu)點在于：在后續(xù)離子注入工藝中，所述氧化硅層與光刻膠層的黏附力較無定型硅層或多晶硅層與光刻膠層的黏附力更好；且所述氧化硅層對所述無定形硅層或多晶硅層起到了保護作用，防止后續(xù)對光刻膠層進行顯影時引起所述無定形硅層或多晶硅層中硅的損耗，避免影響離子注入能力，進而保證器件電性能不受偏移。

參考圖9，以光刻膠層213保護P型源、漏極區(qū)域，對N型源、漏極區(qū)域進行離子注入工藝214以形成N型器件的源漏極擴散區(qū)。離子注入后去除所述光刻膠層213并以去離子水清洗。

本實施例中，所述N型源、漏極區(qū)域的注入離子可以為P、As或Sb中的一種，所述注入的離子能量為1kev-10Kev，注入的離子劑量為1E14-5E15原子每平方厘米。

參考圖10，以光刻膠層215保護N型源、漏極區(qū)域，對P型源、漏極區(qū)域進行離子注入工藝216以形成P型器件的源漏極擴散區(qū)。離子注入后去除所述光刻膠層215并以去離子水清洗。

本實施例中，所述P型源、漏極區(qū)域的注入離子可以為B或BF中的一種，所述注入的離子能量為1kev-10Kev，注入的離子劑量為1E14-5E15原子每平方厘米。

實施例9和實施例10中，去除所述光刻膠層213和215的工藝可以為濕法去膠法或等離子體干法去膠法。當采用濕法去膠法時，運用有機溶劑溶解光刻膠層213和215并去除；當采用等離子體干法去膠法時，利用低壓放電， 把氧分子電離成激發(fā)態(tài)的氧原子，然后氧原子和抗蝕劑反應生成揮發(fā)性氣體，用機械泵抽走并去除光刻膠層213和215。去除光刻膠層213和215后以去離子水進行清洗。

參考圖11，離子注入工藝后，對半導體襯底200進行退火工藝，圖中箭頭表示所述退火工藝中的熱源。退火工藝后，濕法去除所述保護層。

本實施例中，對所述半導體襯底200進行的退火工藝為快速退火工藝，所述退火工藝使離子由所述保護層內(nèi)被推進至鰭片結(jié)構(gòu)內(nèi)，以形成器件源漏極擴散區(qū)。具體工藝為：將半導體襯底200置于爐管中，先升溫至500℃-650℃，再繼續(xù)升溫至峰值溫度800℃-1100℃，工藝時間為2秒-20秒。

當工藝溫度低于800℃或工藝時間少于2秒時，所述快速退火工藝提供的熱量不足，導致離子擴散不到位，引起器件的電性能特性偏移；當工藝溫度高于1100℃時，將導致半導體襯底200應力變大，具有破片的風險，同時還會影響半導體襯底內(nèi)N型阱或P型阱的離子分布；當工藝時間大于20秒時，導致注入進鰭片結(jié)構(gòu)的離子擴散太深，也將引起器件的電性能特性偏移。

本實施例中，去除所述保護層的工藝為濕法去除法。

本實施例中，濕法去除所述保護層中的氧化硅層所采用的溶液為稀釋氫氟酸。所述稀釋氫氟酸溶液中的氫氟酸與水的比例為1:100-1:500，所述稀釋氫氟酸的溫度為常溫。

本實施例中，濕法去除所述保護層中的無定形硅層或多晶硅層所采用的溶液為四甲基氫氧化銨。由于四甲基氫氧化銨不腐蝕二氧化硅和氮化硅，從而在完全去除所述無定形硅層或多晶硅層的同時能夠保證柵極氧化層203、第一氧化層205、第二氧化層207及第三氧化層210不受腐蝕。

本發(fā)明通過在柵極結(jié)構(gòu)、鰭片結(jié)構(gòu)及半導體襯底表面形成保護層，然后進行源漏極擴散區(qū)離子注入工藝，在離子注入工藝中，所述保護層作為緩沖層，離子被打入所述保護層內(nèi)，再通過后續(xù)退火工藝將離子由所述保護層內(nèi)推進至鰭片結(jié)構(gòu)內(nèi)以形成FinFET器件的源漏極擴散區(qū)，避免了現(xiàn)有技術中直接對鰭片結(jié)構(gòu)進行離子注入而引起的對鰭片結(jié)構(gòu)不可修復的損傷。

本發(fā)明在無定形硅層或多晶硅層表面形成氧化硅層，構(gòu)成疊層結(jié)構(gòu)的保 護層。在后續(xù)離子注入工藝中，所述氧化硅層與光刻膠層的黏附力較無定型硅層或多晶硅層與光刻膠層的黏附力更好，且所述氧化硅層對所述無定形硅層或多晶硅層起到了保護作用，防止后續(xù)對光刻膠層進行顯影時引起所述無定形硅層或多晶硅層中硅的損耗，避免影響離子注入能力，進而保證器件電性能不受偏移。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。