本發(fā)明涉及半導體形成領(lǐng)域，尤其是涉及一種半導體器件、鰭式場效應晶體管及其形成方法。

背景技術(shù)：

隨著集成電路(簡稱IC)制造技術(shù)的飛速發(fā)展，傳統(tǒng)集成電路的工藝節(jié)點逐漸減小，集成電路器件的尺寸不斷縮小，集成電路器件制備工藝不斷革新以提高集成電路器件的性能。

如MOS晶體管中，通過高K介質(zhì)層和金屬柵極之間形成具有不同功函數(shù)的金屬來獲得理想的閾值電壓，從而改善器件性能。但隨著特征尺寸的逐漸減小，傳統(tǒng)的平面式MOS晶體管已無法滿足對器件性能的需求，如平面式MOS晶體管對溝道電流的控制能力變?nèi)?，造成嚴重的漏電流。為此，多柵器件作為常?guī)器件的替代得到了廣泛的關(guān)注。

鰭式場效應晶體管(Fin FET)為所述多柵器件的一種。參考圖1所示，F(xiàn)in FET包括：半導體襯底1；位于半導體襯底1上的鰭3；位于半導體襯底1上的氧化硅層2；依次位于氧化硅層2表面且橫跨鰭3的柵介質(zhì)層(未示出)和柵極4；位于鰭3兩側(cè)的鰭間側(cè)墻6；位于柵極4兩側(cè)的柵極側(cè)墻5；位于柵極4及柵極側(cè)墻5兩側(cè)的鰭3內(nèi)的源/漏極31。

Fin FET的鰭3的頂部以及兩側(cè)的側(cè)壁與柵極相接觸的部分都成為溝道區(qū)，即上述結(jié)構(gòu)使得一個Fin FET同時具有多個柵的功效，從而有利于增大驅(qū)動電流，改善器件性能。

然而隨著集成電路技術(shù)不斷發(fā)展，器件的尺寸不斷減小，密度不斷增加，對于集成電路的性能也提出更高的要求。但現(xiàn)有的Fin FET性能無法滿足集成電路發(fā)展的需要，為此如何提升Fin FET的性能是本領(lǐng)域技術(shù)人員亟需解決的問題。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的問題是在提供一種半導體器件、鰭式場效應晶體管及其形成方法，降低鰭式場效應晶體管的漏電現(xiàn)象，同時提高鰭式場效應晶體管的散熱功效，從而提高鰭式場效應晶體管的性能。

為解決上述問題，本發(fā)明提供了一種半導體器件的形成方法，包括：

提供半導體襯底；

刻蝕半導體襯底形成凸起于所述半導體襯底表面的鰭部；

形成覆蓋所述鰭部側(cè)壁的掩模層；

以所述掩模層為掩模刻蝕半導體襯底形成絕緣層凹槽；

通過氧化工藝氧化所述絕緣層凹槽側(cè)壁，在所述鰭部下方形成氧化硅層；

通過氮摻雜工藝向所述氧化硅層內(nèi)摻雜氮，形成第一摻氮的氧化硅層；

在所述絕緣層凹槽內(nèi)填充摻氮的氧化硅，形成第二摻氮的氧化硅層，且所述第二摻氮的氧化硅層和所述第一摻氮的氧化硅層形成絕緣層。

可選地，刻蝕半導體襯底形成絕緣層凹槽的步驟包括：使所述絕緣層凹槽延伸至所述鰭部的下方。

可選地，刻蝕所述半導體襯底形成絕緣層凹槽的步驟包括：

以所述掩模為掩模，進行干法刻蝕工藝，在所述半導體襯底內(nèi)形成第一凹槽；

以所述掩模為掩模，進行濕法刻蝕工藝，使所述第一凹槽延伸至所述鰭部的下方，形成所述絕緣層凹槽。

可選地，所述干法刻蝕工藝包括：以含有CF₄或NF₃的氣體作為刻蝕氣體，刻蝕氣體的流量為10～2000sccm，氣壓為0.01～50mTorr，功率為50～10000w。

可選地，所述濕法刻蝕工藝包括：以稀釋的氫氟酸溶液作為濕法刻蝕劑，稀釋的氫氟酸溶液中氫氟酸與水的體積比為1:300～1:1000。

可選地，所述氮摻雜工藝的步驟包括：對所述氧化硅層進行氮等離子體氣體處理，向所述氧化硅層內(nèi)摻雜氮原子。

可選地，進行氮等離子體氣體處理的步驟包括：將N2、NH3或N2H4通入 等離子體氣體發(fā)生器內(nèi)形成等離子體氣體，N₂、NH₃或N₂H₄的流量為20～2000sccm，離子體發(fā)生器中氣壓為0.01～50Torr，功率為50～10000w。

可選地，所述氧化工藝的步驟：以氧氣作為反應氣體，控制溫度為100～1000℃，反應氣體流量為20～2000sccm，氣壓為0.01～50Torr，功率為50～10000w。

可選地，在所述氮摻雜工藝后，向所述絕緣層凹槽內(nèi)填充摻氮的氧化硅前，所述半導體器件的形成方法還包括：去除所述掩模層。

可選地，所述掩模層為氮化硅，去除所述掩模層的步驟包括：采用濕法刻蝕工藝去除所述掩模層，且所述濕法刻蝕工藝以磷酸為濕法刻蝕劑。

可選地，刻蝕半導體襯底形成凸起于所述半導體襯底表面的鰭部的步驟包括：在所述半導體襯底表面形成多個鰭部；

形成覆蓋所述鰭部側(cè)壁的掩模層的步驟包括：所述掩模層露出相鄰鰭部之間的半導體襯底表面；

以所述掩模層為掩模刻蝕半導體襯底形成絕緣層凹槽的步驟包括：刻蝕相鄰鰭部之間的半導體襯底，以形成多個所述絕緣層凹槽。

可選地，所述絕緣層的厚度為

本發(fā)明還提供了一種半導體器件，包括：

半導體襯底；

形成于所述半導體襯底中的絕緣層，所述絕緣層的為摻氮的氧化硅層；

位于所述絕緣層上的鰭部。

可選地，所述絕緣層的厚度為

本發(fā)明又提供了一種鰭式場效應晶體管的形成方法，包括：

如上述的半導體器件的形成方法；

在所述半導體襯底上形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)橫跨至少一個所述鰭部，并覆蓋所述鰭部的側(cè)壁與頂部；

在柵極結(jié)構(gòu)兩側(cè)露出的鰭部內(nèi)摻雜離子，形成源極和漏極

本發(fā)明再提供了一種鰭式場效應晶體管，包括：

半導體襯底；

形成于所述半導體襯底中的絕緣層，所述絕緣層為摻氮的氧化硅層；

位于所述絕緣層上的鰭部；

位于所述半導體襯底上形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)橫跨至少一個所述鰭部，并覆蓋所述鰭部的側(cè)壁與頂部；

位于柵極結(jié)構(gòu)兩側(cè)鰭部中的源極和漏極。

可選地，所述絕緣層的厚度為

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：

在本發(fā)明鰭式場效應晶體管中，在柵極和鰭部的下方形成絕緣層，從而在使用過程中，抑制源極和漏極的漏電現(xiàn)象，提高鰭式場效應晶體管的性能；此外以摻氮的氧化硅為所述絕緣層材料，可有效提高絕緣層的散熱功效，從而提高鰭式場效應晶體管的散熱功效，進而提高鰭式場效應晶體管的性能。

在本發(fā)明半導體器件的形成方法中，在刻蝕半導體襯底，形成凸起于半導體襯底表面的鰭部后，在鰭部的側(cè)壁上形成露出半導體襯底的掩模層，并以所述掩模層為掩?？涛g半導體襯底形成絕緣層凹槽；之后通過氧化工藝氧化所述絕緣層凹槽側(cè)壁，在所述鰭部下方形成氧化硅層，再通過氮摻雜工藝向所述氧化硅層內(nèi)摻雜氮，形成第一摻氮的氧化硅層；再向所述絕緣層凹槽內(nèi)填充摻氮的氧化硅，形成第二摻氮的氧化硅層，由所述第一摻氮的氧化硅層和第二摻氮的氧化硅層形成絕緣層。采用上述半導體器件的形成方法應用在鰭式場效應晶體管的形成方法中，可保持鰭部和半導體襯底的一體成型的同時，在形成的鰭式場效應晶體管的柵極和溝道區(qū)下方形成以摻氮的氧化硅為材料的絕緣層，從而在使用過程中，所述絕緣層可以抑制源極和漏極的漏電現(xiàn)象，而且以摻氮的氧化硅層作為絕緣層，可提高所述絕緣層的散熱功效，從而提高鰭式場效應晶體管的散熱功效，進而提高鰭式場效應晶體管的性能。

附圖說明

圖1現(xiàn)有鰭式場效應晶體管的結(jié)構(gòu)示意圖；

圖2～圖11為本發(fā)明半導體器件的形成方法一實施例的結(jié)構(gòu)示意圖；

圖12和13是本發(fā)明鰭式場效應晶體管一實施例的結(jié)構(gòu)示意圖。

具體實施方式

正如背景技術(shù)中所述，現(xiàn)由于的Fin FET在性能無法滿足集成電路的發(fā)展。分析其原因，現(xiàn)有的Fin FET存在較為嚴重的短溝道效應，漏電現(xiàn)象嚴重，從而降低Fin FET的性能；此外，現(xiàn)有的Fin FET的工作中，會在器件內(nèi)積聚較大的熱量(即自加熱效應)，器件的散熱效應較差也影響了Fin FET的性能。分析上述兩個缺陷的成因發(fā)現(xiàn)：

Fin FET漏電現(xiàn)象主要是FinFET的柵極對于鰭部下方的載流子控制能力較弱而引起的；

而FinFET器件工作中積聚較大熱量，主要是在Fin FET中在半導體襯底上形成氧化硅以作為不同相鄰Fin FET器件溝道的隔離結(jié)構(gòu)材料，但氧化硅的散熱效應很差，從而導致Fin FET在使用過程中，產(chǎn)生的熱量無法及時消散。

為此，本發(fā)明提供了一種半導體器件、鰭式場效應晶體管及其形成方法。

在本發(fā)明半導體器件的形成方法中，在半導體襯底上形成鰭部后，在鰭部的側(cè)壁上形成掩模層，并以所述掩模層為掩?？涛g半導體襯底形成絕緣層凹槽；之后通過氧化工藝，氧化所述絕緣層凹槽側(cè)壁，在所述鰭部下方形成氧化硅層，并通過氮摻雜工藝向所述氧化硅層內(nèi)摻雜氮，形成第一摻氮的氧化硅層；之后再向所述絕緣層凹槽內(nèi)填充摻氮的氧化硅，形成第二摻氮的氧化硅層，由所述第一摻氮的氧化硅層和第二摻氮的氧化硅層形成絕緣層。

采用上述半導體器件的形成方法應用在鰭式場效應晶體管的形成方法中，可保持鰭部和半導體襯底的一體成型的同時，在形成的鰭式場效應晶體管的柵極和溝道區(qū)下方形成以摻氮的氧化硅為材料的絕緣層，抑制源極和漏極漏電。而且以摻氮的氧化硅層作為絕緣層，可提高所述絕緣層的散熱功效，從而提高鰭式場效應晶體管的散熱功效，進而提高鰭式場效應晶體管的性能。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖，以鰭式場效應晶體管的形成方法為例，對本發(fā)明半導體器件的形成方法的具 體實施方式做詳細的說明。

圖2至圖11是本發(fā)明一實施例提供的半導體器件的形成方法的示意圖。

本實施例半導體器件的形成方法包括：

先參考圖2，提供半導體襯底10。

本實施例中的半導體襯底10為硅襯底，但本發(fā)明對所述半導體襯底的類型并不做限定。

在所述半導體襯底10內(nèi)形成有阱區(qū)(圖中未顯示)，所述阱區(qū)可以是N阱也可以是P阱，其根據(jù)所要形成的Fin FET的類型確定，本發(fā)明對此并不做具體限定。

繼續(xù)參考圖2，在所述半導體襯底10上形成第一掩模層11。

本實施例中，所述第一掩模層11的材料為氮化硅，形成工藝包括：先在所述半導體襯底上形成氮化硅材料層，之后在所述氮化硅材料層上形成光刻膠掩模，并以所述光刻膠掩模為掩?？涛g所述氮化硅材料層，以形成所述第一掩模層11。所述第一掩模層11的形成工藝為現(xiàn)有工藝，在此不再贅述。

但在本發(fā)明的其他實施例中，所述第一掩模層11的材料還可以是氮化硅、氧化硅、氮氧化硅、無定形碳中的一種或多種組合。本發(fā)明對所述第一掩模層11的材料并不做限定。

參考圖3，以所述第一掩模層11為掩模刻蝕所述半導體襯底10，形成凸起于半導體襯底10表面的鰭部12。

本實施例中，可采用干法刻蝕工藝刻蝕所述半導體襯底10以形成所述鰭部12，具體地可采用含有四氟化碳(CF₄)或三氟化氮(NF₃)等氟基氣體作為干法刻蝕氣體?？涛g所述半導體襯底10以形成鰭部12的工藝為現(xiàn)有工藝，在此不再贅述。

本實施例中，在所述半導體襯底10上形成多個鰭部12，且相鄰鰭部12之間所形成凹槽的寬度可以相同或是不同。所述鰭部12的結(jié)構(gòu)以及相鄰鰭部12之間凹槽結(jié)構(gòu)根據(jù)具體情況設定，本發(fā)明對此并不做限定。

接著參考圖4和圖5，在所述半導體襯底10上形成覆蓋所述鰭部12側(cè)壁 的第二掩模層131，且所述第二掩模層131露出相鄰鰭部12之間的所述半導體襯底10。

本實施例中，所述第二掩模層131的材料為氮化硅(SiN)。

形成所述第二掩模層131的具體步驟包括：

先參考圖4，在所述半導體襯底10上形成保型覆蓋所述鰭部12的氮化硅層13。所述氮化硅層13的形成方法為化學氣相沉積(Chemical Vapor Deposition，簡稱CVD)，但本發(fā)明對所述氮化硅層13的形成工藝并不做具體限定。

接著參考圖5，采用自對準刻蝕工藝刻蝕所述氮化硅層13，以去除相鄰鰭部12之間的半導體襯底10上的氮化硅層，露出相鄰鰭部12之間的半導體襯底表面，且保留位于所述鰭部12側(cè)壁上的氮化硅層，并以剩余的氮化硅層作為所述第二掩模層131。

采用自對準刻蝕工藝刻蝕所述氮化硅層13的工藝為本領(lǐng)域現(xiàn)有技術(shù)，在此不再贅述。

接著結(jié)合參考圖6和圖7，以所述第一掩模層11和第二掩模層131為掩模，刻蝕所述半導體襯底，在所述半導體襯底內(nèi)形成絕緣層凹槽15，所述絕緣層凹槽15用于形成絕緣層。

可選地，所述絕緣層凹槽15延伸至所述鰭部12下方，以更利于后續(xù)在所述鰭部12下方形成絕緣層。

本實施例中，所述絕緣層凹槽15的形成步驟包括：

先參考圖6，以所述第一掩模層11和第二掩模層131為掩模，進行干法刻蝕工藝刻蝕所述半導體襯底10，在所述半導體襯底10內(nèi)，位于相鄰鰭部12之間形成第一凹槽14。

可選地，所述干法刻蝕工藝具體包括：

以含有CF₄或NF₃的氣體作為刻蝕氣體，刻蝕氣體的流量為10～2000sccm，氣壓為0.01～50mTorr，功率為50～10000w。但本發(fā)明對所述干法刻蝕并不做限定。

形成所述第一凹槽14后，結(jié)合參考圖7，繼續(xù)以所述第一掩模層11和第二掩模層131為掩模，采用濕法刻蝕工藝繼續(xù)刻蝕所述半導體襯底10，以拓寬所述第一凹槽14，因為所述濕法刻蝕工藝為各向同性刻蝕，濕法刻蝕工藝中，使得第一凹槽14延伸至所述鰭部12的下方，形成所述絕緣層凹槽15。

可選地，所述濕法刻蝕工藝具體包括：

以稀釋的氫氟酸溶液作為濕法刻蝕劑，稀釋的氫氟酸溶液中氫氟酸與水的體積比為1:300～1:1000，控制濕法刻蝕劑的溫度為0～100℃。

接著參考圖8，進行氧化工藝，以氧化所述絕緣層凹槽15側(cè)壁，從而在所述鰭部12下方形成氧化硅層16。

本實施例中，所述氧化工藝具體步驟包括：以氧氣作為反應氣體，控制溫度為100～1000℃，反應氣體流量為20～2000sccm，氣壓為0.01～50Torr，功率為50～10000w。

結(jié)合參考圖9，再進行氮摻雜工藝，向所述氧化硅層16內(nèi)摻雜氮，形成第一摻氮的氧化硅層(SiON層)17。

本實施例中，所述氮摻雜工藝的步驟包括：對所述第一摻氮的氧化硅層16進行氮等離子體氣體處理，從而向所述氧化硅層16內(nèi)摻雜氮原子。

本實施例中，所述氮等離子體氣體處理的步驟包括：將N₂、NH₃或N₂H₄通入等離子體氣體發(fā)生器內(nèi)形成等離子體氣體，控制N₂、NH₃或N₂H₄的流量為20～2000sccm，氣壓為0.01～50Torr，功率為50～10000w。

在形成所述第一摻氮的氧化硅層17之后，再向所述絕緣層凹槽15內(nèi)填充摻氮的氧化硅，以形成第二摻氮的氧化硅層。

參考圖10，本實施例中，在所述向所述絕緣層凹槽15內(nèi)填充摻氮的氧化硅前，先去除所述第二掩模層131。

本實施例中，所述第二掩模層131的材料為氮化硅，去除所述第二掩模層131的過程中，會損傷摻氮的氧化硅。為此，在向所述絕緣層凹槽15內(nèi)填充摻氮的氧化硅前，先去除所述第二掩模，從而減小去除所述第二掩模131過程中，造成半導體襯底10上摻氮的氧化硅材料損傷，以提高后續(xù)形成的絕 緣層性能。

本實施例中，去除所述第二掩模層131的步驟包括：采用濕法刻蝕工藝去除所述第二掩模層131，且所述濕法刻蝕工藝以磷酸為濕法刻蝕劑。

值得注意的是，在去除所述第二掩模層131過程中，會去除部分或全部的所述第一掩模層11，但在該步驟中，所述第一掩模層11的消耗與否并不影響本發(fā)明的目的實現(xiàn)。

結(jié)合參考圖11，去除所述第二掩模層131后，在所述絕緣層凹槽15內(nèi)填充摻氮的氧化硅，形成第二摻氮的氧化硅層18；所述第二摻氮的氧化硅層18和所述第一摻氮的氧化硅層17形成所述絕緣層19。所述鰭部12露出于所述絕緣層19。

本實施例中，在所述絕緣層凹槽15內(nèi)填充摻氮的氧化硅的方法為化學氣相沉積(Chemical Vapor Deposition，簡稱CVD)。

本實施例中，在所述半導體襯底10上形成有多個鰭部12，在所述半導體襯底10內(nèi)形成有多個絕緣層凹槽15；在進行氧化工藝和氮摻雜工藝后，在所述半導體襯底10內(nèi)形成有多個并列排列的第一摻氮的氧化硅層17，且在向各絕緣層凹槽15內(nèi)填充摻氮的氧化硅后，形成多個第二摻氮的氧化硅層18，一個第二摻氮的氧化硅層18連接相鄰的兩個第一氮化硅層17，使得各第一摻氮的氧化硅層17和第二摻氮的氧化硅層18間隔連接，從而形成所述絕緣層19。

本實施例中，所述絕緣層19的厚度為

在進行上述各步驟后，形成的半導體器件包括：

半導體襯底10，位于所述半導體襯底10表面的絕緣層19，以及位于所述絕緣層19上的鰭部12。而且，所述絕緣層19的材料為摻氮的氧化硅。

所述鰭部12與半導體襯底10一體成型。

可選地，所述絕緣層19的厚度為

在形成所述絕緣層后，本實施例半導體器件的形成方法還包括：在所述半導體襯底10上形成柵極結(jié)構(gòu)，且所述柵極結(jié)構(gòu)橫跨至少一個所述鰭部，并覆蓋所述鰭部的側(cè)壁與頂部；

之后，再向所述柵極結(jié)構(gòu)兩側(cè)露出的鰭部內(nèi)摻雜離子，以形成源極和漏極，從而形成鰭式場效應晶體管。

上述柵極結(jié)構(gòu)，以及源極和漏極的形成方法為現(xiàn)有技術(shù)，在此不再贅述。

本實施例提供的半導體器件的形成方法中，

在刻蝕半導體襯底，形成凸起于半導體襯底表民的鰭部后，在所述鰭部的側(cè)壁上形成掩模層，之后以所述掩模層為掩模刻蝕所述半導體襯底形成絕緣層凹槽；之后通過氧化工藝，氧化所述絕緣層凹槽側(cè)壁，在所述鰭部下方形成氧化硅層，再向所述氧化硅層內(nèi)摻雜氮，形成第一摻氮的氧化硅層；之后再向所述絕緣層凹槽內(nèi)填充摻氮的氧化硅，形成第二摻氮的氧化硅層，由所述第一摻氮的氧化硅層和第二摻氮的氧化硅層形成絕緣層。采用上述半導體器件的形成方法應用在鰭式場效應晶體管的形成方法中，可保持鰭部和半導體襯底的一體成型的同時，在形成的鰭式場效應晶體管的柵極和溝道區(qū)下方形成以摻氮的氧化硅為材料的絕緣層，從而在使用過程中，所述絕緣層可以抑制器件短溝道效應，減少源極和漏極的漏電流；而且以摻氮的氧化硅層作為絕緣層，可提高所述絕緣層的散熱功效，從而提高鰭式場效應晶體管的散熱功效，進而提高鰭式場效應晶體管的性能。

相應地，本發(fā)明還提供了一種鰭式場效應晶體管。

結(jié)合參考圖12和圖13，圖12為本實施例提供的鰭式場效應晶體管的結(jié)構(gòu)示意圖，圖13為圖12中沿A-A’向的剖面結(jié)構(gòu)示意圖。

本實施例中，所述鰭式場效應晶體管包括：

半導體襯底20。

位于所述半導體襯底20上的絕緣層21；

位于所述絕緣層21上的鰭部22；

位于所述半導體襯底的柵極結(jié)構(gòu)23，所述柵極結(jié)構(gòu)23橫跨至少一個所述鰭部22，并覆蓋所述鰭部22的側(cè)壁與頂部；

位于柵極結(jié)構(gòu)23兩側(cè)鰭部22中的源極和漏極221。

可選地，所述絕緣層21為摻氮的氧化硅層，可選地，所述摻氮的氧化硅 層的厚度為

所述鰭部22內(nèi)，位于所述源極和漏極221之間，且被所述柵極結(jié)構(gòu)23所覆蓋的部分鰭部形成鰭式場效應晶體管的溝道。

與現(xiàn)有的鰭式場效應晶體管的結(jié)構(gòu)相比，在本發(fā)明鰭式場效應晶體管中，在柵極和鰭部的下方形成有以摻氮的氧化硅為材料的絕緣層，從而在使用過程中，所述絕緣層可抑制器件短溝道效應，減少源極和漏極的漏電流，提高鰭式場效應晶體管的性能。

此外，以摻氮的氧化硅作為所述絕緣層21的材料，可有效提高絕緣層21的散熱功效，從而提高鰭式場效應晶體管的散熱功效，進而提高鰭式場效應晶體管的性能。

本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護范圍。