本申請(qǐng)基于2015年01月21日提出的在先日本專利申請(qǐng)第2015－009569號(hào)并要求享受其優(yōu)先權(quán)利益，并且通過引用在此包含其內(nèi)容的全部。

技術(shù)領(lǐng)域

在此說明的實(shí)施方式整體上涉及半導(dǎo)體裝置。

背景技術(shù)：

開關(guān)電源、變換器等電路中使用開關(guān)元件、二極管等功率半導(dǎo)體元件，對(duì)于該功率半導(dǎo)體元件，要求高耐壓以及低導(dǎo)通電阻。耐壓與導(dǎo)通電阻之間存在由元件材料決定的權(quán)衡(trade off)關(guān)系，但通過將氮化物半導(dǎo)體或碳化硅(SiC)等寬帶隙半導(dǎo)體作為元件材料來使用，與硅相比能夠改善由材料決定的權(quán)衡關(guān)系，能夠?qū)崿F(xiàn)高耐壓化以及低導(dǎo)通電阻化。

使用了GaN或AlGaN等氮化物半導(dǎo)體的元件具有優(yōu)異的材料特性，因此能夠?qū)崿F(xiàn)高性能的功率半導(dǎo)體元件。特別在具有AlGaN/GaN的異質(zhì)構(gòu)造的HEMT(High Electron Mobility Transistor)中，由于在AlGaN層與GaN層的界面產(chǎn)生由極化帶來的高濃度的二維電子氣，因此能夠?qū)崿F(xiàn)低導(dǎo)通電阻。

技術(shù)實(shí)現(xiàn)要素：

實(shí)施方式提供在被施加了高電壓的情況下也能夠抑制絕緣擊穿的半導(dǎo)體裝置。

根據(jù)一個(gè)實(shí)施方式，半導(dǎo)體裝置具備：第1半導(dǎo)體層，設(shè)置在基板上；第2半導(dǎo)體層，設(shè)置在所述第1半導(dǎo)體層上，包含n型雜質(zhì)；第3半導(dǎo)體層，設(shè)置在所述第2半導(dǎo)體層上，電阻比所述第2半導(dǎo)體層大；第4 半導(dǎo)體層，設(shè)置在所述第3半導(dǎo)體層上，包含氮化物半導(dǎo)體；以及第5半導(dǎo)體層，設(shè)置在所述第4半導(dǎo)體層上，包含帶隙比所述第4半導(dǎo)體層大的氮化物半導(dǎo)體。

根據(jù)上述結(jié)構(gòu)的半導(dǎo)體裝置，能夠提供在被施加了高電壓的情況下也能夠抑制絕緣擊穿的半導(dǎo)體裝置。

附圖說明

圖1是實(shí)施方式的半導(dǎo)體裝置的截面圖。

圖2是說明實(shí)施方式的半導(dǎo)體裝置的動(dòng)作的示意圖。

具體實(shí)施方式

以下，參照附圖對(duì)實(shí)施方式進(jìn)行說明。其中，附圖是示意性的或者是概念性的，各附圖的尺寸以及比率等不一定必須與現(xiàn)實(shí)的結(jié)構(gòu)相同。以下所示的一些實(shí)施方式例示了用于將本發(fā)明的技術(shù)思想具體化的裝置以及方法，本發(fā)明的技術(shù)思想并不通過構(gòu)成部件的形狀、構(gòu)造、配置等來確定。另外，以下的說明中，對(duì)于具有相同功能以及結(jié)構(gòu)的要素附加相同的附圖標(biāo)記，并僅在必要時(shí)進(jìn)行重復(fù)說明。

圖1是實(shí)施方式的半導(dǎo)體裝置1的截面圖。半導(dǎo)體裝置1是使用作為化合物的氮化物半導(dǎo)體的氮化物半導(dǎo)體裝置。此外，半導(dǎo)體裝置1是場(chǎng)效應(yīng)晶體管(FET)，具體而言是高電子遷移率晶體管(HEMT：High Electron Mobility Transistor)。

基板10由例如以(111)面為主面的硅(Si)基板構(gòu)成。作為基板10，可以使用碳化硅(SiC)、氮化鎵(GaN)、磷化鎵(GaP)、磷化銦(InP)、砷化鎵(GaAs)或藍(lán)寶石(Al₂O₃)等。此外，作為基板10，也可以使用包含絕緣層的基板。例如，作為基板10，可以使用SOI(Silicon On Insulator)基板。

緩沖層(第1半導(dǎo)體層)11設(shè)置在基板10上。緩沖層11具有對(duì)因形成在緩沖層11上的氮化物半導(dǎo)體層的晶格常數(shù)與基板10的晶格常數(shù)不同而產(chǎn)生的畸變進(jìn)行緩和、并且對(duì)形成在緩沖層11上的氮化物半導(dǎo)體層的結(jié)晶性進(jìn)行控制的功能。緩沖層11例如由Al_XGa_1－XN(0≤X≤1)構(gòu)成。

緩沖層11也可以將組分比不同的多個(gè)Al_XGa_1－XN層疊而構(gòu)成。在將緩沖層11以層疊構(gòu)造構(gòu)成的情況下，對(duì)層疊構(gòu)造的組分比進(jìn)行調(diào)整，以使該層疊構(gòu)造所包含的多個(gè)層的晶格常數(shù)從夾著緩沖層11的上下層之中的下層的晶格常數(shù)向上層的晶格常數(shù)變化。本實(shí)施方式中，如圖1所示，緩沖層11例如由AlGaN層11A和非摻雜GaN層11B的層疊構(gòu)造構(gòu)成。非摻雜是指有意地不摻雜雜質(zhì)，例如，在制造過程等中進(jìn)入的程度的雜質(zhì)量是非摻雜的范疇。GaN層11B的厚度例如為1μm左右。

中間層(第2半導(dǎo)體層)12設(shè)置在緩沖層11上。中間層12為低電阻層，并且作為橫向的電流路徑發(fā)揮功能。中間層12例如由摻雜有n型雜質(zhì)的Al_XIn_YGa_1－(X+Y)N(0≤X＜1、0≤Y＜1、0≤X+Y＜1)構(gòu)成。作為n型雜質(zhì)，使用硅(Si)或鋅(Zn)等。本實(shí)施方式中，中間層12由摻雜有n型雜質(zhì)的GaN(n－GaN)或摻雜有n型雜質(zhì)的AlGaN(n－AlGaN)構(gòu)成。通過在中間層12中摻雜n型雜質(zhì)，中間層12的電阻變小。由此，中間層12能夠作為橫向的電流路徑來發(fā)揮功能。

另外，中間層12也可以由摻雜有p型雜質(zhì)的Al_XIn_YGa_1－(X+Y)N(0≤X＜1、0≤Y＜1、0≤X+Y＜1)構(gòu)成。作為p型雜質(zhì)，使用鎂(Mg)等。但是，作為p型雜質(zhì)的鎂(Mg)與作為n型雜質(zhì)的硅(Si)相比容易擴(kuò)散。因此，在p型雜質(zhì)擴(kuò)散至后述的溝道層14的情況下，溝道層14的結(jié)晶性會(huì)惡化。因此，中間層12優(yōu)選摻雜n型雜質(zhì)而形成。

此外，GaN類材料中的p型雜質(zhì)的活性率較低，因此基于p型雜質(zhì)的載流子濃度僅為約5×10¹⁶cm^－3左右。另一方面，若為n型雜質(zhì)，則能夠使載流子濃度為約1×10¹⁹cm^－3左右。

通過在中間層12中摻雜n型雜質(zhì)，中間層12的結(jié)晶性惡化。因此，中間層12優(yōu)選在實(shí)現(xiàn)上述的功能的同時(shí)形成得更薄。本實(shí)施方式中，中間層12的厚度例如為50nm左右。此外，中間層12的厚度被設(shè)定為比后述的高電阻層13的厚度小。

中間層12的載流子濃度被設(shè)定為1×10¹⁶cm^－3以上且小于1×10¹⁹cm^－3。若中間層12的載流子濃度小于1×10¹⁶cm^－3，則中間層12的電阻不會(huì)足夠小。半導(dǎo)體的導(dǎo)電率(電阻率的倒數(shù))成比例于載流子濃度與遷移率之積。由此，導(dǎo)致流過中間層12的泄漏電流變小。此外，若中間層12的 載流子濃度為1×10¹⁹cm^－3以上，則中間層12的結(jié)晶性會(huì)惡化，比中間層12更靠上方的層的結(jié)晶性也會(huì)惡化。結(jié)果，半導(dǎo)體裝置1的電特性惡化。

進(jìn)而，中間層12優(yōu)選在氮化物半導(dǎo)體中摻雜銦(In)來形成。通過摻雜(In)，能夠減小中間層12的帶隙。由此，能夠進(jìn)一步減小中間層12的電阻。

高電阻層(第3半導(dǎo)體層)13設(shè)置在中間層12上。高電阻層13具有提高半導(dǎo)體裝置1的耐壓的功能，主要提高漏極電極17以及基板10間的耐壓。即，通過設(shè)置高電阻層13，與高電阻層13的電阻相應(yīng)的電壓被施加到高電阻層13，因此能夠與該電壓量相應(yīng)地提高耐壓。高電阻層13由摻雜有碳(C)的Al_XIn_YGa_1－(X+Y)N(0≤X＜1、0≤Y＜1、0≤X+Y＜1)構(gòu)成。本實(shí)施方式中，高電阻層13例如由摻雜有碳(C)的GaN(C－GaN)構(gòu)成。高電阻層13的厚度例如為2μm左右。高電阻層13的電阻根據(jù)對(duì)半導(dǎo)體裝置1而言優(yōu)選的耐壓而被適當(dāng)設(shè)定。此外，高電阻層13的電阻被設(shè)定為比中間層12的電阻大。

另外，若在中間層12上層疊溝道層(第4半導(dǎo)體層)14，則中間層12的雜質(zhì)會(huì)向溝道層14擴(kuò)散。通過在中間層12與溝道層14之間插入高電阻層13，能夠抑制中間層12的雜質(zhì)向溝道層14擴(kuò)散。由此，能夠抑制溝道層14的結(jié)晶性惡化，因此能夠抑制溝道層14的遷移率下降。

溝道層14設(shè)置在高電阻層13上。溝道層14是形成晶體管的溝道(電流路徑)的層。溝道層14由Al_XIn_YGa_1－(X+Y)N(0≤X＜1、0≤Y＜1、0≤X+Y＜1)構(gòu)成。溝道層14是非摻雜層，并且由結(jié)晶性良好的(高品質(zhì)的)氮化物半導(dǎo)體構(gòu)成。本實(shí)施方式中，溝道層14由非摻雜GaN(也稱為本征GaN)構(gòu)成。溝道層14的厚度例如為1μm左右。

阻擋層(第5半導(dǎo)體層)15設(shè)置在溝道層14上。阻擋層15由Al_XIn_YGa_1－(X+Y)N(0≤X＜1、0≤Y＜1、0≤X+Y＜1)構(gòu)成。阻擋層15由帶隙比溝道層14的帶隙大的氮化物半導(dǎo)體構(gòu)成。本實(shí)施方式中，阻擋層15例如由非摻雜AlGaN構(gòu)成。作為阻擋層15的AlGaN層中的Al的組分比例如為0.2左右。阻擋層15的厚度例如為30nm左右。

另外，構(gòu)成半導(dǎo)體裝置1的多個(gè)半導(dǎo)體層例如通過使用MOCVD(Metal Organic Chemical Vapor Deposition)法的外延生長(zhǎng)而被依次形成。 即，構(gòu)成半導(dǎo)體裝置1的多個(gè)半導(dǎo)體層由外延層構(gòu)成。

在阻擋層15上設(shè)有相互離開的源極電極16以及漏極電極17。進(jìn)而，在阻擋層15上且在源極電極16以及漏極電極17之間，與源極電極16以及漏極電極17離開地設(shè)有柵極電極18。

柵極電極18與阻擋層15進(jìn)行肖特基接合。即，柵極電極18構(gòu)成為包含與阻擋層15進(jìn)行肖特基接合的材料。圖1所示的半導(dǎo)體裝置1為肖特基勢(shì)壘型HEMT。作為柵極電極18，例如使用Au/Ni的層疊構(gòu)造?！?”的左側(cè)表示上層，右側(cè)表示下層。另外，半導(dǎo)體裝置1不限定于肖特基勢(shì)壘型HEMT，也可以是在阻擋層15與柵極電極18之間存在柵極絕緣膜的MIS(Metal Insulator Semiconductor)型HEMT。

源極電極16與阻擋層15進(jìn)行歐姆接觸。同樣，漏極電極17與阻擋層15進(jìn)行歐姆接觸。即，源極電極16以及漏極電極17分別構(gòu)成為包含與阻擋層15進(jìn)行歐姆接觸的材料。作為源極電極16以及漏極電極17，例如使用Al/Ti的層疊構(gòu)造。

在溝道層14與阻擋層15的異質(zhì)結(jié)構(gòu)造中，阻擋層15的晶格常數(shù)比溝道層14的晶格常數(shù)小，因此阻擋層15發(fā)生畸變。通過由該畸變帶來的壓電效應(yīng)，在阻擋層15內(nèi)產(chǎn)生壓電極化，在溝道層14中的與阻擋層15的界面附近產(chǎn)生二維電子氣(2DEG：two-dimensional electron gas)。該二維電子氣成為源極電極16以及漏極電極17間的溝道。并且，通過由柵極電極18與阻擋層15的接合而產(chǎn)生的肖特基勢(shì)壘，能夠?qū)崿F(xiàn)漏極電流的控制。

(動(dòng)作)

接著，對(duì)如上述那樣構(gòu)成的半導(dǎo)體裝置1的動(dòng)作進(jìn)行說明。圖2是說明半導(dǎo)體裝置1的動(dòng)作的示意圖。

半導(dǎo)體裝置1例如為常通型。半導(dǎo)體裝置1例如被用作開關(guān)元件，漏極電極17上有時(shí)被施加200V～600V左右的高電壓。對(duì)半導(dǎo)體裝置1施加的電壓越高，半導(dǎo)體裝置1中產(chǎn)生的泄漏電流即流過漏極電極17以及基板10之間的泄漏電流、以及流過漏極電極17以及源極電極16之間的泄漏電流越大。

半導(dǎo)體裝置1導(dǎo)通時(shí)，例如被施加?xùn)艠O電壓Vg＝0V、源極電壓Vs＝0V、漏極電壓Vd＝200V。此時(shí)，在漏極電極17以及源極電極16之間， 經(jīng)由在溝道層14形成的溝道而流過漏極電流。

在半導(dǎo)體裝置1截止時(shí)，例如被施加?xùn)艠O電壓Vg＝－15V、源極電壓Vs＝0V、漏極電壓Vd＝200V。此時(shí)，在漏極電極17以及源極電極16之間，經(jīng)由中間層12而流過泄漏電流。

圖2的表示泄漏電流的虛線概念性地表示泄漏電流的路徑，并不限于如圖2那樣流過泄漏電流。若漏極電極17上被施加高電壓，則從漏極電極17朝向基板10產(chǎn)生電場(chǎng)，并且從漏極電極17朝向源極電極16產(chǎn)生電場(chǎng)。并且，與從漏極電極17擴(kuò)散的電場(chǎng)相應(yīng)地產(chǎn)生泄漏電流，在泄漏電流的路徑達(dá)到中間層12的情況下，從其位置經(jīng)由中間層12向源極電極16流過泄漏電流。

由此，能夠抑制因施加到漏極電極17的高電壓而半導(dǎo)體裝置1絕緣擊穿(breakdown)。特別是，高電阻層13由于電阻較大，所以高電阻層13上被施加較高的電場(chǎng)，高電阻層13容易被絕緣擊穿。此外，若高電阻層13中流過泄漏電流，則由于高電阻層13內(nèi)的結(jié)晶缺陷而高電阻層13容易被絕緣擊穿。但是，通過經(jīng)由中間層12而流過泄漏電流，能夠抑制高電阻層13絕緣擊穿。

另外，在漏極電極17上被施加高電壓的情況下，在半導(dǎo)體裝置1導(dǎo)通時(shí)也能夠使得經(jīng)由中間層12而在漏極電極17以及源極電極16之間流過泄漏電流。因此，在半導(dǎo)體裝置1導(dǎo)通時(shí)，能夠抑制半導(dǎo)體裝置1絕緣擊穿。

(效果)

如以上詳細(xì)敘述的那樣，在本實(shí)施方式中，在緩沖層11與高電阻層13之間，還設(shè)置由摻雜有n型雜質(zhì)的Al_XIn_YGa_1－(X+Y)N(0≤X＜1、0≤Y＜1、0≤X+Y＜1)構(gòu)成的中間層12。該中間層12在漏極電極17被施加了高電壓的情況下，作為橫向的電流路徑來發(fā)揮功能。

因而，根據(jù)本實(shí)施方式，在漏極電極17被施加了高電壓的情況下，也能夠抑制半導(dǎo)體裝置1絕緣擊穿。即，能夠?qū)崿F(xiàn)可增大針對(duì)絕緣擊穿的臨界電壓的半導(dǎo)體裝置1。

本申請(qǐng)說明書中，“層疊”除了相互相接而重疊的情況以外，還包括在中間插入其他層而重疊的情況。此外，“設(shè)置在…上”，除了直接相接 而設(shè)置的情況以外，該包括在中間插入其他層而設(shè)置的情況。

說明了本發(fā)明的一些實(shí)施方式，但這些實(shí)施方式是作為例來提示的，并沒有要限定發(fā)明的范圍。這些新的實(shí)施方式能夠以其他多種形態(tài)實(shí)施，在不脫離發(fā)明的主旨的范圍內(nèi)能夠進(jìn)行各種省略、替換、變更。這些實(shí)施方式及其變形包含于發(fā)明的范圍及主旨，并且包含于權(quán)利要求書所記載的發(fā)明及其等價(jià)范圍。