本發(fā)明的實(shí)施例是有關(guān)于一種半導(dǎo)體裝置及制作此半導(dǎo)體裝置的方法。

背景技術(shù)：

制作集成電路的工藝大體而言可分類為沉積、圖案化及摻雜。經(jīng)由使用此些不同的工藝所制作的具有多個(gè)元件的多種復(fù)雜結(jié)構(gòu)，而可以制作出一個(gè)半導(dǎo)體裝置。

光刻工藝是形成一基板上的三維圖案化以形成基板上的圖案?？蛇M(jìn)行多個(gè)光刻工藝結(jié)構(gòu)刻蝕和/或研磨拋光以制作出最終的半導(dǎo)體裝置。

光刻工藝(photolithography)或光學(xué)光刻工藝(optical lithography)包括使用光敏感性高分子或光刻膠曝光并顯影以形成基板上的三維圖案化?；灞还饪棠z覆蓋的部分會(huì)受到保護(hù)而不受到后續(xù)的刻蝕、離子摻雜或其他特定工藝的影響。

光刻的工藝一般可包括以下步驟：準(zhǔn)備基板、提供光刻膠、預(yù)烘烤(prebaking)、曝光、曝光后的烘烤、顯影、后烘烤(post-baking)。光刻膠可以經(jīng)由任意數(shù)目的工藝施加于基板上。一般來說，使光刻膠橫跨基板具有均勻的厚度是重要的。選擇性地，可以在施加光刻膠層之前，施加一層底抗反射涂布層(bottom anti reflectivity coating，BARC)于基板上。典型地，可以在施加光刻膠之前施加黏著促進(jìn)劑于基板上。

光顯影之后的前提是正型光刻膠在正型顯影劑中、且通過被光刻膠暴露于光線中的特定區(qū)域中的溶解度的改變，此光線是可見光、或更常見為紫外光、或其他類型的發(fā)光(radiation)。曝光的區(qū)域可以經(jīng)由例如是掩模(mask)的使用來控制。

申請(qǐng)人已指出傳統(tǒng)存儲(chǔ)裝置的制作方法及以其方法制作的存儲(chǔ)裝置的缺陷與問題。舉例而言，在傳統(tǒng)的制造方法中，陣列與周邊區(qū)必須經(jīng)由 分開的圖案化步驟而分開制作。如此的工藝既耗時(shí)且成本高。

經(jīng)由應(yīng)用于此的努力、獨(dú)創(chuàng)性及創(chuàng)新，以上指出的問題已經(jīng)經(jīng)由本發(fā)明以下所述的多個(gè)實(shí)施例所包括的方法所解決。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例是提供用于制造存儲(chǔ)裝置的半導(dǎo)體裝置的制造方法、及應(yīng)用此些方法制作而成的半導(dǎo)體裝置。

本發(fā)明是提供半導(dǎo)體裝置的制造方法，可降低成本及提高效率。一些特定實(shí)施例中，半導(dǎo)體裝置的陣列區(qū)和周邊區(qū)的圖案化工藝可以合并，如此可以使用一個(gè)裝置來圖案化此兩個(gè)區(qū)域。本發(fā)明的發(fā)明人是設(shè)計(jì)一種用于半導(dǎo)體裝置的布局(1ayout)，可以整合陣列和周邊的圖案化。經(jīng)由整合陣列區(qū)和周邊區(qū)的圖案化工藝，成本可以降低，且制備適合的半導(dǎo)體裝置的效率可以提升。

本發(fā)明的一些特定實(shí)施例中，是提供一種半導(dǎo)體裝置。半導(dǎo)體裝置包括一基板；一第一字線墊(word line pad)，形成于基板上；以及一第二字線墊，形成于基板上。其中一間距位于第一字線墊和第二字線墊之間，間距包括一第一間距寬度和一第二間距寬度，第一間距寬度是以a表示，第二間距寬度是以b表示，其中a小于b。一些特定實(shí)施例中，第二間距寬度b相較于第一間距寬度a位于距離一字線較近處，且其中字線連接至第一字線墊或第二字線墊。一些實(shí)施例中，第二間距寬度b為約1.5～3.0倍的第一間距寬度a，例如是約1.5倍的該第一間距寬度a，或是約3.0倍的該第一間距寬度a。一些實(shí)施例中，位于第一字線墊和第二字線墊之間的間距可包括一半圓。

一些實(shí)施例中，半導(dǎo)體裝置可包括一第一字線墊以及一第二字線墊，第一字線墊包括一第一墊寬(pad width)及一第二墊寬，第一墊寬與一字線相鄰，第二墊寬相對(duì)于字線，第一墊寬不等同于第二墊寬，且字線連接至第一字線墊。一些特定實(shí)施例中，半導(dǎo)體裝置可包括一第二字線墊，第二字線墊包括一第一寬度和一第二寬度，其中第二字線墊的第一寬度與字線相鄰，第二字線墊的第二寬度相對(duì)于字線，第二字線墊的第一寬度小于第二字線墊的第二寬度。一些特定實(shí)施例中，第一字線墊為第二字線墊的一 鏡像(mirror image)。

本發(fā)明的一方面亦提供一種半導(dǎo)體裝置的制造方法，包括：提供一基板；沿基板形成一膜疊層(film stack)；以及刻蝕膜疊層以形成一第一字線墊和一第二字線墊，其中一間距位于第一字線墊和第二字線墊之間，間距包括一第一間距寬度和一第二間距寬度，第一間距寬度是以a表示，第二間距寬度是以b表示，其中a小于b。一些實(shí)施例中，第二間距寬度b相較于第一間距寬度a位于距離一字線較近處，且其中字線連接至第一字線墊或第二字線墊。一些特定實(shí)施例中，第二間距寬度b為約1.5～3.0倍的第一間距寬度a，例如是約1.5倍的該第一間距寬度a，或是約3.0倍的該第一間距寬度a。一些實(shí)施例中，位于第一字線墊和第二字線墊之間的間距可包括一半圓。

本發(fā)明的一些特定實(shí)施例中，刻蝕膜疊層的步驟包括：刻蝕第一字線墊，其中第一字線墊具有一第一墊寬(pad width)及一第二墊寬，第一墊寬與一字線相鄰，第二墊寬相對(duì)于字線，第一墊寬不等同于第二墊寬。本發(fā)明的一實(shí)施例中，半導(dǎo)體裝置的制造方法形成的第二字線墊包括一寬度寬及一第二寬度，第二字線墊的第一寬度與一字線相鄰，第二字線墊的第二寬度相對(duì)于字線，第二字線墊的第一寬度小于第二字線墊的第二寬度。

一些實(shí)施例中，半導(dǎo)體裝置的制造方法更包括沿膜疊層形成一第一硬掩模層；沿第一硬掩模層形成一第二硬掩模層；沿第二硬掩模層形成一芯部層；圖案化芯部層以形成一圖案化芯部層；沿圖案化芯部層的多個(gè)側(cè)壁形成多個(gè)間隔物；刻蝕第二硬掩模層；移除圖案化芯部層；移除第二硬掩模層的多個(gè)部分；以及刻蝕第一硬掩模層。一些實(shí)施例中，移除第二硬掩模層的此些部分包括移除沿膜疊層的一墊圖案(pad pattern)中的一半圓(semicircle)中的第二硬掩模層。一些實(shí)施例中，沿膜疊層的墊圖案中的半圓具有一半徑為約200～300納米。更進(jìn)一步，一些實(shí)施例中，圖案化芯部層以形成圖案化芯部層包括：形成一墊圖案和一字線圖案，其中墊圖案的一寬度為大于約600納米，字線圖案的一寬度為約10～30納米。

上述摘要僅用來整理本發(fā)明中的一些實(shí)施例，以用來提供對(duì)于本發(fā)明的一些方面的基本的了解。因此，以上所列的實(shí)施例僅用于示例，并非用以限定本發(fā)明的精神和范圍。在本發(fā)明的精神和范圍內(nèi)，更可包含多種可 能的實(shí)施例的更動(dòng)與潤(rùn)飾，且除了上述摘要之外，更于下文中敘述其他的一些可能實(shí)施例。

下文是配合所附圖式對(duì)本發(fā)明作詳細(xì)說明如下，需注意圖式上的尺寸比例并非按照實(shí)際產(chǎn)品等比例繪制。

附圖說明

圖1A～圖1C繪示根據(jù)本發(fā)明的一些實(shí)施例的一種半導(dǎo)體裝置的一些部分的示意圖，其中此半導(dǎo)體裝置包括一預(yù)定的電路布局。

圖2A～圖2C繪示根據(jù)本發(fā)明的一些實(shí)施例施加一光刻膠后的一種半導(dǎo)體裝置的示意圖。

圖3A～圖3C繪示根據(jù)本發(fā)明的一些實(shí)施例刻蝕一芯部材料以形成基板上的一圖案后的一種半導(dǎo)體裝置的示意圖。

圖4A～圖4C繪示根據(jù)本發(fā)明的一些實(shí)施例沿裝置中的圖案化芯部層的側(cè)壁形成間隔物后的一種半導(dǎo)體裝置的示意圖。

圖5A～圖5B繪示根據(jù)本發(fā)明的一些實(shí)施例刻蝕第二硬掩模層后的一種半導(dǎo)體裝置的示意圖。

圖6A～圖6B繪示根據(jù)本發(fā)明的一些實(shí)施例自半導(dǎo)體裝置移除芯部材料后的一種半導(dǎo)體裝置的示意圖。

圖7A～圖7C繪示根據(jù)本發(fā)明的一些實(shí)施例移除第一硬掩模層的特定區(qū)域后的一種半導(dǎo)體裝置的示意圖。

圖7D是根據(jù)本發(fā)明的一些實(shí)施例移除第二硬掩模層的一些部分后的一種半導(dǎo)體裝置的陣列和周邊區(qū)的外型輪廓。

圖8A～圖8C繪示根據(jù)本發(fā)明的一些實(shí)施例刻蝕第一硬掩模層后的一種半導(dǎo)體裝置的示意圖。

圖9A～圖9B繪示根據(jù)本發(fā)明的一些實(shí)施例刻蝕膜疊層后的一種半導(dǎo)體裝置的示意圖。

圖10A～圖10C繪示根據(jù)本發(fā)明的一些實(shí)施施加一光刻膠于圖案化的膜疊層之上后的一種半導(dǎo)體裝置的示意圖。

圖11A～圖11B繪示根據(jù)本發(fā)明的一些實(shí)施例進(jìn)行刻蝕以形成相鄰的字線墊后的一種半導(dǎo)體裝置的示意圖。

圖12繪示根據(jù)本發(fā)明的一些實(shí)施例在字線墊中形成一半圓或一鐘擺形區(qū)域的示意圖。

圖13A～圖13B繪示根據(jù)本發(fā)明的一些實(shí)施例的半導(dǎo)體裝置的制造方法的細(xì)部流程圖。

【符號(hào)說明】

110：基板

120：膜疊層

130：第一硬掩模層

140：第二硬掩模層

150：芯部材料

160、PR：光刻膠

170：間隔物

210：墊

220：字線

230：晶體管

310：字線墊

410～490、500～570：步驟

a、b、D1、D2：寬度

A：距離

D3：厚度

R：半徑

X1、Y1、Y2：軸線

具體實(shí)施方式

以下是提出本發(fā)明的多個(gè)實(shí)施例并搭配圖式進(jìn)行詳細(xì)說明，然上述實(shí)施例并非本發(fā)明可呈現(xiàn)的所有實(shí)施例。實(shí)際上，本發(fā)明的多種實(shí)施例可以多種形式實(shí)施，本發(fā)明欲保護(hù)的范圍并非限縮于本文所述的實(shí)施例的態(tài)樣。本文所述的實(shí)施例是用以滿足揭露內(nèi)容的法律規(guī)定。

本文發(fā)明內(nèi)容及權(quán)利要求范圍所述的單數(shù)量值「一」和「該」的含意亦包括多個(gè)，除非明確指出只能是單一個(gè)。舉例而言，「一柵極結(jié)構(gòu)」的 含意包括多個(gè)此柵極結(jié)構(gòu)。

除非特別指出，否則本文發(fā)明內(nèi)容及權(quán)利要求范圍所述的所有用來表示成分的量、反應(yīng)條件...等的數(shù)字均可以經(jīng)由「約」的用語而調(diào)整。因此，除非特別相對(duì)地指明，否則本文發(fā)明內(nèi)容及權(quán)利要求范圍所述的數(shù)值參數(shù)均為概略值、且可以根據(jù)本揭露標(biāo)的所欲達(dá)到的特性而調(diào)整改變。

本文所述的用語「約」，是指一個(gè)數(shù)值或質(zhì)量、重量、時(shí)間、體積、濃度或百分比的一個(gè)數(shù)量可包括一個(gè)從指定的數(shù)值可變異的范圍，而此可變異的范圍是適合于實(shí)施本揭露方法。一些實(shí)施例中，此可變異范圍可以是±20％。一些實(shí)施例中，此可變異范圍可以是±10％。一些實(shí)施例中，此可變異范圍可以是±5％。一些實(shí)施例中，此可變異范圍可以是±1％。一些實(shí)施例中，此可變異范圍可以是±0.5％。一些實(shí)施例中，此可變異范圍可以是±0.1％。

雖然本文是使用特定的用語，然此些用語是以共通性且敘述性方式采用，而非用以限制本發(fā)明。所有的用于本文的用語，包括技術(shù)性或科學(xué)性用語，除非于本文中另有特定定義，均具有本發(fā)明所述技術(shù)領(lǐng)域具有通常知識(shí)者所共同理解的含意。更進(jìn)一步，于一般常用字典中具有定義的用語，均是詮釋為具有本發(fā)明所述技術(shù)領(lǐng)域具有通常知識(shí)者所共同理解的含意。更進(jìn)一步，于一般常用字典中具有定義的用語，其含意均是詮釋為與相關(guān)技術(shù)領(lǐng)域及本揭露內(nèi)容所載文字內(nèi)容所具有的含意相同。此些通用的用語，除非本揭露內(nèi)容明確定義為其他含意，否則不會(huì)被解釋為理想化的或過度正式的含意。

在半導(dǎo)體業(yè)界，降低制作半導(dǎo)體裝置的成本的需求仍持續(xù)性地增高，例如是非易失性存儲(chǔ)裝置。市場(chǎng)需求更小且更便宜的裝置。在制作傳統(tǒng)的半導(dǎo)體裝置時(shí)，陣列及周邊區(qū)是以分開的掩模進(jìn)行圖案化。分別的多個(gè)工藝步驟增加工藝的復(fù)雜度及成本。

在相關(guān)領(lǐng)域中仍持續(xù)需要替代的存儲(chǔ)裝置結(jié)構(gòu)及其制作方法以容許成本及復(fù)雜度的降低。

本發(fā)明的發(fā)明人已發(fā)現(xiàn)可以經(jīng)由形成本文所述的裝置的布局，陣列及周邊區(qū)的圖案化便可以整合。如此制作的半導(dǎo)體裝置的成本可降低且效率可提升。采用本文所述的工藝步驟，陣列及周邊區(qū)的圖案化可以結(jié)合并且 提供一個(gè)適合的半導(dǎo)體裝置。

非易失存儲(chǔ)器是指即使電力供應(yīng)自存儲(chǔ)器移除、仍可以儲(chǔ)存信息的半導(dǎo)體裝置。非易失存儲(chǔ)器包括但不限定掩模只讀存儲(chǔ)器(Mask Read-Only Memory)、可編程只讀存儲(chǔ)器(Programmable Read-Only Memory)、可擦除可編程只讀存儲(chǔ)器(Erasable Programmable Read-Only Memory)、電性可擦除可編程只讀存儲(chǔ)器(Electrically Erasable Programmable Read-Only Memory)、以及閃存(Flash Memory)，例如是NAND裝置和NOR裝置。

本文所述的「陣列圖案(array pattern)」是指在半導(dǎo)體裝置的中心區(qū)(central region)或陣列區(qū)(array region)中形成的圖案。在一個(gè)完全形成的集成電路中，「陣列區(qū)」是典型地高密度地分布有多個(gè)導(dǎo)線和多個(gè)可能包括晶體管和電容的電子裝置。電子裝置可形成多個(gè)存儲(chǔ)單元、此些存儲(chǔ)單元典型地配置成一個(gè)格狀圖案于多個(gè)字線和多個(gè)位線的多個(gè)交叉點(diǎn)。

本文所述的「周邊圖案(“periphery pattern”or“peripheral pattern”)」是指在半導(dǎo)體裝置的周邊區(qū)中形成的圖案。「周邊區(qū)(periphery region)」是環(huán)繞陣列區(qū)的區(qū)域。周邊區(qū)典型地包括多個(gè)元件，此些元件支持例如是陣列區(qū)中的存儲(chǔ)單元的操作。

本文所述的「間距(space)」是指裝置中缺了一個(gè)層或多個(gè)層而形成于裝置的剖面中的一個(gè)缺口(void)。舉例而言，圖1A中，多個(gè)間距形成于多個(gè)字線和多個(gè)墊之間。

本文所述的「墊圖案(pad pattern)」是指形成于半導(dǎo)體裝置上用以設(shè)置一個(gè)或多個(gè)墊的圖案。當(dāng)后續(xù)的步驟進(jìn)行后，一個(gè)或多個(gè)墊可以形成于墊圖案中。本文所述的「字線圖案」是指形成于半導(dǎo)體裝置上用以設(shè)置一個(gè)或多個(gè)字線的圖案。當(dāng)后續(xù)的步驟進(jìn)行后，一個(gè)或多個(gè)字線可以形成于字線圖案中。

本文所述的「邊界區(qū)域(boundary area)」是指環(huán)繞一個(gè)字線和一個(gè)墊的連接點(diǎn)(connection point)的區(qū)域?！高B接點(diǎn)」是指一個(gè)字線與一個(gè)墊接觸的位置。連接至字線墊的字線是指「連接字線(connecting word line)」。本發(fā)明的發(fā)明人已發(fā)現(xiàn)于一些實(shí)施例中，經(jīng)由形成墊和連接字線的特定布局，陣列和周邊區(qū)的圖案化可以整合。當(dāng)形成此布局，可以刻蝕邊界區(qū)域使得進(jìn)一步的工藝更容易。邊界區(qū)域的刻蝕可以在各別的字線或墊形成之前進(jìn) 行，以使得字線和或墊可以形成。刻蝕邊界區(qū)域可以產(chǎn)生一個(gè)圖案，例如是一個(gè)半圓或鐘擺形(pendulum)，而可以在后續(xù)用于圖案化半導(dǎo)體裝置的欲得到的最終結(jié)構(gòu)或布局。在圖1A～圖1C中的相鄰的墊之間的區(qū)域可以見到鐘擺形。

圖1A～圖1C繪示根據(jù)本發(fā)明的一些實(shí)施例的一種半導(dǎo)體裝置的一些部分的示意圖，其中此半導(dǎo)體裝置包括一預(yù)定的電路布局。圖1A是半導(dǎo)體裝置在陣列區(qū)和周邊區(qū)的剖面圖。陣列的剖面是由Y1軸線表示，周邊的剖面是由X1軸線表示。陣列和周邊區(qū)的連接處是由Y2軸線表示。X1軸線跨過兩個(gè)相鄰的墊。如圖1A所示的剖面中尚標(biāo)示出選擇柵極(select gate)、字線(word line，WL)、字線墊連接處(word line pad connection，WL PAD)以及字線墊(word line pad，WL PAD)。半導(dǎo)體裝置的各個(gè)剖面的位置的示意圖如圖1B所示，圖1C是兩個(gè)相鄰字線墊的放大圖。

如圖1A所示，本實(shí)施例的半導(dǎo)體裝置包括一基板110和一膜疊層120。膜疊層120已經(jīng)刻蝕以形成預(yù)定的元件于半導(dǎo)體裝置的各個(gè)陣列和周邊區(qū)中。一些實(shí)施例中，膜疊層可包括一氧化物硬掩模、一控制柵極、一多晶硅間介電層(interpoly dielectric layer)、一浮接?xùn)艠O以及一隧穿氧化層。膜疊層可包括以任何適合順序配置的任何適合的膜層。舉例而言，一些實(shí)施例中，膜疊層可包括多種膜層作為埋擴(kuò)散氧化層(buried diffusion oxide layer)、隧穿氧化層、浮接?xùn)艠O、控制柵極、高密度等離子體或上述任意組合。一些實(shí)施例中，一淺溝道隔離(shallow trench isolation，STI)結(jié)構(gòu)可以形成于基板中。一般而言，淺溝道隔離(STI)是以多個(gè)側(cè)壁和一個(gè)底部來定義且包括介電材料，例如是氧化硅(SiO₂)、氮化硅(Si₃N₄)、氮氧化硅(SiO_xN_y)或上述的任意組合。

基板可以包括任何下伏(underlying)材料或一裝置、一電路、一外延層、或一半導(dǎo)體可形成于其上的材料。一般而言，一個(gè)基板可以用來定義一個(gè)半導(dǎo)體裝置的一個(gè)或多個(gè)下伏層、或者可形成一個(gè)半導(dǎo)體裝置的基底層?；蹇砂ü?、摻雜硅、鍺、硅化鍺、半導(dǎo)體化合物、或任何半導(dǎo)體材料、或上述的任意組合，但不限于此。

膜疊層的多個(gè)介電層可以包括任何適合的介電材料，例如是氧化硅(SiO₂)、氮化硅(Si₃N₄)、氮氧化硅(SiO_xN_y)或上述的任意組合。舉例而言， 氧化物硬掩模、多晶硅間介電層和隧穿氧化層可包括氧化硅(SiO₂)、氮化硅(Si₃N₄)、氮氧化硅(SiO_xN_y)或上述的任意組合。一些特定實(shí)施例中，一個(gè)或多個(gè)介電層可包括一氧氮氧(ONO)層。一個(gè)或多個(gè)介電層可以經(jīng)由任何適合的沉積工藝形成，例如是化學(xué)氣相沉積(CVD)或旋涂介電工藝(spin-on dielectric processing)。一些特定實(shí)施例中，一個(gè)或多個(gè)介電層可以成長(zhǎng)于基板上。

一些實(shí)施例中，多個(gè)導(dǎo)電層可包括多晶硅。舉例而言，控制柵極和浮接?xùn)艠O可包括多晶硅。一個(gè)或多個(gè)導(dǎo)電層可以經(jīng)由任何適合的工藝形成，例如是化學(xué)氣相沉積(CVD)或旋涂工藝(spin coating)。

如圖1B所示的實(shí)施例中，半導(dǎo)體裝置包括多個(gè)墊210、多個(gè)字線220以及多個(gè)晶體管230。圖1C是兩個(gè)相鄰字線墊310的放大圖。

如圖1C所示，兩個(gè)相鄰的字線墊310之間可具有一間距。本發(fā)明的一些特定實(shí)施例中，例如如圖1C所示，相鄰的墊之間的間距可具有一個(gè)以a表示的寬度。舉例而言，圖1C繪示寬度a的一個(gè)實(shí)施例。一些特定實(shí)施例中，相鄰的墊之間的間距亦可具有一個(gè)以b表示的寬度。舉例而言，圖1C繪示寬度b的一個(gè)實(shí)施例。一些實(shí)施例中，一個(gè)字線墊可以具有一第一寬度和一第二寬度，第一寬度相對(duì)于一連接字線，第二寬度相鄰于此連接字線。舉例而言，如圖1C所示，第一寬度相對(duì)于連接字線且以a表示，第二寬度相鄰于連接字線且以b表示。一些特定實(shí)施例中，相對(duì)于字線的第一寬度可以小于相鄰于字線的第二寬度。一些實(shí)施例中，相鄰于字線的第二寬度可以是大約1.5～3.0倍大于相對(duì)于字線的第一寬度。舉例而言，第二寬度可以是大約1.6、1.7、1.8、1.9、2.0、2.1、2.2、2.3、2.4、2.5、2.6、2.7、2.8或2.9倍大于相對(duì)于字線的第一寬度。

如圖1A～圖1C所示，相鄰的墊之間的間距具有兩個(gè)寬度，一個(gè)寬度a和一個(gè)寬度b，其中寬度b等同于1.5～3.0倍的寬度a。本發(fā)明的一些實(shí)施例中，超過一組的墊之間有具有兩個(gè)寬度的間距，其中相對(duì)于連接字線的第一寬度小于相鄰于連接字線的第二寬度。舉例而言，多個(gè)相鄰的墊可具有以上所述的具有兩個(gè)寬度的間距，且其中一個(gè)寬度小于第二個(gè)寬度。此些多個(gè)相鄰的墊之間可有具有兩個(gè)寬度的間距，且其中相鄰于連接字線的第二寬度大約是1.5～3.0倍的相對(duì)于連接字線的第一寬度。如圖1A～圖 1C所示，相鄰的字線墊可以彼此互為鏡像(mirror images)。也就是說，沿著兩個(gè)墊之間的軸線，此兩個(gè)墊互為彼此的鏡像或反射，此兩個(gè)墊的尺寸可以是相同的。舉例而言，形成于兩個(gè)墊之間的間距可以具有鐘擺形的形狀而使得相鄰的墊互為鏡像。一些實(shí)施例中，橫跨Y2軸線的字線墊為鏡像。圖1B繪示橫跨Y2軸線的字線墊為鏡像的實(shí)施例。

本發(fā)明的一些特定實(shí)施例中，一個(gè)半導(dǎo)體裝置可以由一個(gè)包括一基板和一膜疊層的結(jié)構(gòu)所形成。如圖2A～圖2C所示的實(shí)施例中，此結(jié)構(gòu)包括一硅基板110、一字線膜疊層120、一第一硬掩模層130、一第二硬掩模層140和一進(jìn)階圖案化膜芯部材料(advanced patterning film(APF)core material)150。圖2A～圖2C提供各個(gè)層的特定材料類型，然而本發(fā)明并非限于此，而可以使用任何適合的材料。舉例而言，基板可以包括如前所述的材料(例如硅、硅、摻雜硅、鍺、硅化鍺、半導(dǎo)體化合物、或任何半導(dǎo)體材料)。膜疊層可以是最終結(jié)構(gòu)所需的任何膜疊層且可以經(jīng)由任何適合的工藝沿著基板形成。膜疊層的例子已如上所述。

一些特定實(shí)施例中，一個(gè)或多個(gè)硬掩模層可以形成于膜疊層上。此一個(gè)或多個(gè)硬掩模層可以由任何適合的材料組成以允許自對(duì)準(zhǔn)圖案化(self-aligned patterning)。舉例而言，硬掩模層可以由氮化硅、多晶硅、其他硬掩模層、或上述的任意組合所組成。如圖2A～圖2C所示的實(shí)施例繪示兩個(gè)硬掩模層，第一硬掩模層130和第二硬掩模層140。此實(shí)施例中，第一硬掩模層130包括多晶硅，第二硬掩模層140包括氮化硅。硬掩模層可以經(jīng)由任何適合的工藝形成。

一些實(shí)施例中，一第一芯部材料可以形成于此一個(gè)或多個(gè)硬掩模層上。芯部材料可以是任何適合用來圖案化的材料，例如是APF、多晶硅、任何適合用來自對(duì)準(zhǔn)二重圖案化的材料、或上述的任意組合。

圖2A繪示半導(dǎo)體裝置于陣列和周邊區(qū)的剖面示意圖。陣列的剖面是由Y1軸線表示，周邊的剖面是由X1軸線表示，陣列和周邊區(qū)的連接處是由Y2軸線表示，X1軸線跨過一墊圖案。如圖2A所示的剖面中尚標(biāo)示出選擇柵極(select gate)、字線(word line，WL)、字線墊連接處(word line pad connection，WL PAD)以及字線墊(word line pad，WL PAD)。半導(dǎo)體裝置的各個(gè)剖面的位置的示意圖如圖2B所示，圖2C可形成是相鄰字線墊的位置 的放大圖。

圖2A～圖2C繪示根據(jù)本發(fā)明的一些實(shí)施例施加一光刻膠后的一種半導(dǎo)體裝置的示意圖。此光刻膠可以是任何可圖案化下伏芯部材料的適合的光刻膠。一些特定實(shí)施例中，可以形成一圖案化芯部層。一些實(shí)施例中，為了形成圖案化芯部層，可以施加一光刻膠至裝置并搭配一單一掩模而在陣列和周邊區(qū)中的芯部材料上方形成一圖案。如圖2A所示，一些特定實(shí)施例中，可以施加光刻膠160(PR)以形成芯部材料之上的一圖案。一些特定實(shí)施例中，可以施加光刻膠以形成至少一個(gè)具有特定尺寸的墊圖案，例如是如圖2C所示。舉例而言，一些特定實(shí)施例中，可以使一墊圖案連接至墊圖案中間的一字線圖案。一些實(shí)施例中，字線圖案可以連接至墊圖案上與兩個(gè)邊緣的距離相等的墊圖案的一點(diǎn)。舉例而言，圖2C繪示字線圖案連接至墊圖案并連接于墊圖案的中間，使得此連接點(diǎn)至任一邊緣的距離A均相等(A＝A)。

一些特定實(shí)施例中，可形成具有特定尺寸的一字線。一些實(shí)施例中，字線圖案可具有一寬度D1。舉例而言，字線圖案可具有一寬度約為5～50納米，例如是約10～40納米，或是約10～30納米。圖2C是呈現(xiàn)字線圖案具有大約為10～300納米的一寬度D1的一實(shí)施例。

一些實(shí)施例中，可形成具有一特定寬度的一個(gè)墊。舉例而言，墊圖案可以具有一寬度D2大于約200納米，例如是大于約400納米，或是大于約600納米。圖2C是呈現(xiàn)墊圖案具有大于約600納米的一寬度D2的一實(shí)施例。

可以使用此光刻膠刻蝕裝置。圖3A～圖3C繪示根據(jù)本發(fā)明的一些實(shí)施例刻蝕裝置中的一圖案化芯部層后的一種半導(dǎo)體裝置的示意圖。圖3A繪示半導(dǎo)體裝置的陣列和周邊區(qū)的剖面示意圖。陣列的剖面是由Y1軸線表示，周邊的剖面是由X1軸線表示，陣列和周邊區(qū)的連接處是由Y2軸線表示，X1軸線跨過一墊圖案。如圖3A所示的剖面中尚標(biāo)示出選擇柵極(select gate)、字線(word line，WL)、字線墊連接處(word line pad connection，WL PAD)以及字線墊(word line pad，WL PAD)。半導(dǎo)體裝置的各個(gè)剖面的位置的示意圖如圖3B所示，圖3C是可形成相鄰字線墊的位置的放大圖。

圖3A～圖3C繪示刻蝕芯部材料以提供一圖案于基板上。光刻膠可以 保護(hù)芯部材料的特定預(yù)定區(qū)域不受到刻蝕的影響，例如是形成一圖案的刻蝕。可以使用任何適合的工藝刻蝕采用的芯部材料，并且可以經(jīng)由任何已知的工藝移除光刻膠，以留下具有預(yù)定圖案的芯部材料。如圖3A～圖3C所示的實(shí)施例中，芯部材料150留在下伏(underlying)的硬掩模層少而形成至少一個(gè)墊圖案，且此墊圖案具有大于大約600納米的一寬度，并具有寬度約為10～30納米的一連接字線圖案。墊圖案的寬度可以是大于約200納米，大于約400納米，或是大于約600納米。連接字線圖案的寬度可以是大約5～500納米，例如是大約10～40納米，或是大約10～30納米。

一些實(shí)施例中，可以沿圖案化芯部層的多個(gè)側(cè)壁形成多個(gè)間隔物。圖4A～圖4C繪示根據(jù)本發(fā)明的一些實(shí)施例沿裝置中的圖案化芯部層(150)的側(cè)壁形成間隔物170后的一種半導(dǎo)體裝置的示意圖。圖4A繪示半導(dǎo)體裝置于陣列和周邊區(qū)的剖面示意圖。陣列的剖面是由Y1軸線表示，周邊的剖面是由X1軸線表示，陣列和周邊區(qū)的連接處是由Y2軸線表示，X1軸線跨過一墊圖案。如圖4A所示的剖面中尚標(biāo)示出選擇柵極(select gate)、字線(word line，WL)、字線墊連接處(word line pad connection，WL PAD)以及字線墊(word line pad，WL PAD)。半導(dǎo)體裝置的各個(gè)剖面的位置的示意圖如圖4B所示，圖4C是可形成相鄰字線墊的位置的放大圖。

一些特定實(shí)施例中，間隔物的材料可以沉積于或形成于半導(dǎo)體裝置上。間隔物的材料可以沿著半導(dǎo)體裝置的表面沉積、且經(jīng)過一部分刻蝕后形成間隔物，例如是如圖4A所示的間隔物170，間隔物沿著圖案化芯部材料的側(cè)壁沉積，例如是如圖4A所示的圖案化芯部材料150。間隔物之間可以形成溝道或開口區(qū)。

一些特定實(shí)施例中，間隔物的材料可包括任何可以在自對(duì)準(zhǔn)圖案化(self-aligned patterning)工藝中形成間隔物的適合的材料。舉例而言，一些實(shí)施例中，低溫氧化物可以沉積于裝置上、并且被刻蝕以沿著圖案化芯部的側(cè)壁形成間隔物。在如圖4A～圖4C所示的實(shí)施例中，間隔物170包括低溫氧化物。一些特定實(shí)施例中，間隔物可以形成以具有一預(yù)定厚度，此厚度可以表示為如圖4C所示的D3。間隔物的材料可以具有任何適合的厚度，例如是5～50納米，10～40納米，或約10～30納米寬。如圖4C所示，一些特定實(shí)施例中，間隔物的材料可形成間隔物，間隔物沿著圖案化芯部 材料可具有寬度約10～30納米。

一些實(shí)施例中，可以沿裝置移除一第二硬掩模層。圖5A～圖5B繪示刻蝕第二硬掩模層140后的一種半導(dǎo)體裝置的示意圖。圖5A繪示半導(dǎo)體裝置于預(yù)定的陣列和周邊區(qū)的剖面示意圖。陣列的剖面是由Y1軸線表示，周邊的剖面是由X1軸線表示，陣列和周邊區(qū)的連接處是由Y2軸線表示，X1軸線跨過一墊圖案。如圖5A所示的剖面中尚標(biāo)示出選擇柵極(select gate)、字線(word line，WL)、字線墊連接處(word line pad connection，WL PAD)以及字線墊(word line pad，WL PAD)。半導(dǎo)體裝置的各個(gè)剖面的位置的示意圖如圖5B所示。

本發(fā)明的一些特定實(shí)施例中，可以沿著未覆蓋的區(qū)域刻蝕第二硬掩模層，也就是指未被間隔物和芯部材料所覆蓋的區(qū)域。在如圖5A～圖5B所示的實(shí)施例中，第二硬掩模層140包括氮化硅，且第二硬掩模層140未被間隔物170和APF芯部材料150所覆蓋的區(qū)域是被刻蝕。可以經(jīng)由任何適合的工藝刻蝕或移除硬掩模層，只要可以移除第二硬掩模層時(shí)能讓第一硬掩模層仍留在基板上。

一些實(shí)施例中，可以經(jīng)由刻蝕一第二硬掩模層將圖案化芯部層從半導(dǎo)體裝置移除。圖6A～圖6B繪示根據(jù)本發(fā)明的一些實(shí)施例將圖案化芯部層從半導(dǎo)體裝置移除后的一種半導(dǎo)體裝置的示意圖。圖6A繪示半導(dǎo)體裝置于預(yù)定的陣列和周邊區(qū)的剖面示意圖。陣列的剖面是由Y1軸線表示，周邊的剖面是由X1軸線表示，陣列和周邊區(qū)的連接處是由Y2軸線表示，X1軸線跨過一墊圖案。如圖6A所示的剖面中尚標(biāo)示出選擇柵極(select gate)、字線(word line，WL)、字線墊連接處(word line pad connection，WL PAD)以及字線墊(word line pad，WL PAD)。半導(dǎo)體裝置的各個(gè)剖面的位置的示意圖如圖6B所示。

可以使用任何適合的工藝移除圖案化芯部層，例如是干式或濕式剝除，而留下沿基板設(shè)置的間隔物。如圖6A所示，芯部材料150的移除提供了間隔物170之間及第二硬掩模層140之上的開放空間。

本發(fā)明的一些特定實(shí)施例中，可以移除第二硬掩模層的一些部分。圖7A～圖7C繪示根據(jù)本發(fā)明的一些實(shí)施例移除第二硬掩模層的一些部分后的一種半導(dǎo)體裝置的示意圖。圖7A繪示半導(dǎo)體裝置于預(yù)定的陣列和周邊 區(qū)的剖面示意圖。陣列的剖面是由Y1軸線表示，周邊的剖面是由X1軸線表示，陣列和周邊區(qū)的連接處是由Y2軸線表示，X1軸線跨過一墊圖案。如圖7A所示的剖面中尚標(biāo)示出選擇柵極(select gate)、字線(word line，WL)、字線墊連接處(word line pad connection，WL PAD)以及字線墊(word line pad，WL PAD)。半導(dǎo)體裝置的各個(gè)剖面的位置的示意圖如圖7B所示，圖7C是可形成相鄰的墊的位置的放大圖。

一些特定實(shí)施例中，第二硬掩模層的僅部分區(qū)域可以被刻蝕。一些特定實(shí)施例中，移除第二硬掩模層的多個(gè)部分之前，可以負(fù)載(load)一聚合物至裝置上。在一些特定區(qū)域中，例如是小而窄的區(qū)域，則負(fù)載較少的聚合物；而在其他區(qū)域中，例如是大而開放的區(qū)域，則堆積較多聚合物于其中。后續(xù)的刻蝕步驟可以移除位于具有較少聚合物的區(qū)域中的硬掩模層材料，而留下具有較多聚合物的區(qū)域中的硬掩模層材料。舉例而言，如圖7A～圖7C所示，間隔物170之間的窄間距中的第二硬掩模材料(140)可以被移除(如圖7A所示的于Y1軸線的剖面的「字線」區(qū)域)，而間隔物170之間的較寬區(qū)域中的第二硬掩模材料(140)可以被留下(如圖7A所示的于X1軸線的剖面的「字線墊」區(qū)域)。此種不同的移除量可以歸因?yàn)榫酆衔锏呢?fù)載效應(yīng)(loading effect)。舉例而言，一些特定實(shí)施例中，由于較多聚合物負(fù)載于較大的區(qū)域，當(dāng)位于較分散排列的間隔物之間的第二硬掩模材料可能被保留，位于較密排列的間隔物之間的第二硬掩模材料則可能被移除。當(dāng)越多聚合物負(fù)載于較分散排列的間隔物之間，例如是周邊區(qū)，則在后續(xù)的刻蝕工藝中，此些較分散排列的間隔物之間的第二硬掩模材料則可能不會(huì)被移除。當(dāng)越少聚合物負(fù)載于較密排列的間隔物之間，例如是陣列區(qū)，則在后續(xù)的刻蝕工藝中，此些較密排列的間隔物之間的第二硬掩模材料則可能會(huì)被移除。

因此，一些特定實(shí)施例中，較小區(qū)域中的第二硬掩?？赡軙?huì)被移除，而較大區(qū)域中的第一芯部材料則較不會(huì)被移除。如圖7A和圖7B所示，字線圖案中，彼此較靠近設(shè)置的間隔物170之間的第二硬掩模材料(140)是被移除。并且，如圖7A和圖7B所示，沿X1軸線的間隔物170之間的第二硬掩模材料(130)未被移除。較多聚合物沉積在間隔物之間的此大區(qū)域中以防止第二硬掩模層被刻蝕。

一些實(shí)施例中，較小或窄的區(qū)域可能與較大而開放的區(qū)域接觸。舉例而言，沿著Y2軸線，一部份的第二硬掩模層是被移除，而一部份的第二硬掩模留在基板上。Y2軸線是位于沿連接字線圖案至墊圖案的入口。不限于此，由于字線圖案的小區(qū)域和墊圖案的大區(qū)域的連接，墊圖案上的第二硬掩模層的一些部分可以被移除。如前所述，這個(gè)連接字線至墊的區(qū)域可以是指前述的邊界區(qū)域(boundary area)。

一些特定實(shí)施例中，邊界區(qū)域中的第二硬掩模層的移除可以形成一圖案。舉例而言，如圖7C所示，負(fù)載效應(yīng)可以在墊圖案中產(chǎn)生一圖案。此圖案可以是任意形狀，例如是半圓或鐘擺形，如圖7C所示。一些其他實(shí)施例中，負(fù)載效應(yīng)可視元件的結(jié)構(gòu)而產(chǎn)生一不同形狀。一些實(shí)施例中，此形狀可具有一尺寸，例如是如圖7C所示的半徑R。一些特定實(shí)施例中，此尺寸可以是約50～500納米，例如是約100～400納米，或約200～300納米。舉例而言，在于圖7C所示的實(shí)施例中，墊圖案中可形成一個(gè)半圓，此半圓具有一半徑約為200～300納米。

一些特定實(shí)施例中，可以形成一邊界圈(boundary circle)，邊界圈具有一半徑大約為200～300納米，而允許膜疊層的后續(xù)刻蝕步驟。具有較大半徑的鐘擺形，墊圖案對(duì)于后續(xù)的刻蝕可具有較大的工藝窗口。不限于此，經(jīng)由在邊界區(qū)域中制作鐘擺形或其他形狀時(shí)并提供較大的工藝窗口，后續(xù)的墊圖案中的多個(gè)各別的墊的時(shí)刻工藝則可以較容易。一些特定實(shí)施例中，可以操作第二硬掩模材料的刻蝕工藝以變化邊界區(qū)域中最終形成的圖案。當(dāng)進(jìn)行刻蝕時(shí)，可以使用多種刻蝕氣體，例如是二氟甲烷(CH2F₂)、八氟環(huán)丁烷(C₄F₈)、六氟丁二烯(C₄F₆)、全氟環(huán)戊烯(C₅F₈)、氟甲烷(CH₃F)、三氟甲烷(CHF₃)及上述的任意組合，并且采用多種氣體流速，例如是10～100sccm。經(jīng)由調(diào)整刻蝕氣體的組成和氣體流速，可以在邊界區(qū)域中形成預(yù)定的圖案，例如是具有半徑約為200～300納米的半圓。

圖7D是移除第二硬掩模層的一些部分后的一種半導(dǎo)體裝置的陣列和周邊區(qū)的外型輪廓。如圖7D所示，周邊區(qū)中的間隔物之間的區(qū)域中的第二硬掩模層并未被移除。如圖7D所示，陣列區(qū)中的間隔物之間的區(qū)域中的第二硬掩模層被移除。

一些實(shí)施例中，可以刻蝕第二硬掩模層以提供用于后續(xù)刻蝕膜疊層的 一圖案。圖8A～圖8C繪示根據(jù)本發(fā)明的一些實(shí)施例刻蝕第一硬掩模層后的一種半導(dǎo)體裝置的示意圖。圖8A繪示半導(dǎo)體裝置于預(yù)定的陣列和周邊區(qū)的剖面示意圖。陣列的剖面是由Y1軸線表示，周邊的剖面是由X1軸線表示，陣列和周邊區(qū)的連接處是由Y2軸線表示，X1軸線跨過一墊圖案。如圖8A所示的剖面中尚標(biāo)示出選擇柵極(select gate)、字線(word line，WL)、字線墊連接處(word line pad connection，WL PAD)以及字線墊(word line pad，WL PAD)。半導(dǎo)體裝置的各個(gè)剖面的位置的示意圖如圖12所示，圖12是可形成相鄰的字線墊的位置的放大圖。

如圖8A～圖8C所示，未被第二硬掩模層140所覆蓋的第一硬掩模層130的一些區(qū)域可以被移除，而留下一圖案于基板上，用于膜疊層120的后續(xù)刻蝕步驟。當(dāng)?shù)诙惭谀拥囊恍┨囟ǖ膮^(qū)域由于聚合物的負(fù)載效應(yīng)而被從墊圖案移除，經(jīng)由此移除所形成的形狀可以被轉(zhuǎn)移至第一硬掩模層之上。如圖8C所示的是一種圖案。如圖8B～圖8C圖所示的半圓的半徑大約是200～300納米。由于前一個(gè)步驟的聚合物負(fù)載效應(yīng)而形成于墊圖案上的半圓或任何其他形狀的半徑或尺寸并不限定，只要可以形成后續(xù)的膜疊層的刻蝕的工藝窗口即可。本發(fā)明的發(fā)明人已發(fā)現(xiàn)約200～300納米的半徑便足以為后續(xù)的膜疊層的刻蝕提供足夠大的工藝窗口。

一些特定實(shí)施例中，可以刻蝕膜疊層以形成裝置的預(yù)定的結(jié)構(gòu)。圖9A～圖9B繪示根據(jù)本發(fā)明的一些實(shí)施例刻蝕膜疊層后的一種半導(dǎo)體裝置的示意圖。圖9A繪示半導(dǎo)體裝置于預(yù)定的陣列和周邊區(qū)的剖面示意圖。陣列的剖面是由Y1軸線表示，周邊的剖面是由X1軸線表示，陣列和周邊區(qū)的連接處是由Y2軸線表示，X1軸線跨過一墊圖案。如圖9A所示的剖面中尚標(biāo)示出選擇柵極(select gate)、字線(word line，WL)、字線墊連接處(word line pad connection，WL PAD)以及字線墊(word line pad，WL PAD)。半導(dǎo)體裝置的各個(gè)剖面的位置的示意圖如圖9B所示。

根據(jù)由第一硬掩模層所形成的圖案，可以刻蝕膜疊層以定易陣列區(qū)和周邊區(qū)。如圖9B所示，字線和字線墊可以經(jīng)由陣列和周邊區(qū)中的刻蝕工藝而定義。

膜疊層可以經(jīng)由任何適合的工藝刻蝕以形成預(yù)定的結(jié)構(gòu)。一些特定實(shí)施例中，移除第二硬掩模層的一些部分后所形成的圖案可以被轉(zhuǎn)移至膜疊 層。舉例而言，如圖9B所示，墊圖案中形成的圖案(例如是墊圖案中形成的多個(gè)半圓)可以被轉(zhuǎn)移到膜疊層，而形成多個(gè)包括此圖案的墊。一些實(shí)施例中，例如是如圖9B所示的實(shí)施例，膜疊層可以被刻蝕以形成一個(gè)半圓于一個(gè)或多個(gè)墊中。一個(gè)或多個(gè)半圓可以具有任何適合的尺寸。舉例而言，一個(gè)或多個(gè)半圓可以具有一半徑約為50～500納米，例如是約為100～400納米，或是約為200～300納米。

一些實(shí)施例中，經(jīng)由刻蝕膜疊層而形成的多個(gè)墊可以連接至超過一個(gè)字線。也就是說，一些實(shí)施例中，單一個(gè)墊可以連接至超過一個(gè)字線。在此些實(shí)施例中，可以進(jìn)一步刻蝕墊，而使得此墊僅連接至一個(gè)字線。若一個(gè)墊連接至超過一個(gè)字線，此字線可能會(huì)短路而造成裝置的失效。一些實(shí)施例中，一光刻膠可以施加在裝置上，使得連接至多個(gè)字線的多個(gè)墊的一些部分可以暴露于后續(xù)的刻蝕步驟。此些未受到保護(hù)的部分可能被刻蝕而將多個(gè)墊分開，因而能提供一裝置，此裝置中的各個(gè)墊僅連接至單一個(gè)字線。

圖10A～圖10C繪示根據(jù)本發(fā)明的一些實(shí)施施加一光刻膠于圖案化的膜疊層之上后的一種半導(dǎo)體裝置的示意圖。圖10A繪示半導(dǎo)體裝置于預(yù)定的陣列和周邊區(qū)的剖面示意圖。陣列的剖面是由Y1軸線表示，周邊的剖面是由X1軸線表示，陣列和周邊區(qū)的連接處是由Y2軸線表示，X1軸線跨過一墊圖案。如圖10A所示的剖面中尚標(biāo)示出選擇柵極(select gate)、字線(word line，WL)、字線墊連接處(word line pad connection，WL PAD)以及字線墊(word line pad，WL PAD)。半導(dǎo)體裝置的各個(gè)剖面的位置的示意圖如圖10B所示。圖10C是可形成相鄰的字符墊的位置的放大圖。

定義陣列和周邊區(qū)之后，可需要進(jìn)一步刻蝕字元線墊以形成相鄰的多個(gè)墊?？梢允┘右粋€(gè)光刻膠于膜疊層之上已分開相鄰的多個(gè)字線墊。此光刻膠可以包括任何可以令未覆蓋的下伏區(qū)域在后續(xù)的刻蝕步驟中被移除的適合光刻膠。可以形成相鄰的多個(gè)字線墊并具有一特定定義間距。舉例而言，如圖10C所示，一光刻膠可以形成于圖案化的膜疊層之上，以形成相鄰字線墊之間的一間距具有一寬度，此寬度例如是寬度a。一些特定實(shí)施例中，較佳地可以使邊界區(qū)域中的刻蝕圖案的尺寸為1.5～3.0倍的相鄰字線間之間距(寬度a)。不限于此，經(jīng)由形成一圖案于邊界區(qū)域中、且此 圖案大約為1.5～3.0倍的相鄰字線間的距離的寬度，可以制作出足夠尺寸的工藝窗口，其是用于形成相鄰字線墊的后續(xù)刻蝕步驟的工藝窗口。此寬度可以是任何適合的寬度可用于分開墊并提供一裝置，此裝置中的各個(gè)墊僅連接至單一個(gè)字線。

圖11A～圖11B繪示根據(jù)本發(fā)明的一些實(shí)施例進(jìn)行刻蝕以形成相鄰的字線墊后的一種半導(dǎo)體裝置的示意圖。圖11A繪示半導(dǎo)體裝置于預(yù)定的陣列和周邊區(qū)的剖面示意圖。陣列的剖面是由Y1軸線表示，周邊的剖面是由X1軸線表示，陣列和周邊區(qū)的連接處是由Y2軸線表示，X1軸線跨過一墊圖案。如圖11A所示的剖面中尚標(biāo)示出選擇柵極(select gate)、字線(word line，WL)、字線墊連接處(word line pad connection，WL PAD)以及字線墊(word line pad，WL PAD)。半導(dǎo)體裝置的各個(gè)剖面的位置的示意圖如圖11B所示。

如圖11A～圖11B所示，經(jīng)由施加一光刻膠于半導(dǎo)體裝置的留下的部分之上，需要被刻蝕以分隔開字線墊的區(qū)域便可以被刻蝕且移除。一些特定實(shí)施例中，預(yù)定的區(qū)域被刻蝕后且光刻膠移除后，如圖1A～圖1C所示的半導(dǎo)體裝置被形成。

圖12繪示根據(jù)本發(fā)明的一些實(shí)施例在字線墊中形成一半圓或一鐘擺形區(qū)域的示意圖。本發(fā)明的一些特定實(shí)施例中，墊圖案被形成而以墊圖案的中間連接至字線圖案。如圖12中的第一個(gè)圖所示，字線圖案連接至位于墊的中間的字線墊，使得連接點(diǎn)至墊圖案的端部的距離(A)在連接點(diǎn)的兩端均相同。不限于此，本發(fā)明的發(fā)明人已發(fā)現(xiàn)經(jīng)由將連接點(diǎn)設(shè)置在字線的中間，可見于第二硬掩模層的刻蝕部分的負(fù)載效應(yīng)會(huì)形成一鐘擺形狀區(qū)域于墊圖案的邊界區(qū)域。如圖12中的第2個(gè)圖所示，負(fù)載效應(yīng)產(chǎn)生了一鐘擺形區(qū)域或一個(gè)半圓，是集中于字線圖案連接至墊圖案的連接點(diǎn)。一些特定實(shí)施例中，如圖12所示，鐘擺形或經(jīng)由刻蝕第二硬掩模層的負(fù)載效應(yīng)形成的其他形狀可具有約0.2微米的半徑。邊界區(qū)域的此圖案的形成產(chǎn)生了一個(gè)大的重疊工藝窗口(overlay window)，可用于將墊分隔來兩個(gè)分開的墊，使得每個(gè)墊具有單一個(gè)連接點(diǎn)以連接至一個(gè)字線。邊界區(qū)域的此圖案的形成使得后續(xù)的膜疊層的刻蝕工藝更加容易。不限于此，本發(fā)明的發(fā)明人已發(fā)現(xiàn)經(jīng)由使用前述的半導(dǎo)體裝置的布局以及用于形成此布局的制 造方法，陣列和周邊區(qū)的圖案化可以合并，以提供更便宜且更有效率的形成適合的半導(dǎo)體裝置的制造方法。

本發(fā)明的一方面是提供一種半導(dǎo)體裝置，是經(jīng)由本文所述的半導(dǎo)體裝置的制造流程或方法所制作。一些其他特定實(shí)施例中，一種半導(dǎo)體裝置可以經(jīng)由任意組合本文所述的多個(gè)方法步驟而制作。更進(jìn)一步，任何本領(lǐng)域具有通常知識(shí)者所知的工藝方法若對(duì)于本揭露內(nèi)容所有幫助，亦可以用于本發(fā)明的實(shí)施例的半導(dǎo)體裝置的制造方法。

圖13A～圖13B繪示根據(jù)本發(fā)明的一些實(shí)施例的半導(dǎo)體裝置的制造方法的細(xì)部流程圖。一些特定實(shí)施例中，根據(jù)本發(fā)明的半導(dǎo)體裝置的制造方法可包括提供一基板的步驟410以及沿基板形成一膜疊層的步驟420。一些實(shí)施例中，此方法更可包括沿膜疊層形成一第一硬掩模層的步驟430、沿第一硬掩模層形成一第二硬掩模層的步驟440以及沿第二硬掩模層形成一芯部層的步驟450。此方法更包括圖案化此芯部層以形成一圖案化芯部層的步驟460。一些實(shí)施例中，圖案化此芯部層以形成圖案化芯部層時(shí)，此方法更可包括沿基板的多個(gè)選擇區(qū)域形成一第一光刻膠的步驟470以及刻蝕未被第一光刻膠覆蓋的芯部材料的步驟480。一些實(shí)施例中，如圖13A所示，根據(jù)本發(fā)明的半導(dǎo)體裝置的制造方法可包括沿圖案化芯部層的多個(gè)側(cè)壁形成多個(gè)芯部間隔物的步驟490。如圖13B所示，此方法更可包括刻蝕第二硬掩模層的步驟500、移除圖案化芯部層的步驟510以及移除第二硬掩模層的多個(gè)部分的步驟520。一些實(shí)施例中，此方法可包括刻蝕第一硬掩模層的步驟530以及刻蝕膜疊層的步驟540。一些進(jìn)一步的實(shí)施例中，此方法更可包括沿裝置的多個(gè)選擇區(qū)域形成一第二光刻膠的步驟550、刻蝕膜疊層的步驟560以及移除第二光刻膠的步驟570。本發(fā)明的方法可包括如圖13A～圖13B所述的多個(gè)步驟的多種組合。

本文所述的任何工藝步驟、方法或技術(shù)均可用來完成本發(fā)明所請(qǐng)的方法的任意步驟。于方法中如前所概述的特定步驟本身可包括其他子步驟，而并未必須于此處特別指明。本領(lǐng)域中具有通常知識(shí)者均了解可以對(duì)于本揭露內(nèi)容有所幫助的進(jìn)一步的多個(gè)步驟。

本發(fā)明可以應(yīng)用于制造任何存儲(chǔ)裝置。舉例而言，本發(fā)明的方法可以應(yīng)用于制造任何非易失性存儲(chǔ)裝置，例如是NAND快閃存儲(chǔ)裝置、NOR 快閃存儲(chǔ)裝置、邏輯設(shè)備或任何其他可以使用自對(duì)準(zhǔn)多重圖案化的裝置。

綜上所述，雖然本發(fā)明已以各種實(shí)施例揭露如上，然其并非用以限定本發(fā)明。雖然前述的實(shí)施例說明某些特定的元件和/或功能的組合，本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾。據(jù)此，舉例而言，除了前文詳述的元件和/或功能的組合，其他類型的組合應(yīng)亦為本發(fā)明的權(quán)利要求范圍所界定的保護(hù)范圍。因此，本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求范圍所界定的為準(zhǔn)。