本發(fā)明涉及一種存儲器結構，且特別是涉及一種電阻式隨機存取存儲器結構。

背景技術：

由于非揮發(fā)性存儲器具有數據在斷電后也不會消失的優(yōu)點，因此許多電器產品中必須具備此類存儲器，以維持電器產品開機時的正常操作。目前，業(yè)界積極發(fā)展的一種非揮發(fā)性存儲器元件是電阻式隨機存取存儲器(resistive random access memory，RRAM)，其具有寫入操作電壓低、寫入抹除時間短、存儲時間長、非破壞性讀取、多狀態(tài)存儲、結構簡單以及所需面積小等優(yōu)點，因此在未來將可成為個人電腦和電子設備所廣泛采用的非揮發(fā)性存儲器元件之一。

目前業(yè)界提出一種高密度的三維電阻式隨機存取存儲器，然而如何進一步地提高適用于大電流操作的三維電阻式隨機存取存儲器的面積使用率為目前業(yè)界積極追求的目標。

技術實現要素：

本發(fā)明的目的在于提供一種電阻式隨機存取存儲器結構，其可有效地提高適用于大電流操作的存儲器的面積使用率。

為達上述目的，本發(fā)明提出一種電阻式隨機存取存儲器結構，包括至少一個電阻式隨機存取存儲器。電阻式隨機存取存儲器包括晶體管、介電層及多個第一電阻式隨機存取存儲單元串。介電層覆蓋晶體管。第一電阻式隨機存取存儲單元串設置于介電層中。各個第一電阻式隨機存取存儲單元串包括多個第一存儲單元、多條第一位線及內連線結構。第一位線分別電連接各個第一存儲單元。內連線結構電連接于第一存儲單元，并且第一位線與內連線結構分別位于第一存儲單元兩側。第一電阻式隨機存取存儲單元串包含的內連線結構彼此分離，且內連線結構將第一電阻式隨機存取存儲單元串電連接 至同一晶體管的同一端子。

依照本發(fā)明的一實施例所述，在電阻式隨機存取存儲器結構中，晶體管例如是單一個晶體管或串聯(lián)的兩個晶體管。

依照本發(fā)明的一實施例所述，在電阻式隨機存取存儲器結構中，晶體管例如是金屬氧化物半場效晶體管、雙載流子接面晶體管(bipolar junction transistor)、接面場效晶體管(junction field effect transistor)、金屬半導體場效晶體管(metal-semiconductor field effect transistor)或調變摻雜場效晶體管(modulation doped field effect transistor)。

依照本發(fā)明的一實施例所述，在電阻式隨機存取存儲器結構中，各個第一存儲單元包括第一電極、第二電極及第一可變電阻結構。第一電極電連接于內連線結構。第二電極設置于第一電極的側壁上。第一可變電阻結構設置于第一電極與第二電極之間。

依照本發(fā)明的一實施例所述，在電阻式隨機存取存儲器結構中，各個第一存儲單元還包括氧化硅層及阻障層。氧化硅層設置于第一電極與第一可變電阻結構之間。阻障層設置于第一可變電阻結構與第二電極之間。

依照本發(fā)明的一實施例所述，在電阻式隨機存取存儲器結構中，部分第二電極可位于第一電極的上表面上。電阻式隨機存取存儲器還包括絕緣層。絕緣層設置于第二電極與第一電極的上表面之間。

依照本發(fā)明的一實施例所述，在電阻式隨機存取存儲器結構中，電阻式隨機存取存儲器還包括至少一個第二電阻式隨機存取存儲單元串。第二電阻式隨機存取存儲單元串設置于介電層中。第二電阻式隨機存取存儲單元串包括多個第二存儲單元與電連接于第二存儲單元的內連線結構。第二電阻式隨機存取存儲單元串與第一電阻式隨機存取存儲單元串中的一者共用內連線結構且電連接至同一晶體管的同一端子。

依照本發(fā)明的一實施例所述，在電阻式隨機存取存儲器結構中，各個第二存儲單元包括第三電極、第四電極及第二可變電阻結構。第三電極電連接于內連線結構。第四電極設置于第三電極的側壁上。第二可變電阻結構設置于第三電極與第四電極之間。

依照本發(fā)明的一實施例所述，在電阻式隨機存取存儲器結構中，各個第二存儲單元還包括氧化硅層及阻障層。氧化硅層設置于第三電極與第二可變電阻結構之間。阻障層設置于第二可變電阻結構與第四電極之間。

依照本發(fā)明的一實施例所述，在電阻式隨機存取存儲器結構中，部分第四電極可位于第三電極的上表面上，且電阻式隨機存取存儲器還包括絕緣層。絕緣層設置于第四電極與第三電極的上表面之間。

依照本發(fā)明的一實施例所述，在電阻式隨機存取存儲器結構中，電連接至同一晶體管的同一端子的第一存儲單元與第二存儲單元中的相鄰兩個例如是不共用位線。

依照本發(fā)明的一實施例所述，在電阻式隨機存取存儲器結構中，電連接至不同晶體管的第一存儲單元與第二存儲單元中的相鄰兩個可共用位線。

依照本發(fā)明的一實施例所述，在電阻式隨機存取存儲器結構中，電連接至同一晶體管的同一端子的第一存儲單元中的相鄰兩個例如是不共用位線。

依照本發(fā)明的一實施例所述，在電阻式隨機存取存儲器結構中，電連接至不同晶體管的第一存儲單元中的相鄰兩個可共用位線。

依照本發(fā)明的一實施例所述，在電阻式隨機存取存儲器結構中，當電阻式隨機存取存儲器的數量為多個時，不同電阻式隨機存取存儲器中的多條位線可通過同一層中的導體層或下方的導體層進行電連接。

依照本發(fā)明的一實施例所述，在電阻式隨機存取存儲器結構中，各個內連線結構包括多層第一導體層及至少一層第二導體層。第一導體層堆疊設置且彼此電連接。第二導體層設置于第一導體層的側壁上。

依照本發(fā)明的一實施例所述，在電阻式隨機存取存儲器結構中，各個內連線結構包括多層阻障層，分別覆蓋第一導體層的側壁與下表面，且覆蓋第二導體層的側壁與下表面。

基于上述，在本發(fā)明所提出的電阻式隨機存取存儲器結構中，由于單一個電阻式隨機存取存儲器具有多個第一電阻式隨機存取存儲單元串，且多個第一電阻式隨機存取存儲單元串通過彼此分離的不同內連線結構電連接至同一晶體管的同一端子，因此可有效地提高適用于大電流操作的存儲器的面積使用率。

為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附的附圖作詳細說明如下。

附圖說明

圖1為本發(fā)明一實施例的電阻式隨機存取存儲器結構的立體圖；

圖2為圖1中的單一個電阻式隨機存取存儲器的立體圖；

圖3為圖1的立體上視圖；

圖4為沿著圖1中的I-I’剖面線的剖視圖；

圖5為本發(fā)明另一實施例的晶體管的剖視圖；

圖6為本發(fā)明另一實施例的電阻式隨機存取存儲器結構的剖視圖；

圖7為本發(fā)明另一實施例的電阻式隨機存取存儲器結構的剖視圖。

符號說明

10、20、30：電阻式隨機存取存儲器結構

12、22、32：電阻式隨機存取存儲器

100：基底

102：晶體管

103、103a～103i：介電層

104、104a：柵極

105：第一電阻式隨機存取存儲單元串

106、106a：柵介電層

107：隔離結構

108、108a、110、110a：摻雜區(qū)

109：第一存儲單元

112、112a：間隙壁

113、117：內連線結構

114、114a：摻雜延伸區(qū)

115a～115d：第一導體層

116：第二導體層

118：阻障層

120：第一電極

122：第二電極

124：第一可變電阻結構

126a～126e：位線

128、142：絕緣層

130、148：氧化硅層

131：源極線

132：第二電阻式隨機存取存儲單元串

134：第二存儲單元

136：第三電極

138：第四電極

140：第二可變電阻結構

144、146：導體層

具體實施方式

圖1為本發(fā)明一實施例的電阻式隨機存取存儲器結構的立體圖。圖2為圖1中的單一個電阻式隨機存取存儲器的立體圖。圖3為圖1的立體上視圖。圖4為沿著圖1中的I-I’剖面線的剖視圖。在圖1至圖3的立體圖中，為了清楚地進行說明，省略繪示介電層、阻障層與存儲單元中的氧化硅層。

請參照圖1至圖4，電阻式隨機存取存儲器結構10包括至少一個電阻式隨機存取存儲器12。電阻式隨機存取存儲器12包括晶體管102、介電層103及多個第一電阻式隨機存取存儲單元串105。在此實施例中，電阻式隨機存取存儲器結構10是以包括多個電阻式隨機存取存儲器12為例來進行說明。

晶體管102例如是單一晶體管或串聯(lián)的兩個晶體管。晶體管102例如是金屬氧化物半場效晶體管、雙載流子接面晶體管、接面場效晶體管、金屬半導體場效晶體管或調變摻雜場效晶體管。

在此實施例中，晶體管102是以單一個金屬氧化物半場效晶體管為例進行說明，但本發(fā)明并不以此為限。晶體管102包括柵極104、柵介電層106、摻雜區(qū)108、摻雜區(qū)110、間隙壁112及摻雜延伸區(qū)114。柵介電層106位于柵極104與基底100之間。摻雜區(qū)108與摻雜區(qū)110分別位于柵極104兩側的基底100中。在此實施例中，摻雜區(qū)108與摻雜區(qū)110分別可作為晶體管102的端子。舉例來說，摻雜區(qū)108可作為漏極使用，且摻雜區(qū)110可作為源極使用。間隙壁112位于柵極104兩側的基底100上。摻雜延伸區(qū)114位于間隙壁112下方的基底100中，且可作為輕摻雜漏極(LDD)使用。晶體管102中的各構件的材料與制造方法為本領域技術人員所周知，故于此不再贅述。

圖5為本發(fā)明另一實施例的晶體管的剖視圖。在另一實施例中，電阻式隨機存取存儲器12中的晶體管102也可采用串聯(lián)的兩個晶體管。請同時參 照圖1與圖5，圖5的晶體管202與圖1的晶體管102的差異在于：晶體管202除了包括晶體管102外，還包括晶體管102a。在圖5中，晶體管102a包括柵極104a、柵介電層106a、摻雜區(qū)108a、摻雜區(qū)110、間隙壁112a及摻雜延伸區(qū)114a。柵極104a位于柵極104一側的基底100上。柵介電層106a位于柵極104a與基底100之間。摻雜區(qū)108a與摻雜區(qū)110位于柵極104a兩側的基底100中。在此實施例中，摻雜區(qū)108與摻雜區(qū)108a分別可作為晶體管202的端子。舉例來說，摻雜區(qū)108可作為漏極使用，且摻雜區(qū)108a可作為源極使用。間隙壁112a位于柵極104a兩側的基底100上。摻雜延伸區(qū)114a位于間隙壁112a下方的基底100中，且可作為輕摻雜漏極(LDD)使用。晶體管202中的各構件的材料與制造方法為本領域技術人員所周知，故于此不再贅述。在圖5的實施例中，晶體管102與晶體管102a例如是通過共用摻雜區(qū)110而進行串聯(lián)。

請繼續(xù)參照圖1至圖4，電阻式隨機存取存儲器結構10還可包括隔離結構107，設置于相鄰兩個晶體管102之間。隔離結構107例如是淺溝渠隔離結構。

介電層103覆蓋晶體管102。在此實施例中，介電層103例如是至少由介電層103a～103i所形成，但本發(fā)明并不以此為限。所屬技術領域具有通常知識者應可依照產品設計需求(如，內連線結構的層數或存儲單元數量等)來調整介電層103的層數。介電層103的材料例如是氧化硅。介電層103的形成方法例如是化學氣相沉積法。

第一電阻式隨機存取存儲單元串105設置于介電層103中。各個第一電阻式隨機存取存儲單元串105包括多個第一存儲單元109及內連線結構113。在此實施例中，是以單一個電阻式隨機存取存儲器12具有兩個第一電阻式隨機存取存儲單元串105為例來進行說明，但本發(fā)明并不以此為限。只要單一個電阻式隨機存取存儲器12具有兩個以上的第一電阻式隨機存取存儲單元串105即屬于本發(fā)明所保護的范圍。

此外，在圖4的頁面最右側的電阻式隨機存取存儲器12中，雖然第一電阻式隨機存取存儲單元串105中的第一存儲單元109均是位于內連線結構113的左側，但本發(fā)明并不以此為限。所屬技術領域具有通常知識者可依照產品設計需求來調整第一電阻式隨機存取存儲單元串105中的第一存儲單元109的位置，亦即可選擇性地將第一存儲單元109設置于內連線結構113的 左側或右側。

請繼續(xù)參照圖1至圖4，內連線結構113電連接于第一存儲單元109。內連線結構113彼此分離，且內連線結構113將多個第一電阻式隨機存取存儲單元串105電連接至同一晶體管102的同一端子(如，摻雜區(qū)108)。

各個內連線結構113包括第一導體層115a～115d及至少一層第二導體層116。第一導體層115a～115d堆疊設置且彼此電連接。第二導體層116設置于第一導體層115d的側壁上。第一導體層115a～115d及第二導體層116的材料分別例如是銅、鋁或鎢。在此實施例中，第一導體層115a的材料是以鎢為例進行說明，且第一導體層115b～115d及第二導體層116的材料是以銅為例進行說明。內連線結構113的形成方法例如是金屬鑲嵌法或組合使用沉積制作工藝、光刻制作工藝與蝕刻制作工藝而形成。

此外，各個內連線結構還包括多層阻障層118。阻障層118覆蓋第一導體層115b～115d的側壁與下表面，且覆蓋第二導體層116的側壁與下表面，可用以防止銅擴散。

各個第一存儲單元109包括第一電極120、第二電極122及第一可變電阻結構124。第一電極120電連接于內連線結構113。第一電極120可為內連線結構113(如，第二導體層116)的一部分。

第二電極122設置于第一電極120的側壁上。第二電極122分別可為位線126a、126b的一部分。位線126a、126b的材料分別例如是銅、鋁或鎢。在此實施例中，位線126a、126b的材料是以銅為例進行說明。位線126a、126b的形成方法例如是金屬鑲嵌法或組合使用沉積制作工藝、光刻制作工藝與蝕刻制作工藝而形成。

此外，部分第二電極122可位于第一電極120的上表面上。此時，電阻式隨機存取存儲器12還可包括絕緣層128。絕緣層128設置于第二電極122與第一電極120的上表面之間，以電性隔離第二電極122與第一電極120。絕緣層128的材料例如是氮化硅。絕緣層128的形成方法例如是化學氣相沉積法。

第一可變電阻結構124設置于第一電極120與第二電極122之間。第一可變電阻結構124的材料例如是金屬氧化物，如氧化鉿、氧化鎂、氧化鎳、氧化鈮、氧化鈦、氧化鋁、氧化釩、氧化鎢、氧化鋅或氧化鈷。第一可變電阻結構124的形成方法例如是化學氣相沉積法。此外，存儲單元109中的第 二電極122與周邊電路區(qū)中的金屬內連線(未繪示)可采用同一道金屬制作工藝所形成。因此，為了避免在周邊電路區(qū)中的金屬內連線中形成第一可變電阻結構124，可在形成第一可變電阻結構124之前，先在周邊電路區(qū)中預定形成的金屬內連線的開口中填入犧牲層(如，多晶硅層)，且在形成第一可變電阻結構124之后，移除犧牲層。如此一來，通過后續(xù)金屬制作工藝所形成的周邊電路區(qū)中的金屬內連線不會產生因第一可變電阻結構124而使得阻值提高的問題。

此外，各個第一存儲單元109還包括氧化硅層130及阻障層118。氧化硅層130設置于第一電極120與第一可變電阻結構124之間。當第一存儲單元109中具有氧化硅層130時，第一可變電阻結構124與氧化硅層130可產生二極體的效果，而能夠有效地阻擋漏電流(sneak current)，進而防止誤動作產生。氧化硅層130的形成方法例如是化學氣相沉積法。此外，氧化硅層130的形成方法也可采用如同上述第一可變電阻結構124的形成方法，而可通過犧牲層來避免在周邊電路區(qū)中的金屬內連線中形成氧化硅層130，因此周邊電路區(qū)中的金屬內連線不會產生因氧化硅層130而使得阻值提高的問題

阻障層118設置于第一可變電阻結構124與第二電極122之間。在此實施例中，阻障層118也可覆蓋位線126a、126b的側壁與下表面。

在此實施例中，各個電阻式隨機存取存儲器12還可包括內連線結構117與源極線131。內連線結構117可將源極線131連接至晶體管102的另一端子(如，摻雜區(qū)110)。內連線結構117與源極線131的材料分別例如是銅、鋁或鎢。內連線結構117與源極線131的形成方法分別例如是金屬鑲嵌法或組合使用沉積制作工藝、光刻制作工藝與蝕刻制作工藝而形成。

此外，各個電阻式隨機存取存儲器12還可包括至少一個第二電阻式隨機存取存儲單元串132，以更進一步地提高適用于大電流操作的存儲器的面積使用率。第二電阻式隨機存取存儲單元串132設置于介電層103中。第二電阻式隨機存取存儲單元串132包括多個第二存儲單元134與電連接于第二存儲單元134的內連線結構113。第二電阻式隨機存取存儲單元串132與第一電阻式隨機存取存儲單元串105可共用內連線結構113且電連接至同一晶體管102的同一端子(如，摻雜區(qū)108)。

此外，各個第二存儲單元134包括第三電極136、第四電極138及第二可變電阻結構140。第三電極136電連接于內連線結構113。第三電極136 可為內連線結構113(如，第二導體層116)的一部分。

第四電極138設置于第三電極136的側壁上。第四電極138分別可為位線126c的一部分。位線126c的材料與形成方法與位線126a、126b相似，故于此不再贅述。

此外，部分第四電極138可位于第三電極136的上表面上。此時，電阻式隨機存取存儲器12還可包括絕緣層142。絕緣層142設置于第四電極138與第三電極136的上表面之間，以電性隔離第四電極138與第三電極136。絕緣層142的材料與形成方法與絕緣層128相似，故于此不再贅述。

當電阻式隨機存取存儲器12的數量為多個時，不同電阻式隨機存取存儲器12中的位線126a～126c可通過同一層中的導體層或下方的導體層進行電連接，但本發(fā)明并不以此為限。所屬技術領域具有通常知識者可依據產品設計需求來決定是否將不同電阻式隨機存取存儲器12中的位線126a～126c進行電連接以及采用何種方式進行電連接。舉例來說，請參照圖3，不同電阻式隨機存取存儲器12中的位線126c可經由同一層導體層以一體成形的方式形成，因此可通過同一層中的導體層進行電連接。不同電阻式隨機存取存儲器12中的位線126a可通過下方的導體層144進行電連接。不同電阻式隨機存取存儲器12中的位線126b可通過下方的導體層146進行電連接。另一方面，位于不同高度位置的位線126a相互隔離且互不電連接。位于不同高度位置的位線126b相互隔離且互不電連接。位于不同高度位置的位線126c相互隔離且互不電連接。

請繼續(xù)參照圖1至圖4，第二可變電阻結構140設置于第三電極136與第四電極138之間。第二可變電阻結構140的材料與形成方法與第一可變電阻結構124相似，故于此不再贅述。

各個第二存儲單元134也可還包括氧化硅層148及阻障層118。氧化硅層148設置于第三電極136與第二可變電阻結構140之間。氧化硅層148的材料、形成方法及功效與氧化硅層130相似，故于此不再贅述。阻障層118設置于第二可變電阻結構140與第四電極138之間。在此實施例中，阻障層118也可覆蓋位線126c的側壁與下表面。

在圖4的頁面最右側的電阻式隨機存取存儲器12中，為了便于說明，而將共用同一個內連線結構113的兩個電阻式隨機存取存儲單元串中的左側的一個定義為第一電阻式隨機存取存儲單元串105且將右側的一個定義為第 二電阻式隨機存取存儲單元串132，但本發(fā)明并不以此為限。如圖4中的其他電阻式隨機存取存儲器12所標示，也可將共用同一個內連線結構113的第一電阻式隨機存取存儲單元串105與第二電阻式隨機存取存儲單元串132的位置互換。換言之，只要將共用同一個內連線結構113的兩個電阻式隨機存取存儲單元串分別定義為第一電阻式隨機存取存儲單元串105與第二電阻式隨機存取存儲單元串132即可。

在此實施例中，單一個電阻式隨機存取存儲器12中的第二電阻式隨機存取存儲單元串132的數量是以一個為例來進行。在其他實施例中，各個電阻式隨機存取存儲器12也可包括兩個以上第二電阻式隨機存取存儲單元串132，只要各個電阻式隨機存取存儲器12中的第二電阻式隨機存取存儲單元串132的數量小于等于第一電阻式隨機存取存儲單元串105的數量即可。在上述各種態(tài)樣的實施例中，電連接至同一晶體管102的同一端子(如，摻雜區(qū)108)的第一存儲單元109與第二存儲單元134中的相鄰兩個例如是不共用位線126a～126c。電連接至不同晶體管102的第一存儲單元109與第二存儲單元134中的相鄰兩個可共用位于其間的位線126a、126b或126c。

在其他實施例中，電阻式隨機存取存儲器12也可不包括第二電阻式隨機存取存儲單元串132。此時，電連接至同一晶體管102的同一端子(如，摻雜區(qū)108)的第一存儲單元109中的相鄰兩個例如是不共用位線。

此外，在電阻式隨機存取存儲器12不包括第二電阻式隨機存取存儲單元串132的情況下，可通過調整第一電阻式隨機存取存儲單元串105中的第一存儲單元109的位置(可選擇性地將第一存儲單元109設置于內連線結構113的左側或右側)，而使得電連接至不同晶體管102的第一存儲單元109中的相鄰兩個可共用位線。

在此實施例中，單一個晶體管102可電連接至12個存儲單元(8個第一存儲單元109與4個第二存儲單元134)，但本發(fā)明并不以此為限，所屬技術領域具有通常知識者可依照產品的布局設計來調整單一個晶體管102所電連接的存儲單元數量。

基于上述實施例可知，在電阻式隨機存取存儲器結構10中，由于單一個電阻式隨機存取存儲器12具有多個第一電阻式隨機存取存儲單元串105，且多個第一電阻式隨機存取存儲單元串105通過彼此分離的不同內連線結構113電連接至同一晶體管102的同一端子，因此可有效地提高適用于大電流 操作的存儲器的面積使用率。

圖6為本發(fā)明另一實施例的電阻式隨機存取存儲器結構的剖視圖。請同時參照圖4與圖6，圖6的電阻式隨機存取存儲器結構20與圖4的電阻式隨機存取存儲器結構10的差異在于：電阻式隨機存取存儲器結構20中的單一個電阻式隨機存取存儲器22包括兩個第二電阻式隨機存取存儲單元串132，且多了位線126d。共用內連線結構113的第二電阻式隨機存取存儲單元串132與第一電阻式隨機存取存儲單元串105電連接至同一晶體管102的同一端子(如，摻雜區(qū)108)并且分別電連接不同的位線126。此外，圖6的電阻式隨機存取存儲器結構20與圖4的電阻式隨機存取存儲器結構10中相似的構件使用相同標號表示，故于此不再贅述。

基于上述實施例可知，在電阻式隨機存取存儲器結構20中，由于單一個電阻式隨機存取存儲器22具有多個第一電阻式隨機存取存儲單元串105，且多個第一電阻式隨機存取存儲單元串105通過彼此分離的不同內連線結構113電連接至同一晶體管102的同一端子，因此可有效地提高適用于大電流操作的存儲器的面積使用率。

圖7為本發(fā)明另一實施例的電阻式隨機存取存儲器結構的剖視圖。請同時參照圖4與圖7，圖7的電阻式隨機存取存儲器結構30與圖4的電阻式隨機存取存儲器結構10的差異在于：電阻式隨機存取存儲器結構30中的單一個電阻式隨機存取存儲器32包括三個第一電阻式隨機存取存儲單元串105，且多了位線126e，其中一個第一電阻式隨機存取存儲單元串105未與相鄰存儲單元串共用位線126或者內連線結構113。此外，圖7的電阻式隨機存取存儲器結構30與圖4的電阻式隨機存取存儲器結構10中相似的構件使用相同標號表示，故于此不再贅述。

基于上述實施例可知，在電阻式隨機存取存儲器結構30中，由于單一個電阻式隨機存取存儲器32具有多個第一電阻式隨機存取存儲單元串105，且多個第一電阻式隨機存取存儲單元串105通過彼此分離的不同內連線結構113電連接至同一晶體管102的同一端子，因此可有效地提高適用于大電流操作的存儲器的面積使用率。

綜上所述，在上述實施例的電阻式隨機存取存儲器結構中，多個第一電阻式隨機存取存儲單元串通過彼此分離的不同內連線結構電連接至同一晶體管的同一端子，因此可有效地提高適用于大電流操作的存儲器的面積使用 率。

雖然結合以上實施例公開了本發(fā)明，然而其并非用以限定本發(fā)明，任何所屬技術領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內，可作些許的更動與潤飾，故本發(fā)明的保護范圍應當以附上的權利要求所界定的為準。