本發(fā)明涉及半導體領域，尤其涉及一種半導體結構及其制造方法。

背景技術：

隨著集成電路技術的發(fā)展，集成電路的特征尺寸不斷減小，這對實現(xiàn)器件之間電連接的金屬互連線提出了更高的要求。

參考圖1，示出了現(xiàn)有技術后段工藝中互連結構的結構示意圖?；ミB結構包括：第一金屬互連結構110，用于實現(xiàn)不同層的器件之間的電連接；與所述第一金屬互連結構110相連的金屬互連線120，用于實現(xiàn)同層的器件之間的電連接。由于銅的導電性較好，相比純鋁，采用AlCu合金作為金屬互連線120的材料可以降低所述金屬互連線120的電阻，進而降低后段互連電阻電容(Resistance Capacitor，簡稱RC)延遲。在現(xiàn)有技術的半導體制造中，金屬互連線120的材料通常為AlCu合金，第一金屬互連結構110的采用鎢作為材料。

但是隨著器件特征尺寸的越來越小，采用現(xiàn)有技術形成的金屬互連結構存在電阻較大的問題，從而導致器件或金屬互連線性能退化或失效的問題

技術實現(xiàn)要素：

本發(fā)明解決的問題是提供一種半導體結構及其制造方法，從而優(yōu)化金屬互連線的性能。

為解決上述問題，本發(fā)明提供一種半導體結構的制造方法。包括：

提供基底，所述基底中形成有第一絕緣層和位于所述第一絕緣層內的第一金屬互連結構；

在所述基底上依次覆蓋導電層和金屬互連層；刻蝕所述金屬互連層和導電層，形成至少一個金屬互連線，所述金屬互連線位于第一金屬互連結構上且露出所述第一絕緣層的部分表面；

在所述金屬互連線和所述第一絕緣層上覆蓋第二絕緣層；

在所述第二絕緣層內形成第二金屬互連結構，所述第二金屬互連結構位于所述金屬互連線上方。

可選的，所述導電層的電遷移率低于所述金屬互連層的電遷移率。

可選的，所述導電層為鎢層。

可選的，所述鎢層的形成工藝為物理氣相沉積法。

可選的，所述鎢層的厚度為至

可選的，形成所述金屬互連層的步驟包括：依次在所述導電層上形成粘合層、金屬層和第一阻擋層。

可選的，所述粘合層和所述第一阻擋層均為Ti層和TiN層構成的疊層結構。

可選的，所述金屬層的材料為AlCu合金。

可選的，所述第一絕緣層和第二絕緣層的材料為氧化硅。

可選的，所述第一金屬互連結構和所述第二金屬互連結構的材料為鎢。

可選的，在所述第二絕緣層內形成第二金屬互連結構的方法包括：

刻蝕所述第二絕緣層，在所述第二絕緣層內形成第二通孔，所述第二通孔位于所述金屬互連線上方且暴露出所述金屬互連線表面；

在所述第二通孔的側壁和底部形成第二阻擋層；

形成第二阻擋層后，向所述第二通孔內填充滿導電材料，形成第二金屬互連結構。

可選的，所述第二阻擋層為Ti層和TiN層構成的疊層結構。

本發(fā)明還提供一種半導體結構，包括：

基底，所述基底中形成有第一絕緣層和位于所述第一絕緣層內的第一金屬互連結構；

位于所述基底上的至少一個金屬互連線，與所述第一金屬互連結構相接 觸，所述金屬互連線包括依次位于所述第一金屬互連結構上的導電層和金屬互連層；

第二絕緣層，覆蓋所述金屬互連線和金屬互連線露出的所述第一絕緣層；

第二金屬互連結構，位于所述第二絕緣層內，且所述第二金屬互連結構位于所述金屬互連線上方。

可選的，所述導電層的電遷移率低于所述金屬互連層的電遷移率。

可選的，所述導電層為鎢層。

可選的，所述鎢層的厚度為至

可選的，所述金屬互連層包括：依次位于所述導電層上的粘合層、金屬層和第一阻擋層。

可選的，所述第一粘合層和第一阻擋層均為Ti層和TiN層構成的疊層結構。

可選的，所述金屬層的材料為AlCu。

與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點：在金屬互連線制造工藝中，在形成金屬互連層之前，先形成一層導電層，所述導電層與所述金屬互連層刻蝕后形成金屬互連線，所述導電層作為所述金屬互連線的一部分材料，且所述導電層與金屬互連層形成疊層結構，等同于并聯(lián)電路結構，當半導體器件導通并有電流流過所述金屬互連線時，所述導電層起到了電流分流作用，減小所述金屬層內因電流密度過大而在局部區(qū)域出現(xiàn)空洞的問題，從而減小電阻變大的問題，進而優(yōu)化半導體器件的性能、減少器件的失效問題。

進一步，所述導電層的電遷移率低于所述金屬互連層的電遷移率，所述導電層為鎢層，因此所述鎢層的電遷移失效時間比所述金屬層的的電遷移失效時間更長，即使所述金屬層因電流過大發(fā)生電遷移失效，所述鎢層還可以處于未失效狀態(tài)從而起到電連接作用，從而保證金屬互連結構能夠實現(xiàn)電連接，并保證器件能正常工作。

可選方案中，形成所述鎢層的工藝為物理氣相沉積法，使形成的鎢層雜 質濃度較低，且可以更好地控制所述鎢層的厚度。

可選方案中，所述鎢層的厚度為至的范圍內，厚度較薄，從而保證形成所述金屬互連線的刻蝕工藝不受影響，還可以保證所述金屬互連線的導電電阻不受影響。

附圖說明

圖1是現(xiàn)有技術的半導體制造方法形成的互連結構的結構示意圖；

圖2至圖8是本發(fā)明半導體制造方法一實施例各步驟對應結構示意圖。

具體實施方式

現(xiàn)有技術金屬互連結構存在電阻較大的問題，結合圖1分析金屬互連線電阻較大的原因，隨著集成電路技術的發(fā)展，集成電路的特征尺寸不斷減小，金屬互連線120的橫截面也越來越小，因此，金屬互連線120承受的電流密度急劇增加，容易出現(xiàn)金屬電遷移失效的問題。所述金屬電遷移失效指的是：在器件工作時，金屬互連線120內有一定電流通過并產生電場，在所述電場的作用下，金屬離子會沿著導體產生質量的輸運，形成金屬離子的遷移。金屬離子的遷移容易在金屬互連線120的局部區(qū)域產生空洞130，當所述空洞130達到一定程度時，金屬互連線120的電阻大大增加，從而造成金屬互連結構性能退化或失效。

為了解決上述技術問題，本發(fā)明提供一種半導體結構的制造方法，包括：形成基底，所述基底中形成有第一絕緣層和位于所述第一絕緣層內的第一金屬互連結構；在所述基底上依次覆蓋導電層和金屬互連層；刻蝕所述金屬互連層和導電層，形成至少一個金屬互連線，所述金屬互連線位于第一金屬互連結構上且露出所述第一絕緣層的部分表面；在所述金屬互連線和所述第一絕緣層上覆蓋第二絕緣層；在所述第二絕緣層內形成第二金屬互連結構，所述第二金屬互連結構位于所述金屬互連線上方。

在金屬互連線制造工藝中，在形成金屬互連層之前，先形成一層的導電層，所述導電層與所述金屬互連層刻蝕后形成金屬互連線，所述導電層作為金屬互連線的一部分材料，且所述導電層與金屬互連層形成疊層結構，等同于并聯(lián)電路結構。當半導體器件導通并有電流流過所述金屬互連線時，所述 導電層起到了電流分流作用，減小所述金屬層內因電流密度過大而在局部區(qū)域出現(xiàn)空洞的問題，從而減小電阻變大的問題，進而優(yōu)化半導體器件的性能、減少器件的失效問題

進一步，由于所述導電層的電遷移率低于所述金屬層的電遷移率，因此所述導電層的電遷移失效時間比所述金屬互連層的電遷移失效時間更長，即使所述金屬層因電流過大發(fā)生電遷移失效，所述導電層還可以處于未失效狀態(tài)從而起到電連接作用，從而保證金屬互連結構能夠實現(xiàn)電連接，并保證器件能正常工作

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。

圖2至圖8是本發(fā)明半導體制造方法一實施例各步驟對應結構示意圖。

參考圖2，形成一基底200，所述基底200中形成有第一絕緣層210和位于所述第一絕緣層210內的第一金屬互連結構220。所述第一金屬互連結構220用于與待形成的金屬互連線相連接，也可用于后續(xù)形成的第二金屬互連結構與外部或其他金屬層的電連接。

需要說明的是，本實施例中，所述基底200還包括位于所述第一金屬互連結構220下方的第一金屬互連線240，所述第一金屬互連線240用于實現(xiàn)位于同層的器件之間的互連；所述第一金屬互連線240被所述第一絕緣層210覆蓋，所述第一金屬互連結構220和所述第一絕緣層210之間形成有阻擋層230。

具體地，形成所述第一金屬互連結構220的步驟包括：在所述第一金屬互連線240上覆蓋所述第一絕緣層210；通過干法刻蝕所述第一絕緣層210，在所述第一絕緣層210內形成第一通孔(未標注)，所述第一通孔位于所述第一金屬互連線240上方且暴露出所述第一金屬互連線240表面；在所述第一通孔的側壁和底部形成阻擋層230；形成所述阻擋層230后，向所述第一通孔內填充滿導電材料，形成第一金屬互連結構220。

本實施例中，所述第一絕緣層210的材料為氧化硅，形成所述第一絕緣層210的工藝為化學氣相沉積法。所述第一金屬互連結構220的材料為鎢， 形成所述第一金屬互連結構220的工藝為通過化學氣相沉積法向所述第一通孔內填充鎢。

結合參考圖3和圖4，在所述基底200上依次覆蓋導電層300和金屬互連層310。

所述導電層300用于與所述金屬互連層310構成半導體結構的金屬互連線，所述金屬互連線用于實現(xiàn)位于同層的器件之間的互連。

所述導電層300與金屬互連層310形成的疊層結構作為所述金屬互連線，在金屬互連線實現(xiàn)同層器件電連接時，所述導電層300與金屬互連層310相當于構成一并聯(lián)電路，位于同層的器件之間工作過程中，電流流過所述金屬互連線時，所述導電層300可以起到電流分流作用，減小所述金屬互連層310中電流密度過大而在局部區(qū)域出現(xiàn)空洞的問題，進而避免器件或金屬互連線性能退化或失效。

本實施例中，所述導電層300的電遷移率低于金屬互連層310的電遷移率。具體地，所述導電層300為鎢層，所述鎢層的電遷移率很低，因此所述鎢層的電遷移失效時間較長，即使所述金屬互連層310因流經的電流過大而發(fā)生電遷移失效，所述鎢層仍可以保證器件處于不失效狀態(tài)。

鎢的金屬穩(wěn)定性較好，有較好的抗電子遷移和抗腐蝕能力且應力適中，相比其他材料，鎢層的屬性更符合器件性能要求，實用性更好。但是本發(fā)明對導電層300的材料不作限制，還可以是其它能夠與所述金屬互連層310堆疊起到分流作用的導電材料。

本實施例中，采用物理氣相沉積工藝形成鎢材料的導電層300。通過物理氣相沉積法形成的導電層300雜質濃度較低，且使所述導電層300的厚度得到更好的控制。

如果所述導電層300的厚度過薄，形成的導電層300的厚度均勻性不夠，且所述導電層300的質量和可靠性無法保證，從而難以獲得較好的分流效果；由于所述導電層300作為金屬互連線的一部分材料，如果所述導電層300的厚度過厚，后續(xù)形成的金屬互連線的電阻將升高，且對形成所述金屬互連線的刻蝕工藝產生影響，所述導電層300不易被刻蝕。因此，本實施例中，所 述導電層300的厚度為至

具體地，形成所述金屬互連層310的步驟包括：依次在所述鎢層300上形成粘合層320、金屬層330和第一阻擋層340。

需要說明的是，為了降低金屬互連線的電阻，進而降低后段互連電阻電容(Resistance Capacitor，簡稱RC)延遲，本實施例中采用AlCu合金作為金屬層330的材料。

所述粘合層320不僅與所述導電層300具有良好的粘附性，且使所述金屬層330更好地形成于所述粘合層320表面。

所述第一阻擋層340作為反射阻擋層，在后續(xù)的曝光顯影過程中起到抗反射作用，以減小駐波效應。

本實施例中，所述粘合層320和所述第一阻擋層340均為Ti層和TiN層構成的疊層結構。通過Ti/TiN包夾AlCu合金的方式，可以保護所述金屬層330，增加所述金屬互連層310的可靠性，進而可以增加半導體器件的可靠性。

參考圖5，刻蝕所述金屬互連層310和導電層300，形成至少一個金屬互連線350，所述金屬互連線350位于第一金屬互連結構220上且露出所述第一絕緣層210的部分表面。

具體地，在所述第一阻擋層340表面形成圖形化的掩膜層360，以所述圖形化的掩膜層360為掩膜，沿暴露的第一阻擋層340區(qū)域依次刻蝕所述第一阻擋層340、金屬層330、粘合層320和導電層300，直至暴露出所述第一絕緣層210表面，形成金屬互連線350。形成所述金屬互連線350后，通過濕法或離子灰化工藝去除所述圖形化的掩膜層360。

在一個實施例中，刻蝕所述金屬互連層310和導電層300后，形成一個金屬互連線350。在另一實施例中，刻蝕所述金屬互連層310和導電層300后，可以形成若干個金屬互連線350。本實施例中，所述金屬互連線350的個數(shù)為兩個。

本實施例中，刻蝕所述導電層300和所述金屬互連層310的工藝均為等離子體干法刻蝕工藝。所述刻蝕工藝分為多步步驟，其中包括：第一步，刻 蝕所述第一阻擋層340；第二步，刻蝕所述金屬層330；第三步，刻蝕所述粘合層320；第四步，過刻蝕部分所述第一絕緣層210。

具體地，第一步和第三步分別根據(jù)所述第一阻擋層340和所述粘合層320的厚度及刻蝕速率，用固定時間來刻蝕；第二步是依靠光發(fā)射譜檢測刻蝕過程中等離子體中的特定化學鍵信號，如氯鋁鍵(Al-Cl)變化來判斷刻蝕終點；第四步是過刻蝕部分所述第一絕緣層210，從而保證所述導電層300和所述金屬互連層310被徹底刻蝕，各金屬互連線350之間被徹底隔開、不產生短路。

參考圖6，在所述金屬互連線350和所述第一絕緣層210上覆蓋第二絕緣層370。

本實施例中，所述第二絕緣層370的材料為氧化硅，形成所述第二絕緣層370的工藝為化學氣相沉積法。形成所述第二絕緣層370的工藝具體可以為：以四乙氧基硅烷與氧氣作為主要反應源，該工藝的反應溫度為400℃至600℃，氣壓為0.5Torr至3Torr，所述氧氣流量為50sccm至1000sccm。

需要說明的是，本實施例中，形成所述第二絕緣層370的工藝還包括：在所述金屬互連線350和所述第一絕緣層210上覆蓋氧化硅層后，通過化學機械研磨工藝平坦化所述氧化硅層，并將所述氧化硅層的厚度研磨至至形成滿足工藝需求的第二絕緣層370。

參考圖7，在所述第二絕緣層370內形成第二通孔390，所述第二通孔390位于所述金屬互連線350上方且暴露出所述金屬互連線350。

具體地，在所述第二絕緣層370表面形成圖形化的掩膜層380，以所述圖形化的掩膜層380為掩膜，沿暴露的第二絕緣層370區(qū)域刻蝕所述第二絕緣層370，直至暴露出所述第一阻擋層340表面，形成第二通孔390。所述第二通孔390位于所述金屬互連線350上方且暴露出所述金屬互連線350；此外，所述第二通孔390的位置，大小和形狀與后續(xù)形成的第二金屬互連結構的位置，大小和形狀相同。形成所述第二通孔390后，通過濕法或離子灰化工藝去除所述圖形化的掩膜層380。

參考圖8，在所述第二絕緣層370內形成第二金屬互連結構410，所述第二金屬互連結構410位于所述金屬互連線350上方。

具體地，在所述第二絕緣層370內形成第二金屬互連結構410的步驟包括：先在所述第二通孔390的側壁和底部形成第二阻擋層400；形成所述第二阻擋層400后，向所述第二通孔390內填充滿導電材料，所述導電材料還位于所述第二絕緣層370頂部表面；采用化學機械研磨工藝平坦化所述導電材料，去除高于所述第二絕緣層370頂部表面的導電材料，直至露出所述第二絕緣層370表面，形成第二金屬互連結構410。

本實施例中，所述第二阻擋層400為Ti層和TiN層構成的疊層結構。具體地，先采用物理氣相沉積法在所述第二通孔390的側壁和底部形成鈦層；然后采用金屬有機化學氣相沉積法在鈦層表面沉積氮化鈦層，以形成所述第二阻擋層400。

本實施例中，采用Ti層和TiN層構成的疊層結構作為第二阻擋層400，所述Ti層不僅與第二通孔390內的第二絕緣層370表面和第一阻擋層340表面具有良好的粘附性，且具有降低所述第二金屬互連結構410電阻的作用。

由于所述導電材料在所述第二絕緣層370上的襯墊能力特別弱，而對TiN的襯墊性較好，因此通過在Ti層上沉積TiN層，可以將導電材料很好的襯墊在所述第二通孔390表面，增加所述導電材料和所述第二通孔390(如圖7所示)之間的粘附性，起到了接觸孔襯墊層的作用。此外，所述TiN層作為擴散阻擋層，可以防止向所述第二通孔390內填充導電材料時所用反應物WF6與第二通孔390(如圖7所示)側壁的第二絕緣層370發(fā)生反應，也可以防止向第二通孔390內填充導電材料時所用反應物WF6與所述第二阻擋層400中的Ti層發(fā)生反應，所述反應的生成物在導電材料的沉積表面上會產生突起而成為所述第二金屬互連結構410的雜質，使所述第二金屬互連結構410的電阻偏大，甚至使各金屬互連線之間無法正常連通而導致低良率問題。

本實施例中，所述第二金屬互連結構410的材料為鎢，向所述第二通孔390內填充所述導電材料的工藝為化學氣相沉積法。所述化學氣相沉積法的工藝具體可以為：首先使用硅烷還原反應形成一層薄鎢，所述反應在133.3Pa氣壓下進行；然后再使用氫氣還原反應沉積剩余厚度的鎢，以形成導電材料，所述反應氣壓為3E3Pa至1E4Pa；最后通過化學機械研磨工藝平坦化所述導電材料直至露出所述第二絕緣層370表面，形成所述第二金屬互連結構410。

為了解決現(xiàn)有技術存在的問題，本發(fā)明還提供一種半導體結構。請繼續(xù)參考圖8，示出了本發(fā)明半導體結構一實施例的示意圖，所述半導體結構包括：

基底200，所述基底200中形成有第一絕緣層210和位于所述第一絕緣層內的第一金屬互連結構220；

金屬互連線350，位于所述基底200上且數(shù)量至少為一個，與所述第一金屬互連結構220相接觸，所述金屬互連線350包括依次位于所述第一金屬互連結構220上的導電層300和金屬互連層310；

第二絕緣層370，覆蓋所述金屬互連線350和金屬互連線350露出的所述第一絕緣層210；

第二金屬互連結構410，位于所述第二絕緣層370內，且所述第二金屬互連結構410位于所述金屬互連線350上方。

本實施例中，所述第一金屬互連結構220用于與金屬互連線350相連接，也可用于所述第二金屬互連結構410與外部或其他金屬層的電連接。所述基底200還包括：位于所述第一金屬互連結構220下方的第一金屬互連線240，用于實現(xiàn)位于同層的器件之間的互連；第一絕緣層210，覆蓋所述第一金屬互連線240，所述第一金屬互連結構220和所述第一絕緣層210之間形成有阻擋層230。

本實施例中，所述金屬互連線350用于實現(xiàn)位于同層的器件之間的互連，所述金屬互連線350包括依次位于所述第一金屬互連結構220上的導電層300和金屬互連層310。在金屬互連線350實現(xiàn)同層器件電連接時，所述導電層300與金屬互連層310相當于構成一并聯(lián)電路，位于同層的器件之間工作過程中，電流流過所述金屬互連線350時，所述導電層300可以起到電流分流作用，減小所述金屬互連層310中電流密度過大而在局部區(qū)域出現(xiàn)空洞的問題，進而避免器件或金屬互連線350性能退化或失效。

進一步，所述導電層300的電遷移率低于所述金屬互連層310的電遷移率，因此所述導電層300的電遷移失效時間較長，即使所述金屬互連層310因流經的電流過大而發(fā)生電遷移失效，所述導電層300仍可以保證器件處于不失效狀態(tài)。本實施例中，所述導電層300為鎢層，且所述鎢層的厚度為 至

當所述導電層300的厚度小于時，形成的導電層300的厚度均勻性不夠，且所述導電層300的質量和可靠性無法保證，從而難以獲得較好的分流效果；由于所述導電層300作為金屬互連線350的一部分材料，當所述導電層300的厚度大于所述金屬互連線350的電阻將升高，且對形成所述金屬互連線350的刻蝕工藝產生影響，所述導電層300不易被刻蝕。

本實施例中，所述金屬互連層310包括：依次位于所述導電層300上的粘合層320、金屬層330和第一阻擋層340。為了降低金屬互連線350的電阻，進而降低后段互連電阻電容(Resistance Capacitor，簡稱RC)延遲，本實施例中金屬層330采用的材料為AlCu合金。

本實施例中，所述粘合層320和所述第一阻擋層340均為Ti層和TiN層構成的疊層結構。通過Ti/TiN包夾AlCu合金的方式，可以保護所述金屬層330，增加所述金屬互連層310的可靠性，進而可以增加半導體器件的可靠性。

本實施例中，半導體結構還包括第二阻擋層400，位于所述第二金屬互連結構410和所述第二絕緣層370之間，所述第二阻擋層400防止所述第二金屬互連結構410與所述第二絕緣層370發(fā)生擴散反應，進而提高所述第二金屬互連結構410的形成質量。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。