本發(fā)明是有關(guān)于一種半導(dǎo)體裝置，更特別地，是有關(guān)于一種具有一埋層的半導(dǎo)體裝置。
背景技術(shù)：
：超高電壓半導(dǎo)體裝置在顯示設(shè)備、便攜設(shè)備及許多其它應(yīng)用中被廣泛地使用。超高電壓半導(dǎo)體裝置的設(shè)計(jì)目標(biāo)包括高崩潰電壓、低特定導(dǎo)通電阻，以及在室溫與高溫環(huán)境中的高可靠度。然而，當(dāng)超高電壓半導(dǎo)體裝置的尺寸縮小，要達(dá)成這些目標(biāo)變得具有挑戰(zhàn)性。技術(shù)實(shí)現(xiàn)要素：根據(jù)本發(fā)明的一實(shí)施例，一種半導(dǎo)體裝置包括一基板、一高電壓阱、一源極區(qū)域、一漏極區(qū)域以及一埋層，基板具有一第一導(dǎo)電類型，高電壓阱具有一第二導(dǎo)電類型，并設(shè)置于基板之中，源極區(qū)域設(shè)置于高電壓阱之中，漏極區(qū)域設(shè)置于高電壓阱之中，且沿著一第一方向與源極區(qū)域間隔開，埋層具有第二導(dǎo)電類型，并設(shè)置于源極區(qū)域與漏極區(qū)域之間的一區(qū)域之下。根據(jù)本發(fā)明的另一實(shí)施例，一種半導(dǎo)體裝置包括一基板、一高電壓阱、一源極區(qū)域、一漏極區(qū)域以及多個離散的埋區(qū)域，基板具有一第一導(dǎo)電類型，高電壓阱具有一第二導(dǎo)電類型，并設(shè)置于基板之中，源極區(qū)域設(shè)置于高電壓阱之中，漏極區(qū)域設(shè)置于高電壓阱之中，且沿著一第一方向與源極區(qū)域間隔開，數(shù)個離散的埋區(qū)域具有第二導(dǎo)電類型，并設(shè)置于源極區(qū)域與漏極區(qū)域之間的一區(qū)域之下。根據(jù)本發(fā)明又另一實(shí)施例，一種半導(dǎo)體裝置包括一基板、一高電壓阱、一源極區(qū)域、一漏極區(qū)域以及一埋層，基板具有一第一導(dǎo)電類型，高電壓阱具有一第二導(dǎo)電類型，并設(shè)置于基板之中，源極區(qū)域設(shè)置于高電壓阱之中，漏極區(qū)域設(shè)置于高電壓阱之中，且沿著一第一方向與源極區(qū)域間隔開， 埋層具有第二導(dǎo)電類型，并設(shè)置于基板之中，且連接至高電壓阱的一底部分，底部分是在源極區(qū)域與漏極區(qū)域之間的一區(qū)域之下。為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下：附圖說明圖1是根據(jù)本發(fā)明一實(shí)施例的具有超高電壓金屬氧化物半導(dǎo)體(UHVMOS)裝置的一集成電路的上視圖。圖2A是根據(jù)一示范實(shí)施例的一UHVMOS裝置的上視放大圖。圖2B是圖2A的UHVMOS裝置的區(qū)域A的進(jìn)一步的上視放大圖。圖2C是圖2A的UHVMOS裝置沿著圖2B的切線C-C’的剖面圖。圖2D是圖2A的UHVMOS裝置沿著圖2B的切線D-D’的剖面圖。圖3是繪示比較范例的一裝置的漏極至源極的電流-電壓特性之圖。圖4是根據(jù)一示范實(shí)施例，繪示圖2A的UHVMOS裝置的漏極至源極的電流-電壓特性之圖。圖5A是根據(jù)一示范實(shí)施例，繪示一UHVMOS裝置的第一剖面。圖5B是根據(jù)示范實(shí)施例，繪示圖5A的UHVMOS裝置的第二剖面。圖6A是根據(jù)一示范實(shí)施例，繪示一半導(dǎo)體裝置的第一剖面。圖6B是根據(jù)示范實(shí)施例，繪示圖6A的半導(dǎo)體裝置的第二剖面。圖7A是根據(jù)一示范實(shí)施例，繪示一UHVMOS裝置的第一剖面。圖7B是根據(jù)示范實(shí)施例，繪示圖7A的UHVMOS裝置的第二剖面。圖8A是根據(jù)一示范實(shí)施例，繪示一UHVMOS裝置的第一剖面。圖8B是根據(jù)示范實(shí)施例，繪示圖8A的UHVMOS裝置的第二剖面。圖9A是根據(jù)一示范實(shí)施例，繪示一UHVMOS裝置的第一剖面。圖9B是根據(jù)示范實(shí)施例，繪示圖9A的UHVMOS裝置的第二剖面。圖10是根據(jù)一示范實(shí)施例，繪示一絕緣柵雙極晶體管的剖面圖。圖11是根據(jù)一示范實(shí)施例，繪示一高電壓二極管的剖面圖。圖12是根據(jù)一示范實(shí)施例，繪示一結(jié)場效晶體管的剖面圖?！痉栒f明】100：集成電路110、120、500、600、700、800、900：超高電壓金屬氧化物半導(dǎo)體(UHVMOS)裝置130：寄生二極管140：高電壓(HV)區(qū)域150：低電壓(LV)區(qū)域200、1210：基板205、1215：第一高電壓N型阱(HVNW)206、1216：第二高電壓N型阱210、1220：第一P型阱(PW)211、1221：第二P型阱212、1222：第三P型阱213：第四P型阱215：第一N型埋層(NBL)216：第二N型埋層217：第三N型埋層220、1230：漂移區(qū)域220a、920a：第一區(qū)段220b、920b：第二區(qū)段221、1231：P型頂層222、1232：N型漸變層225、525、625、725、825、1235：離散的N+型埋區(qū)域230：絕緣層231～235、1241～1245：場氧化物部分240：柵極氧化層245：柵極層250：間隔物255、1255：第一N+區(qū)域256、1256：第二N+區(qū)域257、1257：第三N+區(qū)域260、1260：第一P+區(qū)域261、1261：第二P+區(qū)域265、1265：層間介電(ILD)層270、1270：第一金屬(M1)層275、1275：內(nèi)金屬介電(IMD)層280、1110、1280：第二金屬(M2)層310、410：橫坐標(biāo)320、420：縱坐標(biāo)330、430、350、450：虛線341～344、441～444：曲線921：離散的P型頂層922：離散的N型漸變層1000：絕緣柵雙極晶體管(IGBT)1010：P+區(qū)域1100：高電壓(HV)二極管1112：第一M2部分1114：第二M2部分1200：結(jié)場效晶體管(JFET)1225：N型埋層1240：場氧化物層A：區(qū)域C-C’、D-D’：切線具體實(shí)施方式現(xiàn)將參照本實(shí)施例的詳細(xì)描述部分，其范例是繪示于所附的圖式中。將盡可能地，相同的參考標(biāo)號在所有圖式中代表相同或相似的部分。圖1是根據(jù)一示范實(shí)施例的具有超高電壓金屬氧化物半導(dǎo)體(Ultra-HighVoltageMetal-Oxide-Semiconductor，UHVMOS)裝置的一集成電路(IntegratedCircuit，IC)100的上視圖。如圖1所示，集成電路100包括二個UHVMOS裝置110及120，以及一寄生二極管130。一高電壓(HighVoltage，HV)區(qū)域140是設(shè)置于UHVMOS裝置110及120、以及 寄生二極管130所圍繞的一區(qū)域的內(nèi)部。一低電壓(LowVoltage，LV)區(qū)域150是設(shè)置于HV區(qū)域140的左側(cè)及下側(cè)，如圖1所示。UHVMOS裝置110及120具有類似的結(jié)構(gòu)，但具有不同的操作電壓，例如柵極電壓、源極電壓、漏極電壓、以及體電壓(bulkvoltage)。UHVMOS裝置110及120皆具有相對高的崩潰電壓(高于500伏特)。半導(dǎo)體裝置，例如是低電壓金屬氧化物半導(dǎo)體(Low-VoltageMetal-Oxide-Semiconductor，LVMOS)裝置、雙極型結(jié)晶體管(BipolarJunctionTransistors，BJTs)、電容、電阻等，可形成于HV區(qū)域140之中。舉例而言，以高于500伏特的高電壓操作來說，形成于HV區(qū)域140之中的半導(dǎo)體裝置被連接至高于500伏特的參考接地電壓。相似地，例如是LVMOS裝置、BJTs、電容、電阻等半導(dǎo)體裝置可形成于LV區(qū)域150之中。舉例而言，以約為5伏特或15伏特的低電壓操作來說，形成于LV區(qū)域150之中的半導(dǎo)體裝置被連接至約為0伏特的接地電壓。圖2A是根據(jù)一示范實(shí)施例的UHVMOS裝置110的上視放大圖。圖2B是圖2A的UHVMOS裝置110的區(qū)域A的進(jìn)一步的上視放大圖。圖2C是圖2A的UHVMOS裝置110沿著圖2B的切線C-C’的剖面圖。圖2D是圖2A的UHVMOS裝置110沿著圖2B的切線D-D’的剖面圖。由于UHVMOS裝置120的結(jié)構(gòu)是類似于UHVMOS裝置110的結(jié)構(gòu)，便不提供UHVMOS裝置120的結(jié)構(gòu)另外的描述。參考圖2A至圖2D，UHVMOS裝置110是提供于一P型基板(P-sub)200上方?；?00可由一P型主體硅材料、一P型外延層、或一P型絕緣體上硅(Silicon-On-Insulator，SOI)材料所形成。一第一高電壓N型阱(High-VoltageN-Well，HVNW)205及一第二高電壓N型阱206是設(shè)置在基板200之中。第一高電壓N型阱205是與第二高電壓N型阱206間隔開且電性隔離。一第一P型阱(P-Well，PW)210是設(shè)置在第一高電壓N型阱205之中，并延伸至第一高電壓N型阱205的底部。一第二P型阱211與一第三P型阱212是設(shè)置在基板200之中，并位于第一高電壓N型阱205與第二高電壓N型阱206之間。一第四P型阱213是設(shè)置在基板200中，并與第一高電壓N型阱205的左側(cè)鄰接，第一高電壓N型阱205的左側(cè)是與右 側(cè)相對，右側(cè)為靠近第二高電壓N型阱206的一側(cè)。第二P型阱211是與第一高電壓N型阱205的右側(cè)鄰接，第三P型阱212是與第二高電壓N型阱206的左側(cè)鄰接。第二P型阱211與第三P型阱212是間隔于彼此，以電性隔離第一高電壓N型阱205與第二高電壓N型阱206。雖然繪示于圖2A至圖2D中的UHVMOS裝置110只包括第二P型阱211與第三P型阱212，以電性隔離第一高電壓N型阱205與第二高電壓N型阱206，然UHVMOS裝置110可包括多于二個的P型阱設(shè)置在第一高電壓N型阱205與第二高電壓N型阱206之間，以電性隔離第一高電壓N型阱205與第二高電壓N型阱206。一第一N型埋層(N-typeBuriedLayer，NBL)215是形成于基板200之中，并垂直交疊(沿著如圖2A至圖2D中所示的Z方向)與連接至第一P型阱210的底部分。一第二N型埋層216是形成于基板200之中，并垂直交疊與連接至第一高電壓N型阱205的右側(cè)底部分，如圖2C及圖2D中所示。一第三N型埋層217是形成于基板200之中，并垂直交疊與連接至第二高電壓N型阱206的底部分。一漂移區(qū)域220是設(shè)置于第一高電壓N型阱205之中，并與第一P型阱210間隔開。漂移區(qū)域220包括多個交替排列(沿著如圖2A至圖2D中所示的Y方向)的第一區(qū)段220a及第二區(qū)段220b。各個第一區(qū)段220a包括一P型頂層221及一N型漸變層222，N型漸變層222形成于P型頂層221的頂部上方。各個第二區(qū)段220b并不包括任何的P型頂層與N型漸變層。如圖2A、圖2B及圖2D所示，多個離散的N+型埋區(qū)域225是形成于基板200之中，且在漂移區(qū)域220下方的一區(qū)域中。這些離散的N+型埋區(qū)域225是沿著Y方向與X方向間隔于彼此。這些離散的N+型埋區(qū)域225被連接至第一高電壓N型阱205的底部分。這些離散的N+型埋區(qū)域225是垂直交疊于漂移區(qū)域220的第二區(qū)段220b。N+型埋區(qū)域225的尺寸，以及相鄰的N+型埋區(qū)域225之間的間隔是由各種設(shè)計(jì)考慮所決定的變量。舉例來說，但非用以限制本發(fā)明，在一示范實(shí)施例中，每個N+型埋區(qū)域225具有約為1微米的直徑，且在相鄰的區(qū)域225之間具有約4微米的間隔。N+型埋區(qū)域225的摻雜濃度是基于N+型埋區(qū)域225的尺寸及間隔、第一 高電壓N型阱205的摻雜濃度、以及UHVMOS裝置110的目標(biāo)崩潰電壓所決定。舉例來說，N+型埋區(qū)域225可以約為1016至1017atoms/cm3的濃度摻雜一N型摻雜物(例如砷或銻)。一絕緣層230是設(shè)置在基板200之上。絕緣層230可由場氧化物(FOX)所形成。在下文中，絕緣層230以場氧化物層230稱之。場氧化物層230包括第一至第五場氧化物部分231至235。第一場氧化物部分231覆蓋第二高電壓N型阱206的右側(cè)部分。第二場氧化物部分232覆蓋第一高電壓N型阱205的右側(cè)邊緣部分、第二P型阱211、第三P型阱212、第二P型阱211與第三P型阱212之間的間隔、以及第二高電壓N型阱206的左側(cè)邊緣部分。第三場氧化物部分233覆蓋漂移區(qū)域220。第四場氧化物部分234覆蓋第一高電壓N型阱205的左側(cè)邊緣部分、第一P型阱210的左側(cè)邊緣部分、以及第四P型阱213的右側(cè)邊緣部分。第五場氧化物部分235覆蓋第四P型阱213的左側(cè)邊緣部分。一柵極氧化層240是設(shè)置在基板200之上，覆蓋第一P型阱210的右側(cè)邊緣部分以及第一P型阱210與第三場氧化物部分233之間的間隔。由例如是多晶硅(poly)所形成的一柵極層245是設(shè)置在基板200之上，覆蓋柵極氧化層240以及第三場氧化物部分233的左側(cè)部分。間隔物250是設(shè)置于柵極層245的側(cè)壁上方。一第一N+區(qū)域255是設(shè)置于第一場氧化物部分231與第二場氧化物部分232之間的第二高電壓N型阱206之中。一第二N+區(qū)域256是設(shè)置于第二場氧化物部分232與第三場氧化物部分233之間的第一高電壓N型阱205之中。第二N+區(qū)域256構(gòu)成UHVMOS裝置110的一漏極(D)區(qū)域。在下文中，第二N+區(qū)域256以漏極區(qū)域256稱之。一第三N+區(qū)域257是設(shè)置于與柵極氧化層240的左側(cè)邊緣部分相鄰的第一P型阱210的右側(cè)部分之中。第三N+區(qū)域257構(gòu)成UHVMOS裝置110的一源極(S)區(qū)域。在下文中，第三N+區(qū)域257以源極區(qū)域257稱之。一第一P+區(qū)域260是設(shè)置于第一P型阱210的左側(cè)部分之中，并與第三N+區(qū)域257的左側(cè)邊緣部分相鄰。第一P+區(qū)域260構(gòu)成UHVMOS裝置110的一主體(B)區(qū)域。在下文中，第一P+區(qū)域260以主體區(qū)域260稱之。一第二P+區(qū)域261是設(shè)置于第四P型阱213之中，并位于第四場氧 化物部分234與第五場氧化物部分235之間。第二P+區(qū)域261提供一連接至基板200。在下文中，第二P+區(qū)域261以P型基板區(qū)域261稱之。一層間介電(InterLayerDielectric，ILD)層265是設(shè)置在基板200之上，并具有穿孔，以提供第一N+區(qū)域255、漏極區(qū)域256、柵極層245、源極區(qū)域257、主體區(qū)域260、及P型基板區(qū)域261各自的接觸點(diǎn)。一第一金屬(M1)層270是設(shè)置于層間介電層265之上，并包括各別連接至第一N+區(qū)域255、漏極區(qū)域256、柵極層245、源極區(qū)域257、主體區(qū)域260、及P型基板區(qū)域261的電性隔離部分。一內(nèi)金屬介電(Inter-MetalDielectric，IMD)層275是設(shè)置在第一金屬層270之上，并具有各自對應(yīng)至第一金屬層270的電性隔離部分的穿孔(所謂的「通孔」)。一第二金屬(M2)層280是設(shè)置于內(nèi)金屬介電層275之上，并包括各自連接至第一金屬層270的電性隔離部分的電性隔離部分。圖3是繪示構(gòu)成比較范例的一UHVMOS裝置的漏極至源極的電流-電壓特性之圖。除了比較范例的裝置并不包括數(shù)個離散的N+型埋區(qū)域225之外，比較范例的裝置具有類似于圖2A至圖2D中所示的UHVMOS裝置110的結(jié)構(gòu)。在圖3中，橫坐標(biāo)310代表漏極至源極電壓Vd(伏特)，亦即施加在裝置的漏極區(qū)域與源極區(qū)域之間的電壓，而縱坐標(biāo)320代表漏極至源極電流Id(安培)，亦即流經(jīng)裝置的漏極區(qū)域與源極區(qū)域之間的電流。虛線330代表線性區(qū)域和飽和區(qū)域之間的邊界。也就是說，線性區(qū)域是位于線330的左側(cè)，飽和區(qū)域是位于線330的右側(cè)。在漏極至源極電流Id的量測期間，漏極至源極電壓Vd從0至600伏特間改變。曲線341代表固定柵極至源極電壓Vg(亦即施加在裝置的柵極層與源極區(qū)域之間的電壓)為5伏特所量測的漏極至源極電流Id。曲線342代表固定柵極至源極電壓Vg為10伏特所量測的漏極至源極電流Id。曲線343代表固定柵極至源極電壓Vg為15伏特所量測的漏極至源極電流Id。曲線344代表固定柵極至源極電壓Vg為20伏特所量測的漏極至源極電流Id。圖4是根據(jù)一示范實(shí)施例，繪示構(gòu)成UHVMOS裝置110的漏極至源極的電流-電壓特性之圖。在圖4中，橫坐標(biāo)410代表漏極至源極電壓Vd(伏特)，亦即施加在漏極區(qū)域256與源極區(qū)域257之間的電壓，而縱坐標(biāo)420代表漏極至源極電流Id(安培)，亦即流經(jīng)漏極區(qū)域256與源極區(qū) 域257之間的電流。虛線430代表線性區(qū)域和飽和區(qū)域之間的邊界。也就是說，線性區(qū)域是位于線430的左側(cè)，飽和區(qū)域是位于線430的右側(cè)。在漏極至源極電流Id的量測期間，漏極至源極電壓Vd從0至600伏特間改變。曲線441代表固定柵極至源極電壓Vg為5伏特所量測的漏極至源極電流Id。曲線442代表固定柵極至源極電壓Vg為10伏特所量測的漏極至源極電流Id。曲線443代表固定柵極至源極電壓Vg為15伏特所量測的漏極至源極電流Id。曲線444代表固定柵極至源極電壓Vg為20伏特所量測的漏極至源極電流Id。根據(jù)圖3，當(dāng)比較范例的裝置在線性區(qū)域中操作時，柵極至源極電壓Vg為5伏特的漏極至源極的電流-電壓曲線(如虛線350所圈起的區(qū)域中的曲線341所示)是平滑的，而柵極至源極電壓值Vg為10伏特、15伏特及20伏特的漏極至源極的電流-電壓曲線(如虛線350所圈起的區(qū)域中的曲線342、343及344所示)是受阻的。也就是說，當(dāng)漏極至源極電壓值Vd低于60伏特時，柵極至源極電壓值Vg為10伏特、15伏特及20伏特的漏極至源極電流Id是低于柵極至源極電壓值Vg為5伏特的漏極至源極電流Id。相反地，根據(jù)圖4，當(dāng)公開的實(shí)施例的UHVMOS裝置110在線性區(qū)域中操作時，柵極至源極電壓值Vg為5伏特、10伏特、15伏特及20伏特的漏極至源極的電流-電壓曲線(如虛線450所圈起的區(qū)域中的曲線441、442、443及444所示)是平滑的。因此，公開的實(shí)施例的UHVMOS裝置110的漏極至源極的電流-電壓特性，相較于比較范例的裝置的漏極至源極的電流-電壓特性得到了改善。原因在于：在揭露實(shí)施例的UHVMOS裝置110中，由于數(shù)個離散的N+型埋區(qū)域225的存在，使漏極區(qū)域256與源極區(qū)域257之間的電子傳遞得更為平順。下表1歸納了構(gòu)成比較范例的裝置以及根據(jù)本發(fā)明的一實(shí)施例構(gòu)成的UHVMOS裝置110的電性數(shù)值。表1比較范例UHVMOS裝置110Vt(V)1.321.33Idlin(μA)338379BV(V)820810表1中，Vt代表比較范例的裝置以及UHVMOS裝置110各別的閾值電壓。閾值電壓Vt是使用最大轉(zhuǎn)移電導(dǎo)(maximumtransconductance，maxgm)法來決定。根據(jù)最大轉(zhuǎn)移電導(dǎo)法，裝置的閾值電壓Vt相當(dāng)于裝置的轉(zhuǎn)移電導(dǎo)對柵極至源極電壓(gm-Vg)特性取其最大一階導(dǎo)數(shù)(斜率)的點(diǎn)線性外推的柵極電壓軸截距，轉(zhuǎn)移電導(dǎo)(gm)是將漏極至源極電壓Vd維持固定時，漏極至源極電流Id變量與柵極至源極電壓Vg變量的比值，亦即gm=∂Id∂Vg.]]>表1中，Idlin代表比較范例的裝置以及UHVMOS裝置110各別的線性區(qū)域漏極至源極電流(亦即在線性區(qū)域的漏極源極電流)。線性區(qū)域漏極至源極電流Idlin是當(dāng)漏極至源極電壓Vd為1伏特，且柵極至源極電壓Vg為15伏特時所量測的漏極至源極電流Id。表1中，BV代表比較范例的裝置以及UHVMOS裝置110各別的截止崩潰電壓。截止崩潰電壓BV是當(dāng)漏極至源極電壓Vd從0伏特增加，且柵極至源極電壓Vg為0伏特時，漏極至源極電流Id達(dá)到1微安培的漏極至源極電壓Vd的數(shù)值。根據(jù)表1，比較范例的裝置以及揭露實(shí)施例的UHVMOS裝置110具有類似的閾值電壓Vt以及截止崩潰電壓BV。然而，揭露實(shí)施例的UHVMOS裝置110的線性區(qū)域漏極至源極電流Idlin是高于比較范例的裝置。因此，UHVMOS裝置110的導(dǎo)通電阻是低于比較范例的裝置。雖上述實(shí)施例是針對圖2A至圖2D所示的N型UHVMOS裝置110，然所屬領(lǐng)域的技術(shù)人員現(xiàn)將理解，所揭露的概念同樣能應(yīng)用至P型UHVMOS裝置，其中所有的元件具有與N型UHVMOS裝置110相反的導(dǎo)電型態(tài)。雖上述實(shí)施例的UHVMOS裝置110的絕緣層230是由場氧化物所制成，然絕緣層230可由其他合適的介電絕緣結(jié)構(gòu)所制成，例如是一淺溝道隔離(ShallowTrenchIsolation，STI)結(jié)構(gòu)。雖上述實(shí)施例的UHVMOS裝置110具有二層金屬層，亦即第一金屬 層270及第二金屬層280，然所屬領(lǐng)域的技術(shù)人員現(xiàn)將理解，所揭露的概念同樣能應(yīng)用至只具有一層金屬層或多于二層金屬層的UHVMOS裝置。雖上述實(shí)施例的UHVMOS裝置110中的離散的N+型埋區(qū)域225垂直交疊于飄移區(qū)域220的第二區(qū)段220b，然離散的N+型埋區(qū)域可垂直交疊于飄移區(qū)域220的第一區(qū)段220a。圖5A是根據(jù)一示范實(shí)施例，繪示一UHVMOS裝置500的第一剖面。圖5B是根據(jù)示范實(shí)施例，繪示UHVMOS裝置500的第二剖面。第一剖面及第二剖面是沿著圖5A及圖5B所示的Y方向交替地排列。根據(jù)圖5A及圖5B，除了UHVMOS裝置500包括垂直交疊于飄移區(qū)域220的第一區(qū)段220A的多個離散的N+型埋區(qū)域525之外，UHVMOS裝置500具有類似于UHVMOS裝置110的結(jié)構(gòu)。類似于UHVMOS裝置110中的離散的N+型埋區(qū)域225，UHVMOS裝置500中的數(shù)個離散的N+型埋區(qū)域525是沿著UHVMOS裝置500的Y方向與X方向間隔于彼此。這些離散的N+型埋區(qū)域525被連接至第一高電壓N型阱205的底部分。雖上述實(shí)施例是針對圖5A及圖5B所示的UHVMOS裝置500，然所屬領(lǐng)域的技術(shù)人員現(xiàn)將理解，所揭露的概念同樣能應(yīng)用至其他半導(dǎo)體裝置。圖6A是根據(jù)一示范實(shí)施例，繪示一半導(dǎo)體裝置600的第一剖面。圖6B是根據(jù)示范實(shí)施例，繪示半導(dǎo)體裝置600的第二剖面。第一剖面及第二剖面是沿著圖6A及圖6B所示的Y方向交替地排列。根據(jù)圖6A及圖6B，除了裝置600沒有包括飄移區(qū)域220之外，裝置600具有類似于UHVMOS裝置110的結(jié)構(gòu)。裝置600包括多個離散的N+型埋區(qū)域625，離散的N+型埋區(qū)域625是沿著Y方向與X方向間隔于彼此。這樣，數(shù)個離散的N+型埋區(qū)域625僅示于圖6B，其繪示裝置600的第二剖面。這些離散的N+型埋區(qū)域625被連接至第一高電壓N型阱205的底部分。雖上述實(shí)施例的UHVMOS裝置600中的離散的N+型埋區(qū)域625是設(shè)置在基板200之中，并連接至第一高電壓N型阱205的底部分，然離散的N+型埋區(qū)域可設(shè)置在第一高電壓N型阱205之中。圖7A是根據(jù)一示范實(shí)施例，繪示一UHVMOS裝置700的第一剖面。圖7B是根據(jù)示范實(shí)施例，繪示UHVMOS裝置700的第二剖面。第一剖面及第二剖面是沿著圖7A及圖7B所示的Y方向交替地排列。根據(jù)圖7A 及圖7B，除了UHVMOS裝置700包括多個離散的N+型埋區(qū)域725在第一高電壓N型阱205中的飄移區(qū)域220之下的區(qū)域中之外，UHVMOS裝置700具有類似于UHVMOS裝置110的結(jié)構(gòu)。這些離散的N+型埋區(qū)域725垂直交疊于飄移區(qū)域220的第二區(qū)段220b。雖上述實(shí)施例的UHVMOS裝置700中的數(shù)個離散的N+型埋區(qū)域725是沿著Y方向與X方向間隔于彼此，然離散的N+型埋區(qū)域可只沿著Y方向間隔于彼此。圖8A是根據(jù)一示范實(shí)施例，繪示一UHVMOS裝置800的第一剖面。圖8B是根據(jù)示范實(shí)施例，繪示UHVMOS裝置800的第二剖面。第一剖面及第二剖面是沿著圖8A及圖8B所示的Y方向交替地排列。根據(jù)圖8A及圖8B，除了UHVMOS裝置800包括沿著Y方向間隔與彼此的多個離散的N+型埋區(qū)域825于基板200中之外，UHVMOS裝置800具有類似于UHVMOS裝置110的結(jié)構(gòu)。每個離散的N+型埋區(qū)域825沿著X方向延伸，且垂直交疊于飄移區(qū)域220對應(yīng)的第二區(qū)段220b。這些離散的N+型埋區(qū)域825是設(shè)置在飄移區(qū)域220之下的區(qū)域中，并連接至第一高電壓N型阱205的底部分。雖上述實(shí)施例的UHVMOS裝置800中的P型頂層221與N型漸變層222是沿著X方向延伸，然UHVMOS裝置可包括沿著X方向間隔與彼此的多個離散的P型頂層與多個離散的N型漸變層。圖9A是根據(jù)一示范實(shí)施例，繪示一UHVMOS裝置900的第一剖面。圖9B是根據(jù)示范實(shí)施例，繪示UHVMOS裝置900的第二剖面。第一剖面及第二剖面是沿著圖9A及圖9B所示的Y方向交替地排列。根據(jù)圖9A及圖9B，除了UHVMOS裝置900的飄移區(qū)域的各個第一區(qū)段920a包括沿著圖9A及圖9B所示的X方向間隔于彼此的多個離散的P型頂層921、以及設(shè)置在對應(yīng)的離散的P型頂層921的頂部的多個離散的N型漸變層922之外，UHVMOS裝置900具有類似于UHVMOS裝置110的結(jié)構(gòu)。各個第二區(qū)段920b沒有包括任何的P型頂層或N型漸變層。所屬領(lǐng)域的技術(shù)人員亦將理解，所揭露的概念能應(yīng)用至其他半導(dǎo)體裝置，例如是絕緣柵雙極晶體管(Insulated-GateBipolarTransistor，IGBT)裝置、高電壓二極管與結(jié)場效晶體管(JunctionField-EffectTransistors，JFET)。圖10是根據(jù)一示范實(shí)施例，繪示一絕緣柵雙極晶體管(IGBT)1000的剖面圖。除了UHVMOS裝置110的第二N+區(qū)域256是由P+區(qū)域1010所取代之外，絕緣柵雙極晶體管1000具有類似于UHVMOS裝置110的結(jié)構(gòu)。在圖10中所示的絕緣柵雙極晶體管1000中，P+區(qū)域1010構(gòu)成一集極(C)區(qū)域，第三N+區(qū)域257構(gòu)成一源極(S)區(qū)域，第一P+區(qū)域260構(gòu)成一射極(E)區(qū)域。圖11是根據(jù)一示范實(shí)施例，繪示一高電壓(HV)二極管1100的剖面圖。除了一第二金屬(M2)層1110包括一第一M2部分1112及一第二M2部分1114之外，高電壓二極管1100具有類似于UHVMOS裝置110的結(jié)構(gòu)，其中第一M2部分1112與第一N+區(qū)域255及漏極區(qū)域256導(dǎo)電接觸，第二M2部分1114與柵極層245、源極區(qū)域257、主體區(qū)域260及P型基板區(qū)域261導(dǎo)電接觸。第一M2部分1112構(gòu)成高電壓二極管1100的一N型終端，第二M2部分1114構(gòu)成高電壓二極管1100的一P型終端。圖12是根據(jù)一示范實(shí)施例，繪示一結(jié)場效晶體管(JFET)1200的剖面圖。結(jié)場效晶體管1200是提供在一P型基板(P-sub)1210上方。一第一高電壓N型阱(HVNW)1215與一第二高電壓N型阱1216是設(shè)置在基板1210之中，并間隔于彼此。一第一P型阱1220是設(shè)置在基板1210中，并與第一高電壓N型阱1215的左側(cè)相鄰。一第二P型阱1221與一第三P型阱1222是設(shè)置在基板1210中，并位于第一高電壓N型阱1215與第二高電壓N型阱1216之間。第二P型阱1221是與第一高電壓N型阱1215的右側(cè)相鄰，第三P型阱1222是與第二高電壓N型阱1216的左側(cè)相鄰。第二P型阱1221與第三P型阱1222是間隔于彼此，以電性隔離第一高電壓N型阱1215與第二高電壓N型阱1216。一N型埋層1225是形成于基板1210之中。N型埋層1225垂直交疊并連接至第一高電壓N型阱1215的右側(cè)底部分。一飄移區(qū)域1230是設(shè)置在第一高電壓N型阱1215之中。飄移區(qū)域1230包括多個第一區(qū)段與第二區(qū)段，數(shù)個第一區(qū)段與第二區(qū)段是沿著圖12中所示的Y方向交替地排列。每個第一區(qū)段包括一P型頂層1231與一N型漸變層1232，N型漸變層1232形成于P型頂層1231的頂部上方。每 個第二區(qū)段并不包括任何的P型頂層或N型漸變層。雖圖12僅繪示一個第一區(qū)段的剖面視圖，然除了第一高電壓N型阱1215在第二區(qū)段的剖面視圖中形成飄移區(qū)域1230的整體之外，第二區(qū)段的剖面視圖是類似于第一區(qū)段。多個離散的N+型埋區(qū)域1235是形成于基板1210之中，并在飄移區(qū)域1230下方的區(qū)域中。這些離散的N+型埋區(qū)域1235是沿著圖12所示的Y方向與X方向間隔于彼此。這些離散的N+型埋區(qū)域1235被連接至第一高電壓N型阱1215的一底部分，并垂直交疊于漂移區(qū)域1230的第一區(qū)段。一場氧化物層1240是設(shè)置于基板1210之上。場氧化物層1240包括第一至第五場氧化物部分1241至1245。第一場氧化物部分1241覆蓋第二高電壓N型阱1216的右側(cè)部分。第二場氧化物部分1242覆蓋第一高電壓N型阱1215的右側(cè)邊緣部分、第二P型阱1221、第三P型阱1222、第二P型阱1221與第三P型阱1222之間的間隔、以及第二高電壓N型阱1216的左側(cè)邊緣部分。第三場氧化物部分1243覆蓋漂移區(qū)域1230。第四場氧化物部分1244覆蓋第一高電壓N型阱1215的左側(cè)邊緣部分以及第一P型阱1220的右側(cè)邊緣部分。第五場氧化物部分1245覆蓋第第一P型阱1220的左側(cè)邊緣部分。一第一N+區(qū)域1255是設(shè)置在第二高電壓N型阱1216當(dāng)中，并位于第一場氧化物部分1241與第二場氧化物部分1242之間。一第二N+區(qū)域1256是設(shè)置在第一高電壓N型阱1215當(dāng)中，并位于第二場氧化物部分1242與第三場氧化物部分1243之間。第二N+區(qū)域1256構(gòu)成結(jié)場效晶體管1200的一漏極(D)區(qū)域。在下文中，第二N+區(qū)域1256以一漏極區(qū)域1256稱之。一第三N+區(qū)域1257是設(shè)置于與第四場氧化物部分1244的右側(cè)邊緣部分相鄰的第一高電壓N型阱1215之中。第三N+區(qū)域1257構(gòu)成結(jié)場效晶體管1200的一源極(S)區(qū)域。在下文中，第三N+區(qū)域1257以一源極區(qū)域1257稱之。一第一P+區(qū)域1260是設(shè)置在第一高電壓N型阱1215當(dāng)中，并位于第三N+區(qū)域1257與漂移區(qū)域1230之間。第一P+區(qū)域1260是與源極1257及漂移區(qū)域1230間隔開，并構(gòu)成結(jié)場效晶體管1200的一柵極(G)區(qū)域。在下文中，第一P+區(qū)域1260以一柵極區(qū)域1260稱之。一第二P+區(qū)域1261 是設(shè)置于第一P型阱1220當(dāng)中，并位于第四場氧化物部分1244與第五場氧化物部分1245之間。第二P+區(qū)域1261提供一連接至基板1210。在下文中，第二P+區(qū)域1261以P型基板區(qū)域1261稱之。一層間介電(InterLayerDielectric，ILD)層1265是設(shè)置在基板1210之上，并具有穿孔，以提供第一N+區(qū)域1255、漏極區(qū)域1256、柵極區(qū)域160、源極區(qū)域1257及P型基板區(qū)域1261各自的接觸點(diǎn)。一第一金屬(M1)層1270是設(shè)置于層間介電層1265之上，并包括各別連接至第一N+區(qū)域1255、漏極區(qū)域1256、柵極區(qū)域160、源極區(qū)域1257及P型基板區(qū)域1261的電性隔離部分。一內(nèi)金屬介電(Inter-MetalDielectric，IMD)層1275是設(shè)置在第一金屬層1270之上，并具有各自對應(yīng)至第一金屬層1270的電性隔離部分的穿孔(所謂的「通孔」)。一第二金屬(M2)層1280是設(shè)置于內(nèi)金屬介電層1275之上，并包括各自連接至第一金屬層1270的電性隔離部分的電性隔離部分。上述的實(shí)施例中的半導(dǎo)體裝置可在各種應(yīng)用中實(shí)施，舉例來說，例如是發(fā)光二極管(LightEmittingDiode，LED)照明、節(jié)能燈具、穩(wěn)壓器應(yīng)用以及馬達(dá)驅(qū)動應(yīng)用。綜上所述，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬
技術(shù)領(lǐng)域：
中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求范圍所界定的為準(zhǔn)。當(dāng)前第1頁1 2 3