本發(fā)明涉及一種多元件封裝體及其制造方法。

背景技術(shù)：

隨著半導(dǎo)體元件制造技術(shù)演進(jìn)，半導(dǎo)體元件的電路密度不斷增加且元件尺寸也進(jìn)一步微縮，以得到高集成密度的半導(dǎo)體元件。如此一來(lái)，在半導(dǎo)體元件的尺寸減少與密度增加的情況下，對(duì)于封裝技術(shù)的要求也對(duì)應(yīng)地漸驅(qū)嚴(yán)苛。近年來(lái)隨著對(duì)尺寸更小的電子裝置需求的成長(zhǎng)，對(duì)于半導(dǎo)體晶片需要更創(chuàng)新的封裝技術(shù)。

通常會(huì)制備多個(gè)元件于晶圓上，并以切割工藝將晶圓上的多個(gè)元件分離成獨(dú)立的晶片。此些晶片會(huì)置放于乘載基板上，再進(jìn)行封裝工藝以集成多個(gè)晶片于一個(gè)封裝體中。然而，在置放晶片于乘載基板上的過(guò)程中會(huì)產(chǎn)生震動(dòng)，使得晶片易產(chǎn)生斷線或損壞的問(wèn)題并降低了封裝體的良率。此外，使用乘載基板需耗費(fèi)額外的成本，此更降低了封裝工藝的效率。據(jù)此，業(yè)界亟需一種新穎的封裝體結(jié)構(gòu)及其制備方法以解決上述的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種多元件封裝體及其制造方法，省略乘載基板的使用降低了多元件封裝體的成本，從而封裝工藝的效率更大幅增加并提升了多元件封裝體的良率。

本發(fā)明的一實(shí)施例是提供一種多元件封裝體，其包含基板、至少兩個(gè)元件區(qū)域、第一重布局層、外部晶片、多個(gè)第一連接件與導(dǎo)電接觸。此兩個(gè)元件區(qū)域是自基板形成，且基板具有相對(duì)的第一表面與第二表面。第一重布局層設(shè)置于第一表面上并電性連接至此兩個(gè)元件區(qū)域，而外部晶片設(shè)置于第一重布局層上。此些第一連接件設(shè)置于第一重布局層與外部晶片之間，以連接第一重布局層與外部晶片。導(dǎo)電接觸則自基板的第二表面朝第一表面延伸以電性連接元件區(qū)域。

根據(jù)本發(fā)明一個(gè)或多個(gè)實(shí)施方式，多元件封裝體還包含多個(gè)第二連接件設(shè)置于第二表面下，且每個(gè)第二連接件接觸導(dǎo)電接觸。

根據(jù)本發(fā)明一個(gè)或多個(gè)實(shí)施方式，多元件封裝體還包含封膠層覆蓋外部晶片與第一重布局層。

根據(jù)本發(fā)明一個(gè)或多個(gè)實(shí)施方式，第二連接件的直徑大于第一連接件的直徑。

根據(jù)本發(fā)明一個(gè)或多個(gè)實(shí)施方式，第一連接件與第二連接件為焊球或焊接凸塊。

根據(jù)本發(fā)明一個(gè)或多個(gè)實(shí)施方式，多元件封裝體還包含第二重布局層設(shè)置于第二表面下，以及多個(gè)第二連接件設(shè)置于第二重布局層下。

根據(jù)本發(fā)明一個(gè)或多個(gè)實(shí)施方式，第一重布局層與第二重布局層各包含多個(gè)金屬層與多個(gè)導(dǎo)電柱，此些金屬層于介電層中呈平行排列，而導(dǎo)電柱則電性連接相鄰的兩個(gè)金屬層。

根據(jù)本發(fā)明一個(gè)或多個(gè)實(shí)施方式，元件區(qū)域包含半導(dǎo)體元件、層間介電層、內(nèi)金屬介電層與金屬內(nèi)連結(jié)構(gòu)。層間介電層覆蓋半導(dǎo)體元件，而內(nèi)金屬介電層位于層間介電層上。金屬內(nèi)連結(jié)構(gòu)則貫穿層間介電層與內(nèi)金屬介電層，且金屬內(nèi)連結(jié)構(gòu)中的最上層金屬層作為元件區(qū)域的導(dǎo)電墊。

根據(jù)本發(fā)明一個(gè)或多個(gè)實(shí)施方式，導(dǎo)電接觸接觸元件區(qū)域的導(dǎo)電墊。

根據(jù)本發(fā)明一個(gè)或多個(gè)實(shí)施方式，半導(dǎo)體元件為記憶體元件。

本發(fā)明的一實(shí)施例是提供一種多元件封裝體，其包含基板、至少兩個(gè)元件區(qū)域、第一重布局層、外部晶片、第二重布局層與導(dǎo)電接觸。此兩個(gè)元件區(qū)域設(shè)置于基板中，第一重布局層設(shè)置于基板上，而第二重布局層設(shè)置于基板下。外部晶片設(shè)置于第一重布局層上，而導(dǎo)電接觸通過(guò)元件區(qū)域以連接第二重布局層與元件區(qū)域。

本發(fā)明的一實(shí)施例是提供一種多元件封裝體的制備方法，其包含下列步驟。先提供晶圓，其具有相對(duì)的第一表面與第二表面，以及至少兩個(gè)元件區(qū)域于晶圓中。接著在第一表面上形成第一重布局層，且第一重布局層電性連接至兩個(gè)元件區(qū)域。再于第一重布局層上形成多個(gè)第一連接件，并配置外部晶片于此些第一連接件上，以使外部晶片借由此些第一連接件電性連接至第一重布局層。還形成導(dǎo)電接觸自第二表面朝第一表面延伸，以使導(dǎo)電 接觸電性連接至元件區(qū)域。

根據(jù)本發(fā)明一個(gè)或多個(gè)實(shí)施方式，多元件封裝體的制備方法還包含下列步驟。形成封膠層覆蓋外部晶片，并在封膠層上形成暫時(shí)粘著層。接著在薄化晶圓后移除暫時(shí)粘著層。

根據(jù)本發(fā)明一個(gè)或多個(gè)實(shí)施方式，多元件封裝體的制備方法還包含在第二表面下形成多個(gè)第二連接件，且第二連接件的直徑大于第一連接件的直徑。

根據(jù)本發(fā)明一個(gè)或多個(gè)實(shí)施方式，多元件封裝體的制備方法還包含沿著一切割道切割晶圓以形成多元件封裝體。

根據(jù)本發(fā)明一個(gè)或多個(gè)實(shí)施方式，形成導(dǎo)電接觸自第二表面朝第一表面延伸包含下列步驟。移除部分的晶圓以形成穿孔暴露元件區(qū)域的導(dǎo)電墊，接著填充導(dǎo)電材料至穿孔中以形成導(dǎo)電接觸。

根據(jù)本發(fā)明一個(gè)或多個(gè)實(shí)施方式，多元件封裝體的制備方法還包含下列步驟。在第二表面下形成第二重布局層，且第二重布局層電性連接至此些導(dǎo)電接觸，之后還在第二重布局層下形成多個(gè)第二連接件。

根據(jù)本發(fā)明一個(gè)或多個(gè)實(shí)施方式，多元件封裝體的制備方法還包含沿著一切割道切割晶圓以形成多元件封裝體。

根據(jù)本發(fā)明一個(gè)或多個(gè)實(shí)施方式，在第一表面上形成第一重布局層包含下列步驟。先沉積介電材料覆蓋第一表面，并移除部分的介電材料以形成多個(gè)開口暴露晶圓中的此些元件區(qū)域。之后形成多個(gè)導(dǎo)電柱于此些開口中，并在此些導(dǎo)電柱上形成金屬層后圖案化此金屬層。

根據(jù)本發(fā)明一個(gè)或多個(gè)實(shí)施方式，在第二表面下形成第二重布局層包含下列步驟。先沉積介電材料覆蓋第二表面，并移除部分的介電材料以形成多個(gè)開口暴露導(dǎo)電接觸。之后在此些開口中形成多個(gè)導(dǎo)電柱，并在此些導(dǎo)電柱下形成金屬層后圖案化此金屬層。

與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果：本發(fā)明的多元件封裝體及其制造方法，省略乘載基板的使用降低了多元件封裝體的成本，從而封裝工藝的效率更大幅增加并提升了多元件封裝體的良率。

附圖說(shuō)明

為讓本發(fā)明的上述和其他目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，所附圖式的詳細(xì)說(shuō)明如下：

圖1A為依據(jù)本發(fā)明的部分實(shí)施方式中一種多元件封裝體的俯視圖；

圖1B為依據(jù)本發(fā)明的部分實(shí)施方式中一種多元件封裝體的仰視圖；

圖1C為本發(fā)明的部分實(shí)施方式中，圖1A與圖1B的多元件封裝體沿著AA剖線的剖視圖；

圖1D為多元件封裝體中的元件區(qū)域的放大圖；

圖2A為依據(jù)本發(fā)明的部分實(shí)施方式中一種多元件封裝體的俯視圖；

圖2B為依據(jù)本發(fā)明的部分實(shí)施方式中一種多元件封裝體的仰視圖；

圖2C為本發(fā)明的部分實(shí)施方式中，圖2A與圖2B的多元件封裝體沿著AA剖線的剖視圖；

圖3A至圖3E為依據(jù)本發(fā)明的部分實(shí)施方式中，圖1A至圖1C的多元件封裝體在工藝各個(gè)階段的剖視圖；以及

圖4A至圖4F為依據(jù)本發(fā)明的部分實(shí)施方式中，圖2A至圖2C的多元件封裝體在工藝各個(gè)階段的剖視圖。

具體實(shí)施方式

之后將以示例圖式以詳細(xì)描述本發(fā)明的各種實(shí)施方式，且在圖式和說(shuō)明書中使用相同的元件符號(hào)以指代相同或相似的部分。

以下將以圖式公開本發(fā)明的多個(gè)實(shí)施方式，為明確說(shuō)明起見，許多實(shí)務(wù)上的細(xì)節(jié)將在以下敘述中一并說(shuō)明。然而，應(yīng)了解到，這些實(shí)務(wù)上的細(xì)節(jié)不應(yīng)用以限制本發(fā)明。也就是說(shuō)，在本發(fā)明部分實(shí)施方式中，這些實(shí)務(wù)上的細(xì)節(jié)是非必要的。此外，為簡(jiǎn)化圖式起見， 一些現(xiàn)有慣用的結(jié)構(gòu)與元件在圖式中將以簡(jiǎn)單示意的方式繪示。

請(qǐng)參閱圖1A、圖1B與圖1C。圖1A為依據(jù)本發(fā)明的部分實(shí)施方式中一種多元件封裝體的俯視圖，圖1B為依據(jù)本發(fā)明的部分實(shí)施方式中一種多元件封裝體的仰視圖，而圖1C為本發(fā)明的部分實(shí)施方式中，圖1A與圖1B的多元件封裝體沿著AA剖線的剖視圖。如圖1C所示，一多元件封裝體100包含基板110、至少兩個(gè)元件區(qū)域120、第一重布局層130、外部晶片140、多個(gè)第一連接件150與多個(gè)第二連接件160?；?10具有第一表面112與第二表面114，且第一表面112相對(duì)于第二表面114。

此些元件區(qū)域120是自基板110形成，因此元件區(qū)域120與基板110之間無(wú)任何介面(interface)。通常會(huì)切割晶圓以將其上的多個(gè)元件區(qū)域分離成獨(dú)立的晶片，并將此些晶片置放于乘載基板上，因此會(huì)形成介面于乘載基板與晶片之間。接著再進(jìn)行封裝工藝以集成多個(gè)晶片于一個(gè)封裝體中。然而在置放晶片于乘載基板上的過(guò)程中會(huì)產(chǎn)生震動(dòng)，使得晶片易產(chǎn)生斷線或損壞的問(wèn)題并降低了封裝體的良率。此外，使用乘載基板需花費(fèi)額外的成本，此還降低了封裝工藝的效率。相對(duì)于背景技術(shù)，本發(fā)明的多元件封裝體100是以晶圓級(jí)(wafer-level)封裝工藝所制備。晶圓級(jí)封裝是指在形成此些元件區(qū)域120于晶圓中后，再封裝與測(cè)試整片晶圓中的元件，之后再切割晶圓而形成圖1A至圖1C所示的多元件封裝體100。值得注意的是，晶圓中的此些元件區(qū)域120在切割前即先進(jìn)行直接集成，因此可省略使用乘載基板，且元件域120與基板110之間無(wú)任何界面。

請(qǐng)同時(shí)參閱圖1D，圖1D繪示多元件封裝體100中的元件區(qū)域120的放大圖。如圖1D所示，每個(gè)元件區(qū)域120包含半導(dǎo)體元件121、層間介電層(inter-layer dielectric(ILD)layer)124覆蓋半導(dǎo)體元件121、內(nèi)金屬介電層(inter-metal dielectric(IMD)layer)126位于層間介電層124上、以及金屬內(nèi)連結(jié)構(gòu)128貫穿層間介電層124與內(nèi)金屬介電層126以電性連接至半導(dǎo)體元件121。此外，每個(gè)元件區(qū)域120具有導(dǎo)電墊122，其為金屬內(nèi)連結(jié)構(gòu)128的最上層金屬層。在本發(fā)明的部分實(shí)施方式中，基板110是形成自晶圓，而晶圓的材質(zhì)包含硅、鍺、或其他的III-V族元素，但不以此為限。在本發(fā)明的其他實(shí)施方式中，半導(dǎo)體元件121為記憶體元件，但不以此為限，其他的半導(dǎo)體元件同樣適用于本發(fā)明。

繼續(xù)參閱圖1C，第一重布局層130設(shè)置于基板110的第一表面112上并電性連接至至少兩個(gè)元件區(qū)域120。第一重布局層130與元件區(qū)域120的導(dǎo)電墊122接觸，以使此些元 件區(qū)域120借由第一重布局層130彼此電性連接。再參閱圖1A，圖1A繪示的多元件封裝體100中具有四個(gè)元件區(qū)域120，而第一重布局層130電性連接這四個(gè)元件區(qū)域120。舉例來(lái)說(shuō)，元件區(qū)域120中的半導(dǎo)體元件121可為記憶體元件，且每一個(gè)元件區(qū)域120可提供2G(gigabyte)的儲(chǔ)存容量。第一重布局層130則集成此四個(gè)元件區(qū)域120而達(dá)到8G的儲(chǔ)存容量，但不以此為限。

再者，第一重布局層130還可重新分配或重新定位信號(hào)至外部設(shè)備或輸入/輸出連結(jié)的配置處。第一重布局層130包含介電層132、多個(gè)金屬層134與多個(gè)導(dǎo)電柱136。此些金屬層134于介電層132中呈平行排列，而導(dǎo)電柱136同樣位于介電層132中以電性連接相鄰的兩個(gè)金屬層134。值得注意的是，金屬層134還借由導(dǎo)電柱136以電性連接至元件區(qū)域120的導(dǎo)電墊122，因此可借由導(dǎo)電墊122、導(dǎo)電柱136與金屬層134以電性連接至少兩個(gè)元件區(qū)域120。此外，可依據(jù)設(shè)計(jì)需求預(yù)先決定金屬層134的數(shù)量。在本發(fā)明的部分實(shí)施方式中，導(dǎo)電柱136與金屬層134的材質(zhì)包含鋁、銅、或其組合，但不以此為限。其他合適的導(dǎo)電材料同樣可用于形成導(dǎo)電柱136與金屬層134。在本發(fā)明的其他實(shí)施方式中，介電層132的材質(zhì)包含氧化硅、氮化硅、氮氧化硅、或其組合，但不以此為限。其他合適的絕緣材料同樣可用于形成介電層132。

繼續(xù)參閱圖1A與圖1C，外部晶片140設(shè)置于第一重布局層130上，而多個(gè)第一連接件150位于第一重布局層130與外部晶片140之間以連接第一重布局層130與外部晶片140。如前所述，第一重布局層130是電性連接至至少兩個(gè)元件區(qū)域120，而第一連接件150設(shè)置于第一重布局層130上并接觸第一重布局層130。外部晶片140則設(shè)置于第一連接件150上并接觸第一連接件150，因此外部晶片140能借由第一連接件150、第一重布局層130與導(dǎo)電墊122而電性連接至此些元件區(qū)域120。借此，外部晶片140即可接收元件區(qū)域120的信號(hào)并進(jìn)行運(yùn)算操作。

在本發(fā)明的部分實(shí)施方式中，多元件封裝體100還包含封膠層170覆蓋第一重布局層130與外部晶片140，以保護(hù)外部晶片140并避免多元件封裝體100的翹曲。在本發(fā)明的其他部分實(shí)施方式中，封膠層170的材質(zhì)可包含環(huán)氧樹酯。

繼續(xù)參閱圖1C，導(dǎo)電接觸116自基板110的第二表面114朝第一表面112延伸以電性連接元件區(qū)域120。具體而言，導(dǎo)電接觸116接觸元件區(qū)域120的導(dǎo)電墊122。同時(shí)參閱圖 1D，導(dǎo)電接觸116通過(guò)層間介電層124與內(nèi)金屬介電層126以接觸導(dǎo)電墊122。值得注意的是，導(dǎo)電接觸116不會(huì)與元件區(qū)域120中的半導(dǎo)體元件121接觸，以避免錯(cuò)誤的電性連接。在本發(fā)明的部分實(shí)施方式中，導(dǎo)電接觸可與金屬內(nèi)連結(jié)構(gòu)128中的任意一個(gè)金屬層接觸。

繼續(xù)參閱圖1B與圖1C，多個(gè)第二連接件160設(shè)置于基板110的第二表面114下，且每一個(gè)第二連接件160分別與此些導(dǎo)電接觸116接觸，以使外部晶片140產(chǎn)生的運(yùn)算結(jié)果借由第一連接件150、第一重布局層130、導(dǎo)電墊112與導(dǎo)電接觸116傳輸至第二連接件160。此些第二連接件160還傳輸運(yùn)算結(jié)果至其他的外部裝置，例如印刷電路板。在本發(fā)明的部分實(shí)施方式中，第二連接件160的直徑大于第一連接件150的直徑。在本發(fā)明的部分實(shí)施方式中，第一連接件150與第二連接件160可為材質(zhì)為錫的焊球或焊接凸塊，但不以此為限。

繼續(xù)參閱圖2A、圖2B與圖2C。圖2A為依據(jù)本發(fā)明的部分實(shí)施方式中一種多元件封裝體的俯視圖，圖2B為依據(jù)本發(fā)明的部分實(shí)施方式中一種多元件封裝體的仰視圖，而圖2C為本發(fā)明的部分實(shí)施方式中，圖2A與圖2B的多元件封裝體沿著AA剖線的剖視圖。如圖2C所示，多元件封裝體100與多元件封裝體200之間的差別在于，多元件封裝體200還包含第二重布局層270于第二表面114下，而第二連接件160則設(shè)置于第二重布局層270下并接觸第二重布局層270。

第二重布局層270包含介電層272、多個(gè)金屬層274與多個(gè)導(dǎo)電柱276。此些金屬層274于介電層272中呈平行排列，而導(dǎo)電柱276同樣位于介電層272中以電性連接相鄰的兩個(gè)金屬層274。值得注意的是，金屬層274還借由導(dǎo)電柱276以電性連接至導(dǎo)電接觸116。此外，還可依據(jù)設(shè)計(jì)需求預(yù)先決定導(dǎo)電層274的數(shù)量。如前所述，第二連接件160是接觸第二重布局層270，因此外部晶片140產(chǎn)生的運(yùn)算結(jié)果能借由第一連接件150、第一重布局層130、導(dǎo)電墊112、導(dǎo)電接觸116與第二重布局層270而傳輸至第二連接件160。此些第二連接件160還傳輸運(yùn)算結(jié)果至其他的外部裝置。重要的是，借由第二重布局層270的設(shè)置，第二連接件160的布局可更為彈性。

比較圖1C與圖2C，在多元件封裝體200中，第二連接件160在第二表面114下的密集度大于多元件封裝體100中第二連接件160在第二表面114下的密集度。具體而言，多 元件封裝體100中的每個(gè)第二連接件160是對(duì)應(yīng)至一個(gè)導(dǎo)電接觸116。相對(duì)的，多元件封裝體200中的第二重布局層270能重新分配電路徑，并因此增加了可設(shè)置第二連接件160的空間，以提升其密集度。借此，具有較高密集度的第二連接件160還提高多元件封裝體200與印刷電路板之間的電性連接性質(zhì)。

請(qǐng)參閱圖3A至圖3E以清楚理解圖1A至圖1C中的多元件封裝體100的制備方法。圖3A至圖3E為依據(jù)本發(fā)明的部分實(shí)施方式中，圖1C的多元件封裝體在工藝各個(gè)階段的剖視圖。

先參閱圖3A，提供晶圓300，其具有相對(duì)的第一表面112與第二表面114，以及至少兩個(gè)元件區(qū)域120于晶圓300中。之后在第一表面112上形成第一重布局層130，且第一重布局層130電性連接至此兩個(gè)元件區(qū)域120。如之前在圖1D中所述，每個(gè)元件區(qū)域120包含半導(dǎo)體元件121、層間介電層124覆蓋半導(dǎo)體元件121、內(nèi)金屬介電層126位于層間介電層124上、以及金屬內(nèi)連結(jié)構(gòu)128貫穿層間介電層124與內(nèi)金屬介電層126以電性連接至半導(dǎo)體元件121。此外，每個(gè)元件區(qū)域120具有導(dǎo)電墊122，其為金屬內(nèi)連結(jié)構(gòu)128的最上層金屬層。第一重布局層130是以下列的步驟所形成。先沉積介電材料以覆蓋第一表面112，接著使用微影蝕刻工藝移除部分的介電材料，借此形成多個(gè)開口以暴露晶圓300中的元件區(qū)域120。具體而言，每個(gè)開口是對(duì)應(yīng)至元件區(qū)域120的一個(gè)導(dǎo)電墊122。之后在此些開口中形成多個(gè)導(dǎo)電柱136，再于導(dǎo)電柱136上形成金屬層134，并依據(jù)布局設(shè)置(layout design)圖案化金屬層134以電性連接至少兩個(gè)元件區(qū)域120。上述的步驟可重多次以制備得第一重布局層130，其具有多個(gè)金屬層134于介電層132中，且可依據(jù)設(shè)計(jì)需求預(yù)先決定金屬層134的數(shù)量。

參閱圖3B，在第一重布局層130上形成多個(gè)第一連接件150，并配置外部晶片140于此些第一連接件150上?？墒褂没睾腹に囈栽诘谝恢夭季謱?30上形成此些第一連接件150，接著再形成外部晶片140接觸此些第一連接件150。外部晶片140借由第一連接件150、第一重布局層130與導(dǎo)電墊122電性連接至多個(gè)元件區(qū)域120，借此外部晶片140即可接收此些元件區(qū)域120的信號(hào)并進(jìn)行運(yùn)算操作。此外，還形成封膠層170以覆蓋第一重布局層130與外部晶片140，借此保護(hù)外部晶片140并避免晶圓300的翹曲。在本發(fā)明的部分實(shí)施方式中，封膠層170的材質(zhì)可包含環(huán)氧樹酯。

繼續(xù)參閱圖3C，在封膠層170上形成暫時(shí)粘著層310，并薄化晶圓300以減少其厚度，以讓最后形成的多元件封裝體具有較小的尺寸。暫時(shí)粘著層310具有乘載層314與粘著層312，其中暫時(shí)粘著層310能減少薄化工藝中產(chǎn)生的應(yīng)力，因此降低了晶圓破裂的風(fēng)險(xiǎn)。在本發(fā)明的部分實(shí)施方式中，暫時(shí)粘著層310為膠帶。在本發(fā)明的部分實(shí)施方式中，晶圓300是以化學(xué)機(jī)械研磨(chemical mechanical polishing)工藝進(jìn)行薄化。

繼續(xù)參閱圖3D，形成導(dǎo)電接觸116自第二表面114朝第一表面112延伸，以使導(dǎo)電接觸116電性連接至元件區(qū)域120。具體而言，在此步驟中先移除部分的晶圓300以形成穿孔自第二表面114朝第一表面112延伸以暴露導(dǎo)電墊112。接著再填充導(dǎo)電材料至此穿孔中而形成電性連接至導(dǎo)電墊112的導(dǎo)電接觸116。在本發(fā)明的部分實(shí)施方式中，是以微影蝕刻工藝移除部分的晶圓300以形成穿孔。在本發(fā)明的其他部分實(shí)施方式中，導(dǎo)電接觸116的材質(zhì)包含銅、鋁、或其組合，但不以此為限。在形成導(dǎo)電接觸116后即可移除暫時(shí)粘著層310。可使用合適的溶劑消除粘著層312的粘性以分離暫時(shí)粘著層310與晶圓300。在本發(fā)明的部分實(shí)施方式中，在形成導(dǎo)電接觸116前即先移除暫時(shí)粘著層310。

接者參閱圖3E，在第二表面114下形成多個(gè)第二連接件160，之后再沿著切割道320切割晶圓300以形成多個(gè)如圖2A至圖2C所示的多元件封裝體100。在此步驟中是使用回焊工藝以在第二表面114下形成多個(gè)第二連接件160，且每個(gè)第二連接件160均接觸一個(gè)導(dǎo)電接觸116。之后再延著切割道320切割晶圓300以形成獨(dú)立的多元件封裝體100。值得注意的是，切割道320不會(huì)通過(guò)第一重布局層130中的金屬層134，以避免第一重布局層130的斷線。在本發(fā)明的其他部分實(shí)施方式中，多元件封裝體100還借由第二連接件160連接至印刷電路板，而外部晶片140產(chǎn)生的運(yùn)算結(jié)果即可借由第一連接件150、第一重布局層130以及第二連接件160傳輸至印刷電路板。

請(qǐng)參閱圖4A至圖4F以清楚理解圖2A至圖2C中的多元件封裝體200的制備方法。圖4A至圖4F為依據(jù)本發(fā)明的部分實(shí)施方式中，圖2A至圖2C的多元件封裝體在工藝各個(gè)階段的剖視圖。

先參閱圖4A，提供晶圓400，其具有相對(duì)的第一表面112與第二表面114，以及至少兩個(gè)元件區(qū)域120于晶圓400中。之后在第一表面112上形成第一重布局層130，且第一重布局層130電性連接至此兩個(gè)元件區(qū)域120。如先前在圖1D中所述，每個(gè)元件區(qū)域120 包含半導(dǎo)體元件121、層間介電層124覆蓋半導(dǎo)體元件121、內(nèi)金屬介電層126位于層間介電層124上、以及金屬內(nèi)連結(jié)構(gòu)128貫穿層間介電層124與內(nèi)金屬介電層126，以電性連接至半導(dǎo)體元件121。此外，每個(gè)元件區(qū)域120具有導(dǎo)電墊122，其為金屬內(nèi)連結(jié)構(gòu)128的最上層金屬層。形成第一重布局層130的步驟已在圖3A中敘述，因此在此不再贅述細(xì)節(jié)。

參閱圖4B，在第一重布局層130上形成多個(gè)第一連接件150，并配置外部晶片140在此些第一連接件150上?？墒褂没睾腹に囈栽诘谝恢夭季謱?30上形成此些第一連接件150，接著再形成外部晶片140接觸此些第一連接件150。外部晶片140借由第一連接件150、第一重布局層130與導(dǎo)電墊122電性連接至多個(gè)元件區(qū)域120，使外部晶片140可接收此些元件區(qū)域120的信號(hào)并進(jìn)行運(yùn)算操作。此外，還形成封膠層170以覆蓋第一重布局層130與外部晶片140，借此保護(hù)外部晶片140并避免晶圓400的翹曲。在本發(fā)明的部分實(shí)施方式中，封膠層170的材質(zhì)可包含環(huán)氧樹酯。

繼續(xù)參閱圖4C，在封膠層170上形成暫時(shí)粘著層310，并薄化晶圓400以減少其厚度，以讓最后形成的多元件封裝體具有較小的尺寸。暫時(shí)粘著層310具有乘載層314與粘著層312，其中暫時(shí)粘著層310能減少薄化工藝中產(chǎn)生的應(yīng)力，因此降低了晶圓破裂的風(fēng)險(xiǎn)。在本發(fā)明的部分實(shí)施方式中，暫時(shí)粘著層310為膠帶。在本發(fā)明的部分實(shí)施方式中，晶圓400是以化學(xué)機(jī)械研磨(chemical mechanical polishing)工藝進(jìn)行薄化。

繼續(xù)參閱圖4D，形成導(dǎo)電接觸116自第二表面114朝第一表面112延伸，以使導(dǎo)電接觸116電性連接至元件區(qū)域120。形成導(dǎo)電接觸116的步驟已在圖3D中敘述，因此在此不再贅述細(xì)節(jié)。在形成導(dǎo)電接觸116后即可移除暫時(shí)粘著層310。可使用合適的溶劑消除粘著層312的粘性以分離暫時(shí)粘著層310與晶圓400。在本發(fā)明的部分實(shí)施方式中，在形成導(dǎo)電接觸116前即先移除暫時(shí)粘著層310。

繼續(xù)參閱圖4E，在第二表面114下形成第二重布局層270。第二重布局層270是以下列的步驟所形成。先沉積介電材料以覆蓋第二表面114，接著使用微影蝕刻工藝移除部分的介電材料，借此形成多個(gè)開口，且每個(gè)開口是對(duì)應(yīng)至一個(gè)導(dǎo)電接觸116。之后分別在此些開口中形成多個(gè)導(dǎo)電柱276，再于導(dǎo)電柱276下形成金屬層274，并依據(jù)布局設(shè)置(layout design)圖案化金屬層274。上述的步驟可重多次以制備得第二重布局層270，其具有多個(gè)金 屬層274在介電層272中，且可依據(jù)設(shè)計(jì)需求預(yù)先決定導(dǎo)電層274的數(shù)量。

繼續(xù)參閱圖4F，在第二重布局層270下形成多個(gè)第二連接件160，再沿著一切割道420切割晶圓400以形成圖2A至圖2C所示的多元件封裝體200。先使用回焊工藝以在第二重布局層270下形成此些第二連接件160，且每個(gè)第二連接件160均接觸第二重布局層270中的金屬層274。之后再沿著切割道420切割晶圓400以形成多個(gè)獨(dú)立的多元件封裝體200。值得注意的是，切割道420不會(huì)通過(guò)第一重布局層130中的金屬層134與第二重布局層270中的金屬層274，以避免第一重布局層130與第二重布局層270的斷線。在本發(fā)明的其他部分實(shí)施方式中，多元件封裝體200還借由第二連接件160連接至印刷電路板，而外部晶片140產(chǎn)生的運(yùn)算結(jié)果即可借由第一連接件150、第一重布局層130、導(dǎo)電接觸116以及第二連接件160傳輸至印刷電路板。

由上述本發(fā)明的實(shí)施方式可知，本發(fā)明優(yōu)于現(xiàn)有的封裝體結(jié)構(gòu)及制備方法，并總結(jié)此些優(yōu)點(diǎn)如下。本發(fā)明提供一種多元件封裝體及其制造方法，晶圓級(jí)封裝工藝，以集成至少兩個(gè)元件區(qū)域于一個(gè)多元件封裝體中，而不需使用任何乘載基板，因此多元件封裝體中的基板與元件區(qū)域之間不具有任何界面。再者，晶圓中的元件區(qū)域是直接集成而可降低元件區(qū)域斷線或損壞的風(fēng)險(xiǎn)。總結(jié)以上數(shù)點(diǎn)，省略乘載基板的使用降低了多元件封裝體的成本，而封裝工藝的效率更大幅增加并提升了多元件封裝體的良率。

本發(fā)明已經(jīng)相當(dāng)詳細(xì)地描述某些實(shí)施方式，但其他的實(shí)施方式也為可能的。因此，權(quán)利要求的精神和范籌不應(yīng)限于本文所描述的實(shí)施方式。

雖然本發(fā)明已經(jīng)以實(shí)施方式公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種變動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。