本發(fā)明涉及半導(dǎo)體器件，具體地，本發(fā)明涉及一種半導(dǎo)體器件及其制備方法、電子裝置。

背景技術(shù)：

隨著便攜式電子設(shè)備的高速發(fā)展(比如移動(dòng)電話、數(shù)碼相機(jī)、MP3播放器以及PDA等)，對于數(shù)據(jù)存儲的要求越來越高。非易失閃存由于具有斷電情況下仍能保存數(shù)據(jù)的特點(diǎn)，成為這些設(shè)備中最主要的存儲部件，其中，由于閃存(flash memory)可以達(dá)到很高的芯片存儲密度，而且沒有引入新的材料，制造工藝兼容，因此，可以更容易更可靠的集成到擁有數(shù)字和模擬電路中。

半導(dǎo)體不揮發(fā)性存儲器(Non-Volatile Semiconductor Memory)因其具有掉電仍能保持信息的特點(diǎn)而成為存儲器家族的熱門領(lǐng)域。其中，ETOX(Electron Tunneling Oxide device)結(jié)構(gòu)主要由襯底、隧道氧化層、多晶浮柵(FG)、柵間絕緣層和多晶控制柵(CG)組成。ETOX存儲器是通過向浮柵中注入或拉出電子來實(shí)現(xiàn)“寫”或“擦”。由于浮柵中電子的變化,存貯單元的閾值電壓也會隨之而改變。向浮柵中注入電子時(shí)，閾值電壓升高，定義為“1”；將浮柵中的電子拉出定義為“0”。

隨著半導(dǎo)體器件尺寸的不斷減小，浮柵長度以及有源區(qū)域?qū)挾葴p小，它們的尺寸對于ETOX變得更加重要，其中有源區(qū)LDD離子注入以及源漏注入更加關(guān)鍵，目前LDD離子注入通常是在形成浮柵、隔離層和控制柵的疊層之后在所述疊層的兩側(cè)進(jìn)行LDD離子注入，但是由于所述疊層的高寬比為10:1，在離子注入過程中，如果離子注入深，則將會影響單元器件的有效長度，可能會造成源漏穿通，控制柵無法正常工作；如果離子注入淺，接觸孔蝕刻時(shí)會造成破壞引起器件功能失效。

如果不執(zhí)行LDD離子注入則會引起源漏的離子濃度低，漏端和襯底會產(chǎn)生寄生電容，為了使器件正常工作需要給漏端提供更大的電壓，或者 電流變小，無法滿足器件的需求。

技術(shù)實(shí)現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

為了解決現(xiàn)有技術(shù)中存在的問題，提供了一種半導(dǎo)體器件的制備方法，包括：

步驟S1：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上依次形成有襯墊氧化物層和浮柵材料層；

步驟S2：執(zhí)行LDD離子注入，以在所述半導(dǎo)體襯底中預(yù)期形成源漏的區(qū)域中形成LDD離子注入?yún)^(qū)域；

步驟S3：在所述浮柵材料層上形成隔離材料層、控制柵材料層和掩膜層，圖案化所述掩膜層、所述控制柵材料層、所述隔離材料層和所述浮柵材料層，以在所述LDD離子注入?yún)^(qū)域的兩側(cè)形成若干相互間隔的柵極疊層；

步驟S4：在所述柵極疊層的兩側(cè)執(zhí)行源漏注入，以形成包圍所述LDD離子注入?yún)^(qū)域的源漏。

可選地，所述步驟S3包括：

步驟S31：在所述浮柵材料層和所述半導(dǎo)體襯底中與所述LDD離子注入?yún)^(qū)域延伸方向相垂直的方向上形成淺溝槽隔離結(jié)構(gòu)；

步驟S32：回蝕刻所述淺溝槽隔離結(jié)構(gòu)中的隔離材料層，以露出部分所述浮柵材料層；

步驟S33：在所述浮柵材料層上形成所述隔離材料層、所述控制柵材料層和所述掩膜層。

可選地，所述步驟S31包括：

步驟S311：在所述浮柵材料層上形成第二掩膜層，圖案化所述浮柵材料層、所述半導(dǎo)體襯底和所述第二掩膜層，以在與所述LDD離子注入?yún)^(qū)域延伸方向相垂直的方向上形成淺溝槽；

步驟S32：在所述淺溝槽中填充隔離材料，以形成所述淺溝槽隔離結(jié)構(gòu)；

步驟S33：去除所述第二掩膜層。

可選地，在所述步驟S4中，在所述源漏注入中所述柵極疊層的高寬比為5:1。

可選地，所述LDD離子注入的能量為15-30Kev。

可選地，所述LDD離子注入的劑量為3×10¹⁴-5×10¹⁴。

可選地，在所述步驟S4中在執(zhí)行所述源漏注入之前，還進(jìn)一步包括在所述柵極疊層的側(cè)壁上形成間隙壁的步驟。

本發(fā)明還提供了一種基于上述的方法制備得到的半導(dǎo)體器件。

本發(fā)明還提供了一種電子裝置，包括上述的半導(dǎo)體器件。

本發(fā)明為了解決現(xiàn)有技術(shù)中存在的問題，提供了一種半導(dǎo)體器件的制備方法，在所述方法中在形成浮柵層之后接著執(zhí)行LDD離子注入，同時(shí)所述浮柵層的厚度較小可以保證所述LDD離子進(jìn)入到有源區(qū)中，LDD離子進(jìn)入有源區(qū)中可以幫助源漏離子濃度的確定，以提高半導(dǎo)體器件的性能，同時(shí)所述方法還可以保證有源區(qū)表面干凈和粗糙。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，

圖1a-1i為本發(fā)明一實(shí)施方式中所述半導(dǎo)體器件的制備過程示意圖；

圖2為本發(fā)明一實(shí)施方式中所述半導(dǎo)體器件的制備工藝流程圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。

應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦 合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由稀⑴c之相鄰、連接或耦合到其它元件或?qū)樱蛘呖梢源嬖诰娱g的元件或?qū)?。相反，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管可使用術(shù)語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語限制。這些術(shù)語僅僅用來區(qū)分一個(gè)元件、部件、區(qū)、層或部分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關(guān)系術(shù)語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀?。因此，示例性術(shù)語“在...下面”和“在...下”可包括上和下兩個(gè)取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應(yīng)地被解釋。

在此使用的術(shù)語的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當(dāng)在該說明書中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

實(shí)施例一

下面結(jié)合附圖對本發(fā)明的一種具體實(shí)施方式進(jìn)行說明，其中，圖1a-1i為本發(fā)明一實(shí)施方式中所述半導(dǎo)體器件的制備過程示意圖；圖2為本發(fā)明 一實(shí)施方式中所述半導(dǎo)體器件的制備工藝流程圖。

首先，執(zhí)行步驟101，提供半導(dǎo)體襯底101，在所述半導(dǎo)體襯底101上形成襯墊氧化物層。

首先，參照圖1a，圖1a為所述半導(dǎo)體器件沿Y軸方向的截面圖。其中，圖1a-1b為所述半導(dǎo)體器件沿Y軸方向的截面圖；圖1c-1g為所述半導(dǎo)體器件沿X軸方向的截面圖；圖1h-1i為所述半導(dǎo)體器件沿X軸方向的截面圖。其中所述半導(dǎo)體襯底101可以是以下所提到的材料中的至少一種：硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。

此外，半導(dǎo)體襯底101上可以被定義有源區(qū)。在該有源區(qū)上還可以包含有其他的有源器件，為了方便，在所示圖形中并沒有標(biāo)示。

在所述半導(dǎo)體襯底101上形成襯墊氧化物層102，其中，所述襯墊氧化物層102可以選用本領(lǐng)域常用的介電材料，例如可以選用氧化物。

所述襯墊氧化物層102的形成方法可以為高溫氧化或者沉積方法，并不局限于某一種方法，可以根據(jù)需要進(jìn)行選擇。

在本發(fā)明中選用SiO₂層作為襯墊氧化物層102，所述襯墊氧化物層102的厚度可以為1-20nm，但不僅僅局限于該厚度，本領(lǐng)域技術(shù)人員可以根據(jù)需要進(jìn)行調(diào)整，以獲得更好效果。

在該步驟中作為一種具體實(shí)施方式，所述SiO₂層的沉積方法可以選用熱氧化、原子層沉積、化學(xué)氣相沉積、電子束蒸發(fā)或磁控濺射方法。

執(zhí)行步驟102，在所述襯墊氧化物層102上形成浮柵材料層103和第一掩膜層，并執(zhí)行LDD離子注入，以在所述半導(dǎo)體襯底中預(yù)期形成源漏的區(qū)域中形成LDD離子注入?yún)^(qū)域。

具體地，如圖1a所示，所述浮柵材料層選用半導(dǎo)體材料，例如硅、多晶硅或者Ge等，并不局限于某一種材料，所述浮柵材料層的沉積方法可以選擇分子束外延(MBE)、金屬有機(jī)化學(xué)氣相沉積(MOCVD)、低壓化學(xué)氣相沉積(LPCVD)、激光燒蝕沉積(LAD)以及選擇外延生長(SEG)中的一種。

在該實(shí)施例中，形成多晶硅的浮柵材料層，所述多晶硅選用外延方法形成，具體地，在具體實(shí)施例中以硅為例作進(jìn)一步說明，反應(yīng)氣體可以包 括氫氣(H₂)攜帶的四氯化硅(SiCl₄)或三氯氫硅(SiHCl₃)、硅烷(SiH₄)和二氯氫硅(SiH₂Cl₂)等中的至少一種進(jìn)入放置有硅襯底的反應(yīng)室，在反應(yīng)室進(jìn)行高溫化學(xué)反應(yīng)，使含硅反應(yīng)氣體還原或熱分解，所產(chǎn)生的硅原子在襯墊氧化物層表面上外延生長。

在該步驟中在所述浮柵材料層103上形成第一掩膜層，其中所述第一掩膜層可以選用常用的掩膜，例如可以選用光刻膠層。

圖案化所述第一掩膜層，以形成開口，然后以所述第一掩膜層為掩膜執(zhí)行LDD離子注入，以在半導(dǎo)體襯底沿X軸方向上形成LDD離子注入?yún)^(qū)域。

其中，在該步驟中所述浮柵材料層具有較小的厚度，以保證所述LDD離子進(jìn)入到有源區(qū)中，LDD離子進(jìn)入有源區(qū)中可以幫助源漏離子濃度的確定。

其中，所述浮柵材料層的厚度并不局限于某一數(shù)值范圍，在形成浮柵、隔離層、控制柵和掩膜層形成的所述柵極疊層的高寬比為5:1即可。

其中，所述LDD離子注入的能量為15-30Kev。所述LDD離子注入的劑量為3×10¹⁴-5×10¹⁴。

在沉積所述浮柵材料層之后接著執(zhí)行所述LDD離子注入并且所述襯墊氧化物層102和所述浮柵材料層作為保護(hù)，可以使有源區(qū)表面保持粗糙，防止電子發(fā)生源漏穿通。

執(zhí)行步驟103，在所述浮柵材料層上形成第二掩膜層，圖案化所述浮柵材料層、所述半導(dǎo)體襯底和所述第二掩膜層，以在與所述LDD離子注入?yún)^(qū)域延伸方向相垂直的方向上形成淺溝槽。

具體地，如圖1c所示，在該步驟中其中所述掩膜層可以選用硬掩膜層，例如SiN，以在形成淺溝槽的過程中保護(hù)所述浮柵層不受到損壞。

接著，執(zhí)行干法刻蝕工藝，依次對硬掩膜層、浮柵材料層、襯墊氧化物層和半導(dǎo)體襯底101進(jìn)行刻蝕以形成淺溝槽。具體地，可以在硬掩膜層上形成具有圖案的光刻膠層，以該光刻膠層為掩膜對硬掩膜層進(jìn)行干法刻蝕，以將圖案轉(zhuǎn)移至硬掩膜層，并以光刻膠層和硬掩膜層為掩膜對浮柵材料層、襯墊氧化物層和半導(dǎo)體襯底101進(jìn)行刻蝕，以形成溝槽。

執(zhí)行步驟104，在溝槽內(nèi)填充淺溝槽隔離材料，以形成淺溝槽隔離結(jié)構(gòu)。

具體地，如圖1d所示，可以在硬掩膜層上和溝槽內(nèi)形成淺溝槽隔離材料，所述淺溝槽隔離材料可以為氧化硅、氮氧化硅和/或其它現(xiàn)有的低介電常數(shù)材料；執(zhí)行化學(xué)機(jī)械研磨工藝并停止在硬掩膜層層上，以形成淺溝槽隔離結(jié)構(gòu)。

最后，去除硬掩膜層。去除剩余的硬掩膜層的方法可以為濕法蝕刻工藝，由于去除硬掩膜層的刻蝕劑以為本領(lǐng)域所公知，因此不再詳述。

執(zhí)行步驟105，回蝕刻所述隔離結(jié)構(gòu)中的隔離材料層，以露出部分所述浮柵材料層。

具體地，如圖1e所示，在該步驟中通過地毯式干法蝕刻(Blank etch)去除所述淺溝槽隔離結(jié)構(gòu)中的部分氧化物，形成凹槽，以露出所述浮柵材料層的部分側(cè)壁，該步驟稱為存儲單元打開的步驟(cell open,COPEN)的步驟，即通過去除部分所述浮柵之間的淺溝槽隔離氧化物，以露出部分所述浮柵材料層結(jié)構(gòu)，以便在沉積多晶硅層之后能和所述浮柵結(jié)構(gòu)形成穩(wěn)定的接觸，避免由于器件尺寸減小引起接觸不穩(wěn)定的問題。

執(zhí)行步驟106，在所述浮柵材料層上形成隔離材料層、控制柵材料層和掩膜層，圖案化所述浮柵材料層、所述隔離材料層、所述控制柵材料層和所述掩膜層，以在所述LDD離子注入?yún)^(qū)域的兩側(cè)形成若干相互間隔的柵極疊層。

具體地，如圖1f-1g所示，在該步驟中在所述浮柵材料層上形成隔離材料層、控制柵材料層和掩膜層，并圖案化所述浮柵材料層、所述隔離材料層、所述控制柵材料層和掩膜層，以形成柵極疊層。

其中，在所述浮柵材料層上形成隔離材料層，所述隔離材料層可以選用本領(lǐng)域常用的絕緣材料，例如ONO(氧化物-氮化物-氧化物的結(jié)構(gòu)絕緣隔離層)，但是并不局限于所述材料。

然后在所述隔離材料層的上方形成控制柵材料層，其中所述控制柵材料層可以選用和所述浮柵材料層相同的材料，也可以選用不同的材料，例如可以在形成金屬柵極作為控制柵。

其中，所述掩膜層可以選用硬掩膜層，例如可以選用SiN或者金屬硬掩膜層等，并不局限于某一種。

圖案化所述圖案化所述浮柵材料層、所述隔離材料層、所述控制柵材料層和所述掩膜層，以形成浮柵102、隔離層106、控制柵107和掩膜層 108，以形成所述柵極疊層。

具體地圖案化方法包括但不局限于下述方法：在所述掩膜層108上形成有機(jī)分布層(Organic distribution layer,ODL)，含硅的底部抗反射涂層(Si-BARC)，在所述含硅的底部抗反射涂層(Si-BARC)上沉積圖案化了的光刻膠層，或在所述控制柵材料層僅僅形成圖案化了的光刻膠層，所述光刻膠上的圖案定義了所要形成柵極結(jié)構(gòu)的圖形，然后以所述光刻膠層為掩膜層或以所述蝕刻所述有機(jī)分布層、底部抗反射涂層、光刻膠層形成的疊層為掩膜蝕刻所述浮柵材料層、所述隔離材料層、所述控制柵材料層和掩膜層108。

然后去除所述有機(jī)分布層(Organic distribution layer,ODL)，含硅的底部抗反射涂層(Si-BARC)，光刻膠層。

在該步驟中，選用干法蝕刻，反應(yīng)離子蝕刻(RIE)、離子束蝕刻、等離子體蝕刻。

執(zhí)行步驟107，在所述半導(dǎo)體襯底和所述柵極疊層上依次形成間隙壁層109。

具體地，如圖1h所示，在該步驟中，沉積間隙壁材料層，所述間隙壁材料層選用氧化物或氮化物，或兩者的結(jié)合。

蝕刻所述間隙壁材料層108，以在所述柵極疊層的側(cè)壁上形成所述間隙壁109。

其中，在該步驟中選用干法蝕刻或者濕法蝕刻，在本發(fā)明中優(yōu)選C-F蝕刻劑來蝕刻，所述C-F蝕刻劑為CF₄、CHF₃、C₄F₈和C₅F₈中的一種或多種。在該實(shí)施方式中，所述干法蝕刻可以選用CF₄、CHF₃，另外加上N₂、CO₂中的一種作為蝕刻氣氛，其中氣體流量為CF₄ 10-200sccm，CHF₃ 10-200sccm，N₂或CO₂或O₂ 10-400sccm，所述蝕刻壓力為30-150mTorr，蝕刻時(shí)間為5-120s。

在形成所述間隙壁之后在所述柵極疊層的兩側(cè)執(zhí)行源漏注入，以形成包圍所述LDD離子注入?yún)^(qū)域的源漏，如圖1i所示。

至此，完成了本發(fā)明實(shí)施例的半導(dǎo)體器件的制備過程的介紹。在上述步驟之后，還可以包括其他相關(guān)步驟，此處不再贅述。并且，除了上述步驟之 外，本實(shí)施例的制備方法還可以在上述各個(gè)步驟之中或不同的步驟之間包括其他步驟，這些步驟均可以通過現(xiàn)有技術(shù)中的各種工藝來實(shí)現(xiàn)，此處不再贅述。

本發(fā)明為了解決現(xiàn)有技術(shù)中存在的問題，提供了一種半導(dǎo)體器件的制備方法，在所述方法中在形成浮柵層之后接著執(zhí)行LDD離子注入，同時(shí)所述浮柵層的厚度較小可以保證所述LDD離子進(jìn)入到有源區(qū)中，LDD離子進(jìn)入有源區(qū)中可以幫助源漏離子濃度的確定，以提高半導(dǎo)體器件的性能，同時(shí)所述方法還可以保證有源區(qū)表面干凈和粗糙。

其中，圖2為本發(fā)明一具體實(shí)施方式中半導(dǎo)體器件的工藝流程圖，具體地包括以下步驟：

步驟S1：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上依次形成有襯墊氧化物層和浮柵材料層；

步驟S2：執(zhí)行LDD離子注入，以在所述半導(dǎo)體襯底中預(yù)期形成源漏的區(qū)域中形成LDD離子注入?yún)^(qū)域；

步驟S3：在所述浮柵材料層上形成隔離材料層、控制柵材料層和掩膜層，圖案化所述掩膜層、所述控制柵材料層、所述隔離材料層和所述浮柵材料層，以在所述LDD離子注入?yún)^(qū)域的兩側(cè)形成若干相互間隔的柵極疊層；

步驟S4：在所述柵極疊層的兩側(cè)執(zhí)行源漏注入，以形成包圍所述LDD離子注入?yún)^(qū)域的源漏。

實(shí)施例二

本發(fā)明還提供了一種半導(dǎo)體器件，所述半導(dǎo)體器件包括半導(dǎo)體襯底，所述半導(dǎo)體襯底101可以是以下所提到的材料中的至少一種：硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。

此外，半導(dǎo)體襯底101上可以被定義有源區(qū)。在該有源區(qū)上還可以包含有其他的有源器件，為了方便，在所示圖形中并沒有標(biāo)示。

在所述半導(dǎo)體襯底101上形成有襯墊氧化物層102，其中，所述襯墊氧化物層102可以選用本領(lǐng)域常用的介電材料，例如可以選用氧化物。

當(dāng)選用氧化物作為所述襯墊氧化物層102時(shí)，所述襯墊氧化物層102 的形成方法可以為高溫氧化或者沉積方法，并不局限于某一種方法，可以根據(jù)需要進(jìn)行選擇。

在本發(fā)明中選用SiO₂層作為襯墊氧化物層102，所述襯墊氧化物層102的厚度可以為1-20nm，但不僅僅局限于該厚度，本領(lǐng)域技術(shù)人員可以根據(jù)需要進(jìn)行調(diào)整，以獲得更好效果。

在所述襯墊氧化物層102上依次形成浮柵103、隔離層106、控制柵107和掩膜層108，以形成所述柵極疊層。

其中所述浮柵層選用半導(dǎo)體材料，例如硅、多晶硅或者Ge等，并不局限于某一種材料，所述浮柵層的沉積方法可以選擇分子束外延(MBE)、金屬有機(jī)化學(xué)氣相沉積(MOCVD)、低壓化學(xué)氣相沉積(LPCVD)、激光燒蝕沉積(LAD)以及選擇外延生長(SEG)中的一種。

所述控制柵可以和所述浮柵選用相同的材料，也可以選用不同的材料，例如可以在形成金屬柵極作為控制柵。

其中，所述掩膜層可以選用硬掩膜層，例如可以選用SiN或者金屬硬掩膜層等，并不局限于某一種。

在所述柵極疊層的側(cè)壁上形成有間隙壁109

在所述柵極疊層的兩側(cè)形成有LDD離子注入?yún)^(qū)，并且在所述柵極疊層的兩側(cè)還形成有包圍所述LDD離子注入?yún)^(qū)域的源漏。

其中，所述LDD離子注入?yún)^(qū)中LDD離子注入的能量為15-30Kev，所述LDD離子注入的劑量為3×10¹⁴-5×10¹⁴。

在本申請中由于所述間隙壁包括依次沉積的氧化物和氮化物，同時(shí)在所述間隙壁的外側(cè)還形成有停止層作為保護(hù)層，避免了在蝕刻形成接觸孔開口的過程中對所述間隙壁造成損害，通過所述方法制備得到的半導(dǎo)體器件其循環(huán)性能得到極大提高，閾值電壓穩(wěn)定性更高，進(jìn)一步提高了NOR閃存的良率和性能。

實(shí)施例三

本發(fā)明還提供了一種電子裝置，包括實(shí)施例二所述的半導(dǎo)體器件。其中，半導(dǎo)體器件為實(shí)施例二所述的半導(dǎo)體器件，或根據(jù)實(shí)施例一所述的制備方法得到的半導(dǎo)體器件。

本實(shí)施例的電子裝置，可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、 游戲機(jī)、電視機(jī)、VCD、DVD、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，也可為任何包括所述半導(dǎo)體器件的中間產(chǎn)品。本發(fā)明實(shí)施例的電子裝置，由于使用了上述的半導(dǎo)體器件，因而具有更好的性能。

本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。