本申請關(guān)于一種半導(dǎo)體技術(shù)，且特別是關(guān)于一種具有良好隔離能力的高壓半導(dǎo)體裝置。

背景技術(shù)：

高壓半導(dǎo)體裝置技術(shù)適用于高電壓與高功率的集成電路領(lǐng)域。傳統(tǒng)高壓半導(dǎo)體裝置，例如雙擴散漏極金屬氧化物半場效晶體管(Double Diffused Drain MOSFET,DDDMOS)及橫向擴散金屬氧化物半場效晶體管(Lateral diffused MOSFET,LDMOS)，主要用于高于或約為18V的元件應(yīng)用領(lǐng)域。高壓半導(dǎo)體裝置技術(shù)的優(yōu)點在于符合成本效益，且易相容于其他工藝，已廣泛應(yīng)用于顯示器驅(qū)動IC元件、電源供應(yīng)器、電力管理、通訊、車用電子或工業(yè)控制等領(lǐng)域中。

雙擴散漏極金屬氧化物半場效晶體管(DDDMOS)具有體積小、輸出電流大的特性，廣泛應(yīng)用在操作電壓為小于30V的源極驅(qū)動IC(Source Driver IC)中。雙擴散漏極是由二個注入?yún)^(qū)形成用于高壓金屬氧化物半場效晶體管的一源極或一漏極。此處“高壓金屬氧化物半場效晶體管”用語所指的是具有高崩潰電壓(breakdown down voltage)的晶體管。

相鄰的DDDMOS通常通過場氧化物(field oxide)，例如溝槽隔離結(jié)構(gòu)，提供隔離作用。溝槽隔離結(jié)構(gòu)與其上方的金屬化層(例如，內(nèi)層介電(ILD)層與內(nèi)連導(dǎo)線層)及與其下方的井區(qū)會構(gòu)成一寄生MOS晶體管。當DDDMOS進行操作時，施加于內(nèi)連導(dǎo)線層的電壓容易導(dǎo)通寄生MOS晶體管，使溝槽隔離結(jié)構(gòu)失去隔離作用失效而造成電路功能失效。因此，溝槽隔離結(jié)構(gòu)必須增加寬度及/或深度，以防止寄生MOS晶體管在DDDMOS進行操作時被導(dǎo)通。

然而，增加溝槽隔離結(jié)構(gòu)的寬度會增加裝置的尺寸而使晶片面積增加。另外，增加溝槽隔離結(jié)構(gòu)的深度會增加工藝的困難度及制造成本。因此，有必要尋求一種高壓半導(dǎo)體裝置及其制造方法，其能夠解決或改善上述的問題。

技術(shù)實現(xiàn)要素：

本申請一實施例提供一種高壓半導(dǎo)體裝置，包括：一半導(dǎo)體基底，其具有一第一導(dǎo)電型的一井區(qū)及位于井區(qū)內(nèi)的一隔離結(jié)構(gòu)，其中于隔離結(jié)構(gòu)兩側(cè)分別定義出一第一區(qū)及一第二區(qū)；一第一柵極結(jié)構(gòu)及一第二柵極結(jié)構(gòu)，分別設(shè)置于第一區(qū)及第二區(qū)上；一第一注入?yún)^(qū)及一第二注入?yún)^(qū)，分別位于第一區(qū)及第二區(qū)內(nèi)且鄰近于隔離結(jié)構(gòu)，其中第一注入?yún)^(qū)及第二注入?yún)^(qū)具有不同于第一導(dǎo)電型的一第二導(dǎo)電型；以及一反注入?yún)^(qū)，位于隔離結(jié)構(gòu)下方的井區(qū)內(nèi)且橫向延伸于第一注入?yún)^(qū)及第二注入?yún)^(qū)下方，其中反注入?yún)^(qū)具有第一導(dǎo)電型，且具有一摻雜濃度大于井區(qū)的一摻雜濃度。

本申請另一實施例提供一種高壓半導(dǎo)體裝置的制造方法，包括：提供一半導(dǎo)體基底，其具有一第一導(dǎo)電型的一井區(qū)及位于井區(qū)內(nèi)的一隔離結(jié)構(gòu)，其中于隔離結(jié)構(gòu)兩側(cè)分別定義出一第一區(qū)及一第二區(qū)；于隔離結(jié)構(gòu)下方的井區(qū)內(nèi)形成具有第一導(dǎo)電型的一反注入?yún)^(qū)，其中反注入?yún)^(qū)橫向延伸于第一區(qū)及第二區(qū)內(nèi)，且具有一摻雜濃度大于井區(qū)的一摻雜濃度；分別于第一區(qū)及第二區(qū)的反注入?yún)^(qū)上形成鄰近于隔離結(jié)構(gòu)的一第一注入?yún)^(qū)及一第二注入?yún)^(qū)，其中第一注入?yún)^(qū)及第二注入?yún)^(qū)具有不同于第一導(dǎo)電型的一第二導(dǎo)電型；以及分別于第一區(qū)及第二區(qū)上形成一第一柵極結(jié)構(gòu)及一第二柵極結(jié)構(gòu)。

本申請的實施例能夠提供一種高壓半導(dǎo)體裝置，例如橫向擴散金屬氧化物半場效晶體管，其利用反注入?yún)^(qū)(counter implant region)來提升相鄰的高壓半導(dǎo)體裝置之間的隔離能力，進而藉由縮短高壓半導(dǎo)體裝置之間的距離來縮小裝置尺寸或晶片面積。

附圖說明

圖1A至圖1E繪示出根據(jù)本申請一實施例的高壓半導(dǎo)體裝置的制造方法的剖面示意圖。

附圖符號說明：

10 注入掩膜；

20 第一離子注入；

30 第二離子注入；

100 半導(dǎo)體基底；

102 井區(qū)；

102a 第一區(qū)；

102b 第二區(qū)；

104 隔離結(jié)構(gòu)；

106 反注入?yún)^(qū)；

106a、106b、108a、110a 邊緣；

108 第一注入?yún)^(qū)；

110 第二注入?yún)^(qū)；

112 第一柵極結(jié)構(gòu)；

114 第二柵極結(jié)構(gòu)；

115 內(nèi)層介電層；

116 第三注入?yún)^(qū)；

117、119 源極/漏極電極；

118 第四注入?yún)^(qū)；

121 內(nèi)連導(dǎo)線層；

200 高壓半導(dǎo)體裝置；

W 表面寬度。

具體實施方式

以下說明本申請實施例的高壓半導(dǎo)體裝置及其制造方法。然而，可輕易了解本申請所提供的實施例僅用于說明以特定方法制作及使用本發(fā)明，并非用以局限本發(fā)明的范圍。

本申請的實施例提供一種高壓半導(dǎo)體裝置，例如橫向擴散金屬氧化物半場效晶體管，其利用反注入?yún)^(qū)(counter implant region)來提升相鄰的高壓半導(dǎo)體裝置之間的隔離能力，進而藉由縮短高壓半導(dǎo)體裝置之間的距離來縮小裝置尺寸或晶片面積。

請參照圖1E，其繪示出根據(jù)本申請一實施例的高壓半導(dǎo)體裝置200的剖面示意圖。在本實施例中，高壓半導(dǎo)體裝置200包括一半導(dǎo)體基底100，其具有一井區(qū)102及至少一隔離結(jié)構(gòu)104，其中于隔離結(jié)構(gòu)104兩側(cè)的井區(qū)102內(nèi)定義出的一第一區(qū)102a及一第二區(qū)102b。在本實施例中，井區(qū)102作為高壓半導(dǎo)體裝置200的一高壓井區(qū)且具有一第一導(dǎo)電型，例如P型或N型。在一范例中，井區(qū)102為P型，且具有一摻雜濃度為1.0× 10¹⁶ions/cm³。在另一范例中，井區(qū)102為N型，且具有一摻雜濃度為9.0×10¹⁵ions/cm³。

在一實施例中，隔離結(jié)構(gòu)104可為場氧化物，例如溝槽隔離(trench isolation)結(jié)構(gòu)。在一范例中，溝槽隔離結(jié)構(gòu)的深度大于4000埃，且不超過8000埃。亦即，溝槽隔離結(jié)構(gòu)的深度大于典型的淺溝槽隔離結(jié)構(gòu)，但小于典型的深溝槽隔離結(jié)構(gòu)。在其他實施例中，隔離結(jié)構(gòu)104為局部硅氧化層(local oxidation of silicon,LOCOS)。

在本實施例中，高壓半導(dǎo)體裝置200更包括一第一柵極結(jié)構(gòu)112及一第二柵極結(jié)構(gòu)114。第一柵極結(jié)構(gòu)112設(shè)置于半導(dǎo)體基底100的第一區(qū)102a上，而第二柵極結(jié)構(gòu)114設(shè)置于半導(dǎo)體基底100的第二區(qū)102b上。每一柵極結(jié)構(gòu)包括與半導(dǎo)體基底100的井區(qū)102接觸的柵極介電層、位于柵極介電層上的柵極電極以及位于柵極電極側(cè)壁的柵極間隙壁。

在本實施例中，高壓半導(dǎo)體裝置200更包括一第一注入?yún)^(qū)108及一第二注入?yún)^(qū)110。第一注入?yún)^(qū)108及第二注入?yún)^(qū)110作為高壓半導(dǎo)體裝置200的雙擴散漏極區(qū)。在本實施例中，第一注入?yún)^(qū)108位于第一區(qū)102a內(nèi)，其延伸于第一柵極結(jié)構(gòu)112下方且鄰近于隔離結(jié)構(gòu)104。再者，第二注入?yún)^(qū)110位于第二區(qū)102b內(nèi)，其延伸于第二柵極結(jié)構(gòu)112下方且鄰近于隔離結(jié)構(gòu)104。在本實施例中，第一注入?yún)^(qū)108及第二注入?yún)^(qū)110的深度小于隔離結(jié)構(gòu)104的深度。再者，第一注入?yún)^(qū)108及第二注入?yún)^(qū)110具有不同于第一導(dǎo)電型的一第二導(dǎo)電型。在一范例中，第一導(dǎo)電型可為P型，而第二導(dǎo)電型則為N型。在另一范例中，第一導(dǎo)電型可為N型，而第二導(dǎo)電型則為P型。

在本實施例中，高壓半導(dǎo)體裝置200更包括一第三注入?yún)^(qū)116及一第四注入?yún)^(qū)118，其具有第二導(dǎo)電型。第三注入?yún)^(qū)116位于第一注入?yún)^(qū)108內(nèi)，而第四注入?yún)^(qū)118位于第二注入?yún)^(qū)110內(nèi)。第三注入?yún)^(qū)116及第四注入?yún)^(qū)118作為源極/漏極注入?yún)^(qū)，其摻雜濃度大于作為雙擴散漏極區(qū)的第一注入?yún)^(qū)108及第二注入?yún)^(qū)110。

在本實施例中，高壓半導(dǎo)體裝置200更包括一反注入?yún)^(qū)106，其位于隔離結(jié)構(gòu)104下方的井區(qū)102內(nèi)且橫向延伸于第一注入?yún)^(qū)108及第二注入?yún)^(qū)110下方。在一實施例中，反注入?yún)^(qū)106具有二個相對的邊緣106a及106b(標示于圖1C)。邊緣106a及106b分別大體上對準于第一注入?yún)^(qū)108的一邊緣108a(標示于圖1C)與第二注入?yún)^(qū)110的一邊緣110a(標示于圖1C)。在本實施例中，反注入?yún)^(qū)106具有第一導(dǎo)電型，且具有一摻雜濃度大于井區(qū)102的摻雜濃度。在一范例中，反注入?yún)^(qū)106為P型，且摻雜濃度為5.0×10¹⁶ions/cm³。在另一范例中，反注入?yún)^(qū)106為N型，且摻雜濃度為6.0×10¹⁶ions/cm³。

在本實施例中，高壓半導(dǎo)體裝置200更包括一金屬化層位于半導(dǎo)體基底100上，且覆蓋第一柵極結(jié)構(gòu)112及第二柵極結(jié)構(gòu)114。金屬化層可包括一內(nèi)層介電(ILD)層115及一內(nèi)連接結(jié)構(gòu)。內(nèi)連接結(jié)構(gòu)至少包括分別耦接至第三注入?yún)^(qū)116及第四注入?yún)^(qū)118的源極/漏極電極117及119，及位于隔離結(jié)構(gòu)104上方的ILD層115上的內(nèi)連導(dǎo)線層121。

接著，請參照圖1A至圖1E，其繪示出根據(jù)本申請一實施例的高壓半導(dǎo)體裝置200制造方法的剖面示意圖。請參照圖1A，提供一半導(dǎo)體基底100，其具有一井區(qū)102及至少一隔離結(jié)構(gòu)104，其中于隔離結(jié)構(gòu)104兩側(cè)的井區(qū)102內(nèi)定義出的一第一區(qū)102a及一第二區(qū)102b。在本實施例中，半導(dǎo)體基底100可為硅基底、鍺化硅(SiGe)基底、塊體半導(dǎo)體(bulk semiconductor)基底、化合物半導(dǎo)體(compound semiconductor)基底、絕緣層上覆硅(silicon on insulator,SOI)基底或其他現(xiàn)有的半導(dǎo)體基底。

井區(qū)102作為高壓半導(dǎo)體裝置200的一高壓井區(qū)且具有一第一導(dǎo)電型，例如P型或N型。在一范例中，井區(qū)102為P型，且具有一摻雜濃度為1.0×10¹⁶ions/cm³。在另一范例中，井區(qū)102為N型，且具有一摻雜濃度為9.0×10¹⁵ions/cm³。

隔離結(jié)構(gòu)104可為場氧化物，例如溝槽隔離(trench isolation)結(jié)構(gòu)。在一范例中，溝槽隔離結(jié)構(gòu)的深度大于4000埃，且不超過8000埃。

請參照圖1B，利用一注入掩膜10進行一第一離子注入20，以在鄰近隔離結(jié)構(gòu)104底部下方的井區(qū)102內(nèi)形成具有第一導(dǎo)電型的一反注入?yún)^(qū)106，其具有一摻雜濃度大于井區(qū)102的摻雜濃度。在一范例中，反注入?yún)^(qū)106為P型，且摻雜濃度為5.0×10¹⁶ions/cm³。在另一范例中，反注入?yún)^(qū)106為N型，且摻雜濃度為6.0×10¹⁶ions/cm³。在本實施例中，由于注入掩膜10具有一開口，露出隔離結(jié)構(gòu)104及鄰近隔離結(jié)構(gòu)104的一部分的第一區(qū)102a及一部分的第二區(qū)102b，因此形成的反注入?yún)^(qū)106橫向延伸于第一區(qū)102a及第二區(qū)102b內(nèi)。

請參照圖1C，利用同一注入掩膜10進行一第二離子注入30，以在分別于第一區(qū)102a及第二區(qū)102b內(nèi)形成鄰近于隔離結(jié)構(gòu)104的一第一注入?yún)^(qū)108及一第二注入?yún)^(qū)110。在本實施例中，第一注入?yún)^(qū)108及第二注入?yún)^(qū)110的深度小于隔離結(jié)構(gòu)104的深度且分別位于延伸于第一區(qū)102a及第二區(qū)102b的反注入?yún)^(qū)106上。再者，第一注入?yún)^(qū)108及第二注入?yún)^(qū)110具有不同于第一導(dǎo)電型的一第二導(dǎo)電型。在一范例中，第一導(dǎo)電型可為P型，而第二導(dǎo)電型則為N型。在另一范例中，第一導(dǎo)電型可為N型，而第二導(dǎo)電型則為P型。在本實施例中，由于第一注入?yún)^(qū)108及第二注入?yún)^(qū)110與形成反注入?yún)^(qū)106 利用同一注入掩膜制作，因此反注入?yún)^(qū)106的二個相對的邊緣106a及106b分別大體上對準于第一注入?yún)^(qū)108的一邊緣108a與第二注入?yún)^(qū)110的一邊緣110a。

請參照圖1D，利用現(xiàn)有MOS工藝，分別于第一區(qū)102a及第二區(qū)102b上形成一第一柵極結(jié)構(gòu)112及一第二柵極結(jié)構(gòu)114。再者，分別于第一注入?yún)^(qū)108及第二注入?yún)^(qū)110內(nèi)形成具有第二導(dǎo)電型的一第三注入?yún)^(qū)116及一第四注入?yún)^(qū)118。第三注入?yún)^(qū)116及第四注入?yún)^(qū)118作為源極/漏極注入?yún)^(qū)，其摻雜濃度大于作為雙擴散漏極區(qū)的第一注入?yún)^(qū)108及第二注入?yún)^(qū)110。

請參照圖1E，利用現(xiàn)有金屬化工藝，于半導(dǎo)體基底100上形成一金屬化層，并覆蓋第一柵極結(jié)構(gòu)112及第二柵極結(jié)構(gòu)114。如此一來，便形成高壓半導(dǎo)體裝置200。在一實施例中，金屬化層可包括一內(nèi)層介電(ILD)層115及一內(nèi)連接結(jié)構(gòu)。在一實施例中，內(nèi)連接結(jié)構(gòu)至少包括分別耦接至第三注入?yún)^(qū)116及第四注入?yún)^(qū)118的源極/漏極電極117及119，及位于隔離結(jié)構(gòu)104上方的ILD層115上的內(nèi)連導(dǎo)線層121。

在高壓半導(dǎo)體裝置200中，內(nèi)連導(dǎo)線層121、ILD層115、隔離結(jié)構(gòu)104及井區(qū)102構(gòu)成一寄生金屬氧化物半晶體管。當高壓半導(dǎo)體裝置200進行操作時，可通過反注入?yún)^(qū)106阻止施加于內(nèi)連導(dǎo)線層121的高電壓導(dǎo)通寄生MOS晶體管，進而幫助隔離結(jié)構(gòu)104維持其隔離作用。再者，由于第一注入?yún)^(qū)108及第二注入?yún)^(qū)110下方具有反注入?yún)^(qū)106，因此可改善降低表面電場效應(yīng)(reduced surface electric field,RESURF)。

請參照表1，其顯示不具反注入?yún)^(qū)的N型高壓MOS晶體管中的寄生MOS晶體管與具反注入?yún)^(qū)的N型高壓MOS晶體管(如圖1E所示)的寄生MOS晶體管在工作電壓為40伏特(V)時，不同的隔離結(jié)構(gòu)的表面寬度(μm)所對應(yīng)的漏極電流(A)。

表1

如表1所示，當隔離結(jié)構(gòu)的表面寬度(μm)由2.0μm縮減至1.2μm，不具有反注入?yún)^(qū)的N型高壓MOS晶體管中的寄生MOS晶體管的漏極電流(A)由4.2×10^-6A快速增加至2.2×10^-3A。然而，當隔離結(jié)構(gòu)的表面寬度(μm)由2.0μm縮減至1.0μm，具有反注入?yún)^(qū)的N型高壓MOS晶體管中的寄生MOS晶體管的漏極電流(A)則維持在2.7×10^-12至2.8×10^-12的范圍且遠小于4.2×10^-6A。亦即，即使隔離結(jié)構(gòu)的表面寬度(μm)由2.0μm縮減至1.0μm，N型高壓MOS晶體管中的反注入?yún)^(qū)仍可有效防止寄生MOS晶體管導(dǎo)通。

請參照表2，其顯示不具有反注入?yún)^(qū)的P型高壓MOS晶體管中的寄生MOS晶體管與具有反注入?yún)^(qū)的P型高壓MOS晶體管(如圖1E所示)的寄生MOS晶體管在工作電壓為-40伏特(V)時，不同的隔離結(jié)構(gòu)的表面寬度(μm)所對應(yīng)的漏極電流(A)。

表2

如表2所示，當隔離結(jié)構(gòu)的表面寬度(μm)由2.0μm縮減至1.0μm，不具有反注入?yún)^(qū)的P型高壓MOS晶體管中的寄生MOS晶體管的漏極電流(A)由-3.7×10^-8A快速增加至-4.1×10^-4A。然而，當隔離結(jié)構(gòu)的表面寬度(μm)由2.0μm縮減至1.0μm，具有反注入?yún)^(qū)的P型高壓MOS晶體管中的寄生MOS晶體管的漏極電流(A)則維持在-7.4×10^-13至 -1.3×10^-12的范圍且遠小于-3.7×10^-8A。亦即，即使隔離結(jié)構(gòu)的表面寬度(μm)由2.0μm縮減至1.0μm，P型高壓MOS晶體管中的反注入?yún)^(qū)同樣可有效防止寄生MOS晶體管導(dǎo)通。

根據(jù)上述實施例，由于高壓半導(dǎo)體裝置200內(nèi)具有反注入?yún)^(qū)106，因此相較于不具有反注入?yún)^(qū)的P型或N型高壓半導(dǎo)體裝置，隔離結(jié)構(gòu)104的表面寬度W可至少縮減50％以上。如此一來，可通過降低隔離結(jié)構(gòu)104的平面尺寸而有效縮小晶片面積，進而增加每一晶圓中的晶片數(shù)量。再者，相較于使用深溝槽隔離結(jié)構(gòu)的高壓半導(dǎo)體裝置，具有反注入?yún)^(qū)106的高壓半導(dǎo)體裝置200中深度大于4000埃且不超過8000埃的溝槽隔離結(jié)構(gòu)可相對降低工藝的困難度及制造成本。另外，由于反注入?yún)^(qū)106與第一及第二注入?yún)^(qū)108及110是利用同一注入掩膜而形成，因此無需使用額外的注入掩膜。

雖然本發(fā)明已以較佳實施例申請如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作更動與潤飾，因此本發(fā)明的保護范圍當視權(quán)利要求范圍所界定的為準。