本發(fā)明涉及半導體制造領域，尤其涉及一種量子阱器件及其形成方法。

背景技術：

高電子遷移率晶體管(HEMT)的基本結構由一個調制摻雜異質結及其源漏結構組成。存在于調制摻雜異質結中的二維電子氣(2-DEG)，由于不受電離雜質離子散射的影響，其遷移率非常高。HEMT是電壓控制器件，柵極電壓Vg可控制異質結勢阱的深度，從而控制勢阱中2-DEG的面密度，進而控制器件的工作電流。對于GaAs體系的HEMT，通常其中的n-AlxGa1-xAs控制層應該是耗盡的。若n-AlxGa1-xAs層厚度較大、摻雜濃度又高，則在Vg＝0時就存在有2-DEG，為耗盡型器件，反之則為增強型器件(Vg＝0時，肖特基耗盡層即延伸到本征GaAs層內部)；對于HEMT，主要是要控制好寬禁帶半導體層(控制層)的摻雜濃度和厚度，特別是厚度。在考慮HEMT中的2-DEG面密度Ns時，通常只需要考慮異質結勢阱中的兩個二維子能帶(i＝0和1)即可。2-DEG面電荷密度Ns將受到柵極電壓Vg的控制。

技術實現要素：

本發(fā)明的目的在于提供一種量子阱器件及其形成方法，能夠獲得具有高遷移率的量子阱器件。

為了實現上述目的，本發(fā)明提出了一種量子阱器件的形成方法，包括步驟：

提供圖形化的襯底；

在圖形化的所述襯底表面形成緩沖層；

對所述緩沖層進行刻蝕處理，形成魚鰭狀結構；

在所述緩沖層及魚鰭狀結構表面上依次沉積量子阱層、阻擋層、覆蓋層及介質層；

在所述介質層表面形成金屬層；

對所述金屬層和介質層進行刻蝕，形成金屬柵極和柵介質層；

在所述金屬柵極和柵介質層的兩側形成側墻；

依次刻蝕所述覆蓋層、阻擋層及量子阱層形成源漏凹陷區(qū)，所述凹陷區(qū)暴露出所述緩沖層并延伸至所述側墻的下方；

在所述源漏凹陷區(qū)中形成摻雜的源漏區(qū)。

進一步的，在所述的量子阱器件的形成方法中，所述圖形化的襯底為設有Σ型凹槽的襯底。

進一步的，在所述的量子阱器件的形成方法中，所述Σ型凹槽的襯底的形成步驟包括：

提供襯底；

在所述襯底上形成圖案化的掩模層，所述圖案化的掩模層暴露出部分襯底；

采用干法刻蝕刻蝕暴露出的襯底，形成圓弧狀凹槽；

采用濕法刻蝕對所述圓弧狀凹槽進行刻蝕，形成Σ型凹槽；

去除所述圖案化的掩模層。

進一步的，在所述的量子阱器件的形成方法中，所述濕法刻蝕采用KOH溶液或者TMAH溶液。

進一步的，在所述的量子阱器件的形成方法中，所述襯底材質為硅、藍寶石或者SiC。

進一步的，在所述的量子阱器件的形成方法中，所述緩沖層材質為AlN或AlGaN，其厚度范圍是1μm～10μm。

進一步的，在所述的量子阱器件的形成方法中，所述緩沖層采用MOCVD、ALD或者MBE工藝形成。

進一步的，在所述的量子阱器件的形成方法中，采用BCl3對所述緩沖層進行刻蝕處理，形成魚鰭狀結構。

進一步的，在所述的量子阱器件的形成方法中，所述量子阱層材質為GaN、InGaN、AlGaN、鍺、III-V或者II-VI族元素，其厚度范圍是10nm～100nm。

進一步的，在所述的量子阱器件的形成方法中，所述阻擋層材質為AlN、InGaN、AlGaN、III-V或者II-VI族元素，其厚度范圍是10nm～100nm。

進一步的，在所述的量子阱器件的形成方法中，所述覆蓋層為GaN，其厚度范圍為10nm～50nm。

進一步的，在所述的量子阱器件的形成方法中，所述介質層的材質為二氧化硅、氧化鋁、氧化鋯或氧化鉿，其厚度范圍是1nm～5nm。

進一步的，在所述的量子阱器件的形成方法中，量子阱層、阻擋層、覆蓋層及介質層采用MOCVD、ALD或MBE工藝形成。

進一步的，在所述的量子阱器件的形成方法中，所述金屬層的材質為NiAu或CrAu。

進一步的，在所述的量子阱器件的形成方法中，所述金屬層采用PVD、MOCVD、ALD或MBE工藝形成。

進一步的，在所述的量子阱器件的形成方法中，所述側墻的材質為氮化硅。

進一步的，在所述的量子阱器件的形成方法中，所述源漏凹陷區(qū)的形成步驟包括：

采用干法刻蝕依次去除位于所述側墻兩側暴露出的覆蓋層、阻擋層及量子阱層，暴露出所述緩沖層；

采用濕法刻蝕去除位于所述側墻下方的覆蓋層、阻擋層及量子阱層，形成源漏凹陷區(qū)，所述源漏凹陷區(qū)與所述金屬柵極和柵介質層不存在重疊部分。

進一步的，在所述的量子阱器件的形成方法中，所述干法刻蝕采用的氣體為BCl3。

進一步的，在所述的量子阱器件的形成方法中，所述濕法刻蝕采用質量分 數為30％～50％的NaOH溶液刻蝕去除所述量子阱層和覆蓋層。

進一步的，在所述的量子阱器件的形成方法中，所述濕法刻蝕采用HF溶液刻蝕去除所述阻擋層。

進一步的，在所述的量子阱器件的形成方法中，所述源漏區(qū)材質為摻雜硅的GaN。

進一步的，在所述的量子阱器件的形成方法中，所述源漏區(qū)采用MOCVD、ALD或者MBE工藝形成。

進一步的，在所述的量子阱器件的形成方法中，在形成源漏區(qū)后，在所述源漏區(qū)上形成源漏區(qū)電極。

本發(fā)明提出了一種量子阱器件，采用如上文所述的量子阱器件的形成方法形成，包括：圖形化的襯底、設有魚鰭狀結構的緩沖層、量子阱層、阻擋層、覆蓋層、金屬柵極、柵介質層、側墻及源漏區(qū)，其中，所述設有魚鰭狀結構的緩沖層形成在所述圖形化的襯底上，所述量子阱層、阻擋層、覆蓋層、金屬柵極及柵介質層依次形成在所述設有魚鰭狀結構的緩沖層上，所述側墻形成在所述金屬柵極及柵介質層的兩側，所述源漏區(qū)形成在所述緩沖層上，位于所述金屬柵極及柵介質層的兩側，并延伸一部分至所述側墻的下方。

進一步的，在所述的量子阱器件中，還包括源漏區(qū)電極，所述源漏區(qū)電極形成在所述源漏區(qū)上。

與現有技術相比，本發(fā)明的有益效果主要體現在：提出了一種量子阱器件的形成方法，能夠形成具有高遷移率的量子阱器件，并且形成的量子阱器件具有較高的擊穿電壓，從而獲得具有較好的性能及可靠性的量子阱器件。

附圖說明

圖1為本發(fā)明一實施例中量子阱器件的形成方法的流程圖；

圖2a至圖2c為本發(fā)明一實施例中圖形化襯底的形成方法；

圖3為本發(fā)明一實施例中形成緩沖層后的剖面示意圖；

圖4a至圖13a為本發(fā)明一實施例中形成量子阱器件過程中沿著與溝道垂直 方向的剖面示意圖；

圖4b至圖13b為本發(fā)明一實施例中形成量子阱器件過程中沿著溝道方向的剖面示意圖。

具體實施方式

下面將結合示意圖對本發(fā)明的量子阱器件及其形成方法進行更詳細的描述，其中表示了本發(fā)明的優(yōu)選實施例，應該理解本領域技術人員可以修改在此描述的本發(fā)明，而仍然實現本發(fā)明的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道，而并不作為對本發(fā)明的限制。

為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結構，因為它們會使本發(fā)明由于不必要的細節(jié)而混亂。應當認為在任何實際實施例的開發(fā)中，必須做出大量實施細節(jié)以實現開發(fā)者的特定目標，例如按照有關系統(tǒng)或有關商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應當認為這種開發(fā)工作可能是復雜和耗費時間的，但是對于本領域技術人員來說僅僅是常規(guī)工作。

在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據下面說明和權利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。

請參考圖1，在本發(fā)明中，提出了一種量子阱器件的形成方法，包括步驟：

S100：提供圖形化的襯底；

S200：在圖形化的所述襯底表面形成緩沖層；

S300：對所述緩沖層進行刻蝕處理，形成魚鰭狀結構；

S400：在所述緩沖層及魚鰭狀結構表面上依次沉積量子阱層、阻擋層、覆蓋層及介質層；

S500：在所述介質層表面形成金屬層；

S600：對所述金屬層和介質層進行刻蝕，形成金屬柵極和柵介質層；

S700：在所述金屬柵極和柵介質層的兩側形成側墻；

S800：依次刻蝕所述覆蓋層、阻擋層及量子阱層形成源漏凹陷區(qū)，所述凹陷區(qū)暴露出所述緩沖層并延伸至所述側墻的下方；

S900：在所述源漏凹陷區(qū)中形成摻雜的源漏區(qū)。

具體的，請參考圖2a至圖2c，在步驟S100中，所述圖形化的襯底100為設有Σ型凹槽的襯底。所述Σ型凹槽的襯底100的形成步驟包括：

提供襯底100，其中，所述襯底100可以為硅襯底、藍寶石襯底或者SiC襯底；

在所述襯底100上形成圖案化的掩模層200，所述圖案化的掩模層200暴露出部分襯底100，所述掩模層200可以為氮化硅等材質；

采用干法刻蝕刻蝕暴露出的襯底100，形成圓弧狀凹槽110；

采用濕法刻蝕對所述圓弧狀凹槽110進行刻蝕，形成Σ型凹槽120；其中，所述濕法刻蝕采用KOH溶液或者TMAH溶液(羥化四甲銨，tetramethylazanium hydroxide)；

去除所述圖案化的掩模層200。

請參考圖3，在步驟S200中，在圖形化的所述襯底100表面形成緩沖層300；所述緩沖層300材質為AlN或AlGaN，其厚度范圍是1μm～10μm，例如是5μm。所述緩沖層300可以采用MOCVD(Metal-organic Chemical Vapor Deposition，金屬有機化合物化學氣相沉淀)、ALD(Atomic layer deposition，原子層沉積)或者MBE(Molecular Beam Epitaxy，分子束外延)工藝形成。

接著，請參考圖4a和圖4b，采用BCl3對所述緩沖層300進行刻蝕處理，形成魚鰭狀結構(Fin)310。

請參考圖5a、圖5b、圖6a和圖6b，在所述緩沖層300及魚鰭狀結構310表面上依次沉積量子阱層410、阻擋層420、覆蓋層430及介質層440；其中，所述量子阱層410材質為GaN、InGaN、AlGaN、鍺、III-V或者II-VI族元素， 在本實施例中，例如是GaN，其厚度范圍是10nm～100nm，例如是50nm。所述阻擋層420材質為AlN、InGaN、AlGaN、III-V或者II-VI族元素，在本實施例中，例如是AlN，其厚度范圍是10nm～100nm，例如是50nm。其中，阻擋層材質可以與量子阱層材質相同，但組分不同，阻擋層材質的禁帶寬度必須大于量子阱層材質的禁帶寬度所述覆蓋層430為GaN，其厚度范圍為10nm～50nm，例如是20nm。所述介質層440的材質為二氧化硅、氧化鋁、氧化鋯或氧化鉿，其厚度范圍是1nm～5nm，例如是3nm。其中，所述量子阱層410、阻擋層420、覆蓋層430及介質層440均可以采用MOCVD、ALD或MBE工藝形成。形成的量子阱層410、阻擋層420、覆蓋層430結構，調制摻雜異質結中的量子阱層410可以形成二維電子氣(2-DEG，如圖中虛線所示)，由于不受電離雜質離子散射的影響，其遷移率非常高。從而可以使形成的量子阱器件具有較高的遷移率。

請參考圖7a和圖7b，在所述介質層440表面形成金屬層500；所述金屬層500的材質為NiAu或CrAu，其可以采用PVD(Physical Vapor Deposition，物理氣相沉積)、MOCVD、ALD或MBE工藝形成。

請參考圖8a和圖8b，對所述金屬層500和介質層440進行刻蝕，形成金屬柵極510和柵介質層441。

接著，請參考圖9a和圖9b，在所述金屬柵極510和柵介質層441的兩側形成側墻600；所述側墻600的材質為氮化硅。

接著，依次刻蝕所述覆蓋層430、阻擋層420及量子阱層410形成源漏凹陷區(qū)，所述凹陷區(qū)暴露出所述緩沖層300并延伸至所述側墻600的下方，但與所述金屬柵極510及柵介質層441之間無重疊；

具體的，所述源漏凹陷區(qū)的形成步驟包括：

采用干法刻蝕依次去除位于所述側墻600兩側暴露出的覆蓋層430、阻擋層420及量子阱層410，暴露出所述緩沖層300，如圖10a和圖10b所示；其中，干法刻蝕采用的氣體為BCl3；

采用濕法刻蝕去除位于所述側墻600下方的覆蓋層430、阻擋層420及量子 阱層410，形成源漏凹陷區(qū)，所述源漏凹陷區(qū)與所述金屬柵極510和柵介質層441不存在重疊部分，如圖11a和圖11b所示，其中，所述濕法刻蝕采用質量分數為30％～50％的NaOH溶液刻蝕去除所述量子阱層410和覆蓋層430，其中，量子阱層410和覆蓋層430的材質在本實施例中均為GaN；所述濕法刻蝕采用HF溶液刻蝕去除所述阻擋層420，其中，在本實施例中所述阻擋層420的材質為AlN。

接著，請參考圖12a和圖12b，在所述源漏凹陷區(qū)中形成摻雜的源漏區(qū)700，其中，所述源漏區(qū)700的材質為摻雜硅的GaN。所述源漏區(qū)采用MOCVD、ALD或者MBE工藝形成。

接著，請參考圖13a和圖13b，在形成源漏區(qū)700后，在所述源漏區(qū)700上形成源漏區(qū)電極800。

在本實施例的另一方面，還提出了一種量子阱器件，采用如上文所述的量子阱器件的形成方法形成，包括：圖形化的襯底100、設有魚鰭狀結構310的緩沖層300、量子阱層410、阻擋層420、覆蓋層430、金屬柵極510、柵介質層441、側墻600及源漏區(qū)700，其中，所述設有魚鰭狀結構310的緩沖層300形成在所述圖形化的襯底100上，所述量子阱層410、阻擋層420、覆蓋層430、金屬柵極510及柵介質層441依次形成在所述設有魚鰭狀結構310的緩沖層300上，所述側墻600形成在所述金屬柵極510及柵介質層441的兩側，所述源漏區(qū)700形成在所述緩沖層300上，位于所述金屬柵極510及柵介質層441的兩側，并延伸一部分至所述側墻600的下方，但與所述金屬柵極510及柵介質層441無重疊部分。

其中，量子阱器件還包括源漏區(qū)電極800，所述源漏區(qū)電極800形成在所述源漏區(qū)700上。

綜上，在本發(fā)明實施例提供的量子阱器件及其形成方法中，提出了一種量子阱器件的形成方法，能夠形成具有高遷移率的量子阱器件，并且形成的量子阱器件具有較高的擊穿電壓，從而獲得具有較好的性能及可靠性的量子阱器件。

上述僅為本發(fā)明的優(yōu)選實施例而已，并不對本發(fā)明起到任何限制作用。任何所屬技術領域的技術人員，在不脫離本發(fā)明的技術方案的范圍內，對本發(fā)明揭露的技術方案和技術內容做任何形式的等同替換或修改等變動，均屬未脫離本發(fā)明的技術方案的內容，仍屬于本發(fā)明的保護范圍之內。