本發(fā)明涉及半導體技術(shù)領(lǐng)域，尤其涉及半導體裝置及其制造方法，更具體的，涉及一種鰭片式二極管及其制造方法。

背景技術(shù)：

隨著金屬氧化物半導體場效應(yīng)晶體管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)關(guān)鍵尺寸的縮小，短溝道效應(yīng)(Short Channel Effect，SCE)成為一個至關(guān)重要的問題。鰭式場效應(yīng)晶體管(Fin Field Effect Transistor，F(xiàn)inFET)具有良好的柵控能力，能夠有效地抑制短溝道效應(yīng)。并且，F(xiàn)inFET降低了器件的隨機摻雜波動(Random Dopant Fluctuation，RDF)，提高了器件的穩(wěn)定性。因此，在小尺寸的半導體元件設(shè)計中通常采用FinFET器件。

靜電放電(Electro-Static Discharge，ESD)現(xiàn)象對半導體器件來說是一個嚴重的問題，尤其是對于FinFET器件，由于器件的關(guān)鍵尺寸更小，器件更容易由于靜電放電現(xiàn)象而失效。因此，ESD器件對于FinFET器件來說很關(guān)鍵。二極管類型的ESD器件通常包括柵控二極管和淺溝槽隔離(Shallow Trench Isolation，STI)二極管，但由于柵控二極管的寄生電容較大，因此，在高頻應(yīng)用中STI二極管具有更好的性能。

因此，期望提出一種適于FinFET制造工藝的鰭片式二極管，減輕或者避免FinFET器件受靜電放電現(xiàn)象的影響。

技術(shù)實現(xiàn)要素：

本公開的一個實施例的目的在于提出一種新穎的鰭片式二極管 及其制造方法。

根據(jù)本公開的一個實施例，提供了一種半導體裝置的制造方法，包括以下步驟：提供襯底結(jié)構(gòu)，所述襯底結(jié)構(gòu)包括半導體襯底和位于所述襯底上的多個半導體鰭片；在各個鰭片之間形成隔離區(qū)以至少基本填充滿各個鰭片之間的空間；在所述填充步驟之后，對所述襯底結(jié)構(gòu)的至少一部分進行第一摻雜，以形成阱區(qū)，所述阱區(qū)至少部分地在所述襯底中且與所述多個鰭片中的一部分鰭片鄰接或者交疊；去除所述隔離區(qū)的一部分以露出所述多個鰭片中各鰭片的至少一部分；對所述多個鰭片中的與所述阱區(qū)鄰接或者交疊的第一組鰭片的每一個鰭片的至少一部分進行第二摻雜，以形成第一摻雜區(qū)；以及對所述多個鰭片中的與所述第一組鰭片不同的第二組鰭片的每一個鰭片的至少一部分進行第三摻雜，以形成第二摻雜區(qū)；其中，所述第一摻雜區(qū)具有與所述第二摻雜區(qū)不同的導電類型，所述第一摻雜區(qū)具有與所述阱區(qū)相同的導電類型。

在一個實施方式中，所述阱區(qū)在所述襯底的一部分之上。

在一個實施方式中，所述對所述襯底結(jié)構(gòu)的至少一部分進行第一摻雜的步驟包括：對所述襯底結(jié)構(gòu)進行第一預摻雜，以形成位于所述襯底中且與所述多個鰭片中的一部分鰭片鄰接的預摻雜區(qū)；對所述預摻雜區(qū)的一部分進行第二預摻雜，在所述預摻雜區(qū)中形成所述阱區(qū)，所述阱區(qū)在所述預摻雜區(qū)的一部分之上，其中所述阱區(qū)和所述預摻雜區(qū)具有不同的導電類型。

在一個實施方式中，所述第一摻雜區(qū)與所述阱區(qū)鄰接；所述第二摻雜區(qū)與所述預摻雜區(qū)的其余部分鄰接，并具有與所述其余部分相同的導電類型。

在一個實施方式中，所述對所述襯底結(jié)構(gòu)的至少一部分進行第一摻雜的步驟包括：對所述襯底結(jié)構(gòu)進行第一預摻雜，以形成與所述多個鰭片中的一部分鰭片交疊的預摻雜區(qū)；對所述預摻雜區(qū)的一部分進行第二預摻雜，在所述預摻雜區(qū)中形成所述阱區(qū)，所述阱區(qū)在所述預摻雜區(qū)的一部分之上，其中所述阱區(qū)和所述預摻雜區(qū)具有不同的導電類型。

在一個實施方式中，所述第一摻雜區(qū)與所述阱區(qū)鄰接；并且所述第 二摻雜區(qū)與所述預摻雜區(qū)的其余部分鄰接，并具有與所述預摻雜區(qū)的其余部分相同的導電類型。

在一個實施方式中，所述第一摻雜區(qū)的摻雜濃度大于所述阱區(qū)的摻雜濃度；所述第二摻雜區(qū)的摻雜濃度大于所述預摻雜區(qū)的其余部分的摻雜濃度。

在一個實施方式中，所述阱區(qū)包括第一阱區(qū)和第二阱區(qū)，所述對所述襯底結(jié)構(gòu)的至少一部分進行第一摻雜的步驟包括：對所述襯底結(jié)構(gòu)進行第一預摻雜，以形成位于所述襯底中且與所述多個鰭片中的一部分鰭片鄰接的預摻雜區(qū)；對所述預摻雜區(qū)的一部分進行第二預摻雜，在所述預摻雜區(qū)中形成第二阱區(qū)，所述第二阱區(qū)在所述預摻雜區(qū)的一部分之上，所述預摻雜區(qū)的其余部分作為第一阱區(qū)，其中所述第一阱區(qū)和所述第二阱區(qū)具有不同的導電類型。

在一個實施方式中，所述第一摻雜區(qū)與所述第二阱區(qū)鄰接；所述第二摻雜區(qū)與所述第一阱區(qū)鄰接，并具有與所述第一阱區(qū)相同的導電類型。

在一個實施方式中，所述提供襯底結(jié)構(gòu)的步驟包括：提供初始襯底，所述初始襯底包括初始半導體層；在所述初始半導體層上形成圖案化的硬掩模；以所述圖案化的硬掩模為掩模對所述初始半導體層進行刻蝕，從而形成所述多個半導體鰭片。

在一個實施方式中，所述襯底結(jié)構(gòu)還包括位于所述多個半導體鰭片上的硬掩模，所述方法還包括：去除所述多個半導體鰭片上的硬掩模。

在一個實施方式中，所述硬掩模包括緩沖層和在所述緩沖層上的硬掩模層。

在一個實施方式中，所述在各個鰭片之間形成隔離區(qū)包括：沉積隔離材料以填充各個鰭片之間的空間并覆蓋所述鰭片；對所述隔離材料進行平坦化，以使隔離材料的頂表面與所述鰭片的頂表面基本齊平，從而在各個鰭片之間形成所述隔離區(qū)。

在一個實施方式中，所述方法還包括：在沉積隔離材料之前，在所述襯底和各個鰭片的表面形成襯墊層；在去除所述隔離區(qū)的一部分時，還去除所述隔離區(qū)的所述一部分的兩側(cè)的襯墊層，以露出所述多個鰭片 中各鰭片的至少一部分。

在一個實施方式中，所述第一摻雜區(qū)的摻雜濃度大于所述阱區(qū)的摻雜濃度。

根據(jù)本公開的另一個實施例，提出一種半導體裝置，包括：襯底結(jié)構(gòu)，所述襯底結(jié)構(gòu)包括半導體襯底和位于所述襯底上的多個半導體鰭片；第一摻雜區(qū)，至少部分地位于襯底中；第二摻雜區(qū)，至少部分地位于襯底中且在所述第一摻雜區(qū)的一部分之上，所述第一摻雜區(qū)與所述第二摻雜區(qū)具有不同的導電類型，所述第一摻雜區(qū)與所述第二摻雜區(qū)鄰接并形成結(jié)，所述結(jié)的界面位于所述襯底中；位于所述第一摻雜區(qū)上的第一組半導體鰭片；位于所述第二摻雜區(qū)上的第二組半導體鰭片；其中，所述第一摻雜區(qū)與所述第一組鰭片具有相同的導電類型，所述第二摻雜區(qū)與所述第二組鰭片具有相同的導電類型。

在一個實施方式中，所述裝置還包括：位于所述第一組半導體鰭片和所述第二組半導體鰭片中的各個鰭片之間的隔離區(qū)。

在一個實施方式中，所述第一組半導體鰭片包括摻雜濃度大于所述第一摻雜區(qū)的摻雜濃度的部分；所述第二組半導體鰭片包括摻雜濃度大于所述第二摻雜區(qū)的摻雜濃度的部分。

根據(jù)本公開的實施例，提供了與FinFET工藝兼容的半導體裝置(鰭片式二極管)的制造方法，并且在形成阱區(qū)(例如第一阱區(qū)和第二阱區(qū))時，是在隔離材料的平坦化工藝之后進行的摻雜，因此可以使得形成的阱區(qū)中的雜質(zhì)分布更加均勻。另外，所形成的鰭片式二極管的一個實施例中，由于二極管中第一阱區(qū)和第二阱區(qū)鄰接形成的結(jié)的界面位于襯底中，增大了ESD電流通過的面積，降低了二極管的導通電阻Ron。

通過以下參照附圖對本公開的示例性實施例的詳細描述，本公開的其它特征、方面及其優(yōu)點將會變得清楚。

附圖說明

附圖構(gòu)成本說明書的一部分，其描述了本公開的示例性實施例，并且連同說明書一起用于解釋本發(fā)明的原理，在附圖中：

圖1是根據(jù)本公開一個實施例的半導體裝置的制造方法的簡化流程圖；

圖2A示出了根據(jù)本公開一個實施例的襯底結(jié)構(gòu)的示意截面圖；

圖2B示出了根據(jù)本公開另一個實施例的襯底結(jié)構(gòu)的示意截面圖；

圖3A和圖3B示出了根據(jù)本公開一個實施例的形成圖2A和圖2B的襯底結(jié)構(gòu)的工藝過程；

圖4A-圖4D示出了根據(jù)本公開不同實施例的在各個鰭片之間形成隔離區(qū)的工藝過程的示意截面圖；

圖5A-圖5D示出了根據(jù)本公開不同實施例的對襯底結(jié)構(gòu)的至少一部分進行第一摻雜后的示意截面圖；

圖6A-圖6D示出了根據(jù)本公開不同實施例的去除隔離區(qū)的一部分后的示意截面圖；

圖7A-圖7C示出了根據(jù)本公開不同實施例的形成第一摻雜區(qū)和第二摻雜區(qū)后的示意截面圖；

圖8A和圖8B示出了根據(jù)本公開一個實施例的半導體裝置的結(jié)構(gòu)示意圖。

具體實施方式

現(xiàn)在將參照附圖來詳細描述本公開的各種示例性實施例。應(yīng)理解，除非另外具體說明，否則在這些實施例中闡述的部件和步驟的相對布置、數(shù)字表達式和數(shù)值不應(yīng)被理解為對本發(fā)明范圍的限制。

此外，應(yīng)當理解，為了便于描述，附圖中所示出的各個部件的尺寸并不必然按照實際的比例關(guān)系繪制，例如某些層的厚度或?qū)挾瓤梢韵鄬τ谄渌麑佑兴浯蟆?/p>

以下對示例性實施例的描述僅僅是說明性的，在任何意義上都不作為對本發(fā)明及其應(yīng)用或使用的任何限制。

對于相關(guān)領(lǐng)域普通技術(shù)人員已知的技術(shù)、方法和裝置可能不作詳細討論，但在適用這些技術(shù)、方法和裝置情況下，這些技術(shù)、方法和裝置應(yīng)當被視為本說明書的一部分。

應(yīng)注意，相似的標號和字母在下面的附圖中表示類似項，因此，一旦某一項在一個附圖中被定義或說明，則在隨后的附圖的說明中將不需要對其進行進一步討論。

圖1是根據(jù)本公開一個實施例的半導體裝置的制造方法的簡化流程圖。如圖1所示，在步驟101，提供襯底結(jié)構(gòu)。圖2A示出了根據(jù)本公開一個實施例的襯底結(jié)構(gòu)的示意截面圖。如圖2A所示，該襯底結(jié)構(gòu)包括半導體襯底201和位于襯底201上的多個半導體鰭片202，各個鰭片202之間具有空間203。圖2B示出了根據(jù)本公開另一個實施例的襯底結(jié)構(gòu)的示意截面圖。如圖2B所示，該襯底結(jié)構(gòu)除了包括半導體襯底201和位于襯底201上的多個半導體鰭片202外，還包括位于各個半導體鰭片202上的硬掩模204。

圖3A和圖3B示出了根據(jù)本公開一個實施例的形成圖2A和圖2B的襯底結(jié)構(gòu)的工藝過程。

如圖3A所示，提供初始襯底，該初始襯底包括初始半導體層301，初始半導體層301例如可以是硅(Si)層、鍺(Ge)層或其他元素半導體層，或者是砷化鎵(GaAs)等化合物半導體層。然而本公開并不限于此。

如圖3B所示，在初始半導體層301上形成圖案化的硬掩模204。該硬掩模204例如可以是硅的氮化物、硅的氧化物、硅的氮氧化物等等。在某些實現(xiàn)方式中，可選地，硬掩模204還可以包括在初始半導體層301與硬掩模204之間的緩沖層(未示出)，例如硅的氧化物。該緩沖層的存在有利于硬掩模204與初始半導體層301之間的結(jié)合。

之后，以圖案化的硬掩模204為掩模對初始半導體層301進行刻蝕，例如干法刻蝕，以形成半導體襯底201和位于襯底201上的多個半導體鰭片202，從而形成圖2B所示的襯底結(jié)構(gòu)。進一步地，可以通過額外的步驟將硬掩模204去除，從而形成圖2A所示的襯底結(jié)構(gòu)。

應(yīng)明白，也可以根據(jù)現(xiàn)有的其他方式來形成上述襯底結(jié)構(gòu)，在此不再贅述。

參見圖1，在步驟103，在各個鰭片之間形成隔離區(qū)以至少基本填 充滿各個鰭片之間的空間。

下面結(jié)合圖4A-圖4D對不同實施例中形成隔離區(qū)的步驟進行說明。

如圖4A所示，沉積隔離材料401以填充各個鰭片之間的空間203并覆蓋各個鰭片202。例如，可以通過諸如流式化學氣相沉積(Flowable Chemical Vapour Deposition,FCVD)的CVD技術(shù)等沉積隔離材料(例如電介質(zhì)材料)來填充空間203并覆蓋各個鰭片202。這里，如果鰭片202具有硬掩模204，則隔離材料401填充各個鰭片之間的空間并覆蓋各個鰭片上的硬掩模204，如圖4B所示?？蛇x地，在沉積隔離材料401之前，還可以在襯底201和各個鰭片202的表面形成襯墊層(例如，通過熱氧化形成薄的氧化硅層，未示出)，以修復在刻蝕形成鰭片時對襯底201和各個鰭片202造成的表面損傷。這里，各個鰭片的表面的襯墊層的一部分可能會在隨后對隔離區(qū)的回刻蝕工藝中被去除。

如圖4C所示，對隔離材料401進行平坦化，例如可以對隔離材料進行化學機械拋光，以使隔離材料401的頂表面與鰭片202的頂表面基本齊平，從而在各個鰭片202之間形成隔離區(qū)402。這里，如果鰭片202上具有硬掩模204，則對隔離材料401進行平坦化時也可以去除鰭片上的硬掩模204，從而使隔離材料401的頂表面與鰭片202的頂表面基本齊平。然而，應(yīng)理解，也可以在適當時通過其它步驟來去除該硬掩模204。也就是說，平坦化工藝也可以使得隔離材料401的頂表面與硬掩模204的頂表面基本齊平，如圖4D所示。

需要說明，在后續(xù)步驟105-步驟111的描述中，僅以不包括硬掩模204的情況(即圖4C)為例進行說明。

繼續(xù)參見圖1，在步驟105，對襯底結(jié)構(gòu)的至少一部分進行第一摻雜，以形成阱區(qū)。所述阱區(qū)至少部分地在所述襯底中，且與所述多個鰭片中的一部分鰭片鄰接或者與之交疊，如圖5A-5D所示。

圖5A-圖5D示出了根據(jù)本公開不同實施例的對襯底結(jié)構(gòu)的至少一部分進行第一摻雜的示意截面圖。

在一個實施例中，如圖5A所示，對襯底結(jié)構(gòu)中的襯底201進行第一摻雜(例如離子注入)以形成位于襯底201中的阱區(qū)501。這里，第 一摻雜例如是N型摻雜，所形成的阱區(qū)501為N阱；或者，第一摻雜例如是P型摻雜，所形成的阱區(qū)501為P阱。示例性地，可以通過離子注入的方式形成N阱和P阱。例如，形成N阱的注入條件可以為：注入離子為磷離子、注入能量為120-180KeV，注入劑量為5.0×10²-5.0×10³atom/cm²。形成P阱的注入條件可以為：注入離子為硼離子，注入能量為40-80KeV，注入劑量為5.0×10¹²-1.0×10¹⁴atom/cm²。另外，在進行第一摻雜后，可以進行退火工藝，例如快速熱退火RTA，以激活摻入的雜質(zhì)。退火條件可以示例性的為：退火溫度為950-1050℃,退火時間為5-20s。應(yīng)理解，在前述摻雜和/或退火工藝中，摻入的雜質(zhì)可能會存在于一部分鰭片(例如202)中或向鰭片202中擴散，從而使得形成的阱區(qū)501還包括鰭片202的一部分(如圖5B所示)，也即阱區(qū)501可以與對應(yīng)的鰭片202交疊。

在另一個實施例中，如圖5C所示，可以首先對襯底結(jié)構(gòu)進行第一預摻雜，以形成位于襯底中的阱區(qū)(這里，在不同實施例中其也可稱為摻雜區(qū)或預摻雜區(qū))501。然后，對預摻雜區(qū)501的一部分進行第二預摻雜，從而在預摻雜區(qū)501中形成阱區(qū)521，預摻雜區(qū)501的其余部分作為阱區(qū)511(這里，將阱區(qū)511也稱為第一阱區(qū)，將阱區(qū)521也稱為第二阱區(qū))。這里，第一阱區(qū)511和第二阱區(qū)521具有不同的導電類型。例如，第一阱區(qū)511為N阱、第二阱區(qū)521為P阱，反之亦然。與上面類似地，在進行第一預摻雜和第二預摻雜后，可以進行退火工藝，例如RTA，以激活摻入的雜質(zhì)。類似地，在某些實施例中，預摻雜區(qū)501、第一阱區(qū)511和第二阱區(qū)521每一個也可以包括對應(yīng)鰭片202的至少一部分，也即與對應(yīng)的鰭片交疊。

在又一個實施例中，如圖5D所示，首先對襯底結(jié)構(gòu)進行第一預摻雜，以形成延伸到鰭片中的預摻雜區(qū)501，這里的預摻雜區(qū)501包括襯底的一部分和對應(yīng)的鰭片的一部分(參見圖5B)或全部(參見圖5D)。然后，對預摻雜區(qū)501的一部分進行第二預摻雜，在預摻雜區(qū)501中形成阱區(qū)521，預摻雜區(qū)501的其余部分作為阱區(qū)511，其中第一阱區(qū)511和第二阱區(qū)521具有不同的導電類型。例如，第一阱區(qū)511為N阱、第 二阱區(qū)521為P阱，反之亦然。與上類似地，在進行第一預摻雜和第二預摻雜后，可以進行退火工藝，以激活摻入的雜質(zhì)。

繼續(xù)參見圖1，在步驟107，去除隔離區(qū)的一部分以露出多個鰭片中各鰭片的至少一部分。

圖6A-圖6D示出了根據(jù)本公開不同實施例的去除隔離區(qū)的一部分后的示意截面圖。如圖6A-圖6D(分別對應(yīng)于圖5A-圖5D)所示，可以通過回刻蝕工藝去除隔離區(qū)402的一部分。這里，如果鰭片202的表面具有襯墊層，即隔離區(qū)301的兩側(cè)具有襯墊層，則在去除隔離區(qū)301的一部分時，還去除隔離區(qū)301的一部分的兩側(cè)的襯墊層，以露出多個鰭片中各鰭片的至少一部分。

繼續(xù)參見圖1，在步驟109，對多個鰭片中的與所述阱區(qū)鄰接或者交疊的第一組鰭片的每一個鰭片的至少一部分進行第二摻雜，以形成第一摻雜區(qū)。在步驟111，對多個鰭片中的與第一組鰭片不同的第二組鰭片的每一個鰭片的至少一部分進行第三摻雜，以形成第二摻雜區(qū)；其中，第一摻雜區(qū)具有與第二摻雜區(qū)不同的導電類型。另外，如果鰭片上的硬掩模未被去除，則在進行第二摻雜和第三摻雜之前，可以先去除多個半導體鰭片上的硬掩模。替代地，在摻雜時也可以保留硬掩模以減少鰭片表面由于摻雜導致的損傷。可選地，在進行第二摻雜和第三摻雜之前，還可以在露出的鰭片的表面形成熱氧化層。

下面結(jié)合圖7A-圖7C對不同實施例中形成第一摻雜區(qū)和第二摻雜區(qū)的過程進行介紹。上述的第二摻雜和第三摻雜可以通過離子注入的方式來進行。

如圖7A所示，對多個鰭片中的第一組鰭片的每一個鰭片進行第二摻雜，以形成第一摻雜區(qū)202A；對多個鰭片中的與第一組鰭片不同的第二組鰭片的每一個鰭片進行第三摻雜，以形成第二摻雜區(qū)202B。這里，可以選擇第二阱區(qū)521上的鰭片作為第一組鰭片，第一阱區(qū)511上的鰭片作為第二組鰭片。所形成的第一摻雜區(qū)202A與第二阱區(qū)521鄰接，并具有與第二阱區(qū)521相同的導電類型；優(yōu)選地，第一摻雜區(qū)202A的摻雜濃度大于第二阱區(qū)521的摻雜濃度。所形成的第二摻雜區(qū)202B 與第一阱區(qū)511鄰接，并具有與第一阱區(qū)511相同的導電類型；優(yōu)選地，第二摻雜區(qū)202B的摻雜濃度大于第一阱區(qū)511的摻雜濃度。

如圖7B所示，對多個鰭片中的第一組鰭片的每一個鰭片進行第二摻雜，以形成第一摻雜區(qū)202A；對多個鰭片中的與第一組鰭片不同的第二組鰭片的每一個鰭片進行第三摻雜，以形成第二摻雜區(qū)202B。這里，可以選擇阱區(qū)521上的鰭片作為第一組鰭片，預摻雜區(qū)的其余部分511(該實施例中為襯底)上的鰭片作為第二組鰭片。所形成的第一摻雜區(qū)202A與阱區(qū)521鄰接，并具有與阱區(qū)521相同的導電類型；優(yōu)選地，第一摻雜區(qū)202A的摻雜濃度大于阱區(qū)521的摻雜濃度。所形成的第二摻雜區(qū)202B與預摻雜區(qū)的其余部分511鄰接，并具有與預摻雜區(qū)的其余部分511相同的導電類型；優(yōu)選地，第二摻雜區(qū)202B的摻雜濃度大于預摻雜區(qū)的其余部分511的摻雜濃度。

如圖7C所示，該實施例中的阱區(qū)501包括襯底的一部分和每個鰭片的一部分或全部。第一阱區(qū)511包括襯底的一部分和第一組鰭片的每個鰭片的一部分或全部，第二阱區(qū)521包括襯底的一部分和第二組鰭片的一部分或全部。因此，當?shù)谝悔鍏^(qū)511包括襯底的一部分和第一組鰭片的每個鰭片的全部時，所形成的第一摻雜區(qū)202A位于第一阱區(qū)511中；當?shù)谝悔鍏^(qū)511包括襯底的一部分和第一組鰭片的每個鰭片的一部分時，所形成的第一摻雜區(qū)202A與第一阱區(qū)511鄰接；并且第一摻雜區(qū)202A具有與第一阱區(qū)511相同的導電類型；優(yōu)選地，第一摻雜區(qū)202A的摻雜濃度大于第一阱區(qū)511的摻雜濃度。類似地，當?shù)谝悔鍏^(qū)521包括襯底的一部分和第二組鰭片的每個鰭片的全部時，所形成的第二摻雜區(qū)202B位于第二阱區(qū)521中；當?shù)诙鍏^(qū)521包括襯底的一部分和第二組鰭片的每個鰭片的一部分時，所形成的第二摻雜區(qū)202B與第二阱區(qū)521鄰接；并且第二摻雜區(qū)202B具有與第二阱區(qū)521相同的導電類型；優(yōu)選地，第二摻雜區(qū)202B的摻雜濃度大于第二阱區(qū)521的摻雜濃度。

如上，提供了根據(jù)本公開一些實施例的半導體裝置的制造方法。根據(jù)該方法，可以形成適于FinFET工藝的鰭片式二極管。特別地，由于 在形成阱區(qū)(例如第一阱區(qū)和第二阱區(qū))時，是在隔離材料的平坦化工藝之后進行的摻雜，因此可以使得形成的阱區(qū)中的雜質(zhì)分布更加均勻。

下面參照圖8A和圖8B對本公開一個實施例的半導體裝置的結(jié)構(gòu)進行說明。如圖8A所示，半導體裝置包括：

襯底結(jié)構(gòu)，該襯底結(jié)構(gòu)半導體襯底801和位于襯底801上半導體鰭片802；

第一摻雜區(qū)803，至少部分地位于襯底801中；即，第一摻雜區(qū)803可以部分地位于襯底801中并與半導體鰭片交疊，也可以全部位于襯底801中；

第二摻雜區(qū)804，至少部分地位于襯底801中且在第一摻雜區(qū)803的一部分之上，第一摻雜區(qū)803與第二摻雜區(qū)804具有不同的導電類型，第一摻雜區(qū)803與第二摻雜區(qū)804鄰接并形成結(jié)，結(jié)的界面位于襯底801中；

位于第一摻雜區(qū)803上的第一組半導體鰭片802A；位于第二摻雜區(qū)上的第二組半導體鰭片802B；其中，第一摻雜區(qū)803與第一組鰭片802A具有相同的導電類型，第二摻雜區(qū)804與第二組鰭片802B具有相同的導電類型。

圖8A示出的第一摻雜區(qū)803與第二摻雜區(qū)804鄰接的結(jié)的界面僅包括一個水平部分和一個豎直部分。而圖8B示出的第一摻雜區(qū)803與第二摻雜區(qū)804鄰接的結(jié)的界面還包括與豎直部分對應(yīng)的另一個豎直部分，也即第二摻雜區(qū)804可以完全嵌入在第一摻雜區(qū)803中。由于半導體裝置中的第一摻雜區(qū)和第二摻雜區(qū)鄰接形成的結(jié)的界面位于襯底中，在半導體裝置中作為鰭片式二極管時增大了ESD電流通過的面積，降低了二極管的導通電阻R_on。

優(yōu)選地，半導體裝置還可以包括：位于第一組半導體鰭片和第二組半導體鰭片中的各個鰭片之間的隔離區(qū)805，例如淺溝槽隔離(STI)區(qū)。

優(yōu)選地，第一組半導體鰭片802A包括摻雜濃度大于第一摻雜區(qū)803的摻雜濃度的部分；第二組半導體鰭片802B包括摻雜濃度大于第二摻 雜區(qū)804的摻雜濃度的部分。例如，整個第一組半導體鰭片802A的摻雜濃度大于第一摻雜區(qū)803的摻雜濃度，整個第二組半導體鰭片802B的摻雜濃度大于第二摻雜區(qū)804的摻雜濃度；或者第一組半導體鰭片802A的上半部的摻雜濃度大于第一摻雜區(qū)803的摻雜濃度，第二組半導體鰭片802B的上半部的摻雜濃度大于第二摻雜區(qū)804的摻雜濃度。

需要說明的是，上述第一摻雜區(qū)803和第二摻雜區(qū)804可以是兩個導電類型不同的阱區(qū)，例如其中一個是N阱，另一個是P阱；或者第一摻雜區(qū)803為摻雜襯底，而第二摻雜區(qū)804是阱區(qū)，例如第一摻雜區(qū)803為P型襯底，而第二摻雜區(qū)804是N阱，或者第一摻雜區(qū)803為N型襯底，而第二摻雜區(qū)804是P阱。

至此，已經(jīng)詳細描述了根據(jù)本公開實施例的半導體裝置(鰭片式二極管)及其制造方法。為了避免遮蔽本公開的構(gòu)思，沒有描述本領(lǐng)域所公知的一些細節(jié)，本領(lǐng)域技術(shù)人員根據(jù)上面的描述，完全可以明白如何實施這里公開的技術(shù)方案。另外，本說明書公開所教導的各實施例可以自由組合。本領(lǐng)域的技術(shù)人員應(yīng)該理解，可以對上面說明的實施例進行多種修改而不脫離如所附權(quán)利要求限定的本公開的精神和范圍。