本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)的制造方法。

背景技術(shù)：

在半導(dǎo)體制造中，隨著超大規(guī)模集成電路的發(fā)展趨勢(shì)，集成電路特征尺寸持續(xù)減小。為了適應(yīng)特征尺寸的減小，MOSFET場(chǎng)效應(yīng)管的溝道長(zhǎng)度也相應(yīng)不斷縮短。然而，隨著器件溝道長(zhǎng)度的縮短，器件源極與漏極間的距離也隨之縮短，因此柵極對(duì)溝道的控制能力隨之變差，柵極電壓夾斷(pinch off)溝道的難度也越來越大，使得亞閾值漏電(subthreshold leakage)現(xiàn)象，即所謂的短溝道效應(yīng)(SCE：short-channel effects)更容易發(fā)生。

因此，為了更好的適應(yīng)特征尺寸的減小，半導(dǎo)體工藝逐漸開始從平面MOSFET晶體管向具有更高功效的三維立體式的晶體管過渡，如鰭式場(chǎng)效應(yīng)管(FinFET)。FinFET中，柵至少可以從兩側(cè)對(duì)超薄體(鰭部)進(jìn)行控制，具有比平面MOSFET器件強(qiáng)得多的柵對(duì)溝道的控制能力，能夠很好的抑制短溝道效應(yīng)；且FinFET相對(duì)于其他器件，具有更好的現(xiàn)有的集成電路制作技術(shù)的兼容性。

鰭式場(chǎng)效應(yīng)管按照功能區(qū)分主要分為核心(Core)器件和周邊(I/O)器件(或稱為輸入/輸出器件)。按照鰭式場(chǎng)效應(yīng)管的電性類型區(qū)分，核心器件可分為核心NMOS器件和核心PMOS器件，周邊器件可分為周邊NMOS器件和周邊PMOS器件。

通常情況下，周邊器件的工作電壓比核心器件的工作電壓大的多。為防止電擊穿等問題，當(dāng)器件的工作電壓越大時(shí)，要求器件的柵介質(zhì)層的厚度越厚，因此，周邊器件的柵介質(zhì)層的厚度通常大于核心器件的柵介質(zhì)層的厚度。

但是，現(xiàn)有技術(shù)形成的半導(dǎo)體器件的電學(xué)性能較差。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的問題是提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，提高半導(dǎo)體器件 的電學(xué)性能。

為解決上述問題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的制造方法。包括如下步驟：形成半導(dǎo)體基底，所述半導(dǎo)體基底包括襯底、凸出于所述襯底的鰭部，所述襯底包括周邊區(qū)和核心區(qū)，凸出于所述周邊區(qū)襯底的鰭部為第一鰭部，凸出于所述核心區(qū)襯底的鰭部為第二鰭部；在所述第一鰭部表面形成第一偽柵結(jié)構(gòu)，所述第一偽柵結(jié)構(gòu)包括第一偽柵氧化層和第一偽柵電極層，在所述第二鰭部表面形成第二偽柵結(jié)構(gòu)，所述第二偽柵結(jié)構(gòu)包括第二偽柵氧化層和第二偽柵電極層；在所述半導(dǎo)體基底表面形成介質(zhì)層，所述介質(zhì)層與所述第一偽柵結(jié)構(gòu)和第二偽柵結(jié)構(gòu)齊平并露出所述第一偽柵電極層和第二偽柵電極層；去除所述第一偽柵電極層，暴露出部分第一偽柵氧化層并在所述介質(zhì)層內(nèi)形成第一開口，去除所述第二偽柵電極層，暴露出部分第二偽柵氧化層并在所述介質(zhì)層內(nèi)形成第二開口；去除所述第一開口底部的第一偽柵氧化層，暴露出所述第一鰭部的部分表面；在所述第一開口底部的第一鰭部表面形成第一柵氧化層；形成所述第一柵氧化層之后，去除所述第二開口底部的第二偽柵氧化層，暴露出所述第二鰭部的部分表面；在所述第一柵氧化層表面、第一開口側(cè)壁以及第二開口的底部和側(cè)壁上形成柵介質(zhì)層；在所述第一開口和第二開口中填充金屬層，位于所述第一開口中的第一柵氧化層、柵介質(zhì)層和金屬層構(gòu)成第一柵極結(jié)構(gòu)，位于所述第二開口中的柵介質(zhì)層和金屬層構(gòu)成第二柵極結(jié)構(gòu)。

可選的，所述第一柵氧化層的材料為氧化硅。

可選的，形成所述第一柵氧化層的工藝為原位蒸汽生成氧化工藝。

可選的，所述原位蒸汽生成氧化工藝的工藝參數(shù)包括：提供O₂和H₂，O₂流量為1sccm至30sccm，H₂流量為1.5sccm至15sccm，腔室溫度為700攝氏度至1200攝氏度。

可選的，所述柵介質(zhì)層的材料為HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO₂或Al₂O₃。

可選的，所述核心區(qū)為N型區(qū)或P型區(qū)，所述周邊區(qū)為N型區(qū)或P型區(qū)，所述核心區(qū)和周邊區(qū)類型相同。

可選的，在所述第一柵氧化層表面、第一開口側(cè)壁以及第二開口的底部和側(cè)壁上形成柵介質(zhì)層后，在所述第一開口和第二開口中填充金屬層之前，還包括：在所述柵介質(zhì)層表面形成功函數(shù)層；

所述核心區(qū)和周邊區(qū)為N型區(qū)，所述功函數(shù)層為N型功函數(shù)材料；所述核心區(qū)和周邊區(qū)為P型區(qū)，所述功函數(shù)層為P型功函數(shù)材料。

可選的，所述核心區(qū)和周邊區(qū)為N型區(qū)，所述功函數(shù)層的材料包括TiAl、TaAlN、TiAlN、MoN、TaCN和AlN中的一種或幾種；或者，所述核心區(qū)和周邊區(qū)為P型區(qū)，所述功函數(shù)層的材料包括Ta、TiN、TaN、TaSiN和TiSiN中的一種或幾種。

可選的，形成所述第一偽柵結(jié)構(gòu)和第二偽柵結(jié)構(gòu)的步驟包括：形成覆蓋所述第一鰭部和第二鰭部表面的偽柵氧化膜；在所述偽柵氧化膜表面形成偽柵電極膜；在所述偽柵電極膜表面形成第一圖形層，所述第一圖形層的位置、形狀和尺寸與后續(xù)形成的偽柵電極層的位置、形狀和尺寸相同；以所述第一圖形層為掩膜，依次刻蝕所述偽柵電極膜和偽柵氧化膜，在所述周邊區(qū)的第一鰭部表面形成第一偽柵結(jié)構(gòu)，在所述核心區(qū)的第二鰭部表面形成第二偽柵結(jié)構(gòu)，所述第一偽柵結(jié)構(gòu)包括第一偽柵氧化層和第一偽柵電極層，所述第二偽柵結(jié)構(gòu)包括第二偽柵氧化層和第二偽柵電極層；去除所述第一圖形層。

可選的，在同一道工藝步驟中，刻蝕去除所述第一偽柵電極層和第二偽柵電極層。

可選的，刻蝕去除所述第一偽柵電極層和第二偽柵電極層的步驟包括：采用干法刻蝕工藝刻蝕去除所述第一偽柵電極層和第二偽柵電極層。

可選的，去除所述第一開口底部的第一偽柵氧化層的步驟包括：形成覆蓋所述核心區(qū)的第二圖形層，所述第二圖形層暴露出所述第一偽柵氧化層表面；以所述第二圖形層為掩膜，采用干法刻蝕工藝刻蝕去除所述第一偽柵氧化層直至暴露出所述第一開口底部的第一鰭部表面；去除所述第二圖形層。

可選的，去除所述第二開口底部的第二偽柵氧化層的步驟包括：形成覆蓋所述周邊區(qū)的第三圖形層，所述第三圖形層暴露出所述第二偽柵氧化層表面；以所述第三圖形層為掩膜，采用干法刻蝕工藝刻蝕去除所述第二偽柵氧 化層直至暴露出所述第二開口底部的第二鰭部表面；去除所述第三圖形層。

可選的，形成所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的步驟包括：形成所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的步驟包括：形成所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的步驟包括：在所述第一開口底部的第一柵氧化層表面、第一開口側(cè)壁、第二開口底部以及第二開口側(cè)壁上形成柵介質(zhì)層，所述柵介質(zhì)層還覆蓋所述介質(zhì)層表面；在所述柵介質(zhì)層表面形成功函數(shù)層；在所述功函數(shù)層表面形成金屬層，所述金屬層填充滿所述第一開口和第二開口且所述金屬層頂部高于所述介質(zhì)層頂部；研磨去除高于所述介質(zhì)層頂部的金屬層，在所述周邊區(qū)的功函數(shù)層表面形成第一柵電極層，在所述核心區(qū)的功函數(shù)層表面形成第二柵電極層。

可選的，研磨去除高于所述介質(zhì)層頂部的金屬層的同時(shí)，研磨去除高于所述介質(zhì)層頂部的柵介質(zhì)層和功函數(shù)層，在所述周邊區(qū)形成位于所述第一柵氧化層表面和第一開口側(cè)壁的第一柵介質(zhì)層，以及位于所述第一柵介質(zhì)層表面的第一功函數(shù)層；在所述核心區(qū)形成位于所述第二開口底部和側(cè)壁的第二柵介質(zhì)層以及位于所述第二柵介質(zhì)層表面的第二功函數(shù)層。

可選的，所述第一偽柵電極層的材料為多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳，所述第二偽柵電極層的材料為多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。

可選的，在所述第一鰭部表面形成第一偽柵結(jié)構(gòu)、在所述第二鰭部表面形成第二偽柵結(jié)構(gòu)之后，在所述半導(dǎo)體基底表面形成介質(zhì)層之前，所述制造方法還包括：在所述第一偽柵結(jié)構(gòu)側(cè)壁形成周邊區(qū)第一側(cè)壁層，在所述第二偽柵結(jié)構(gòu)側(cè)壁形成核心區(qū)第一側(cè)壁層；在所述第一偽柵結(jié)構(gòu)兩側(cè)的第一鰭部?jī)?nèi)形成周邊區(qū)應(yīng)力層，在所述第二偽柵結(jié)構(gòu)兩側(cè)的第二鰭部?jī)?nèi)形成核心區(qū)應(yīng)力；形成所述周邊區(qū)應(yīng)力層和核心區(qū)應(yīng)力層之后，在所述周邊區(qū)第一側(cè)壁層表面形成周邊區(qū)第二側(cè)壁層，在所述核心區(qū)第一側(cè)壁層表面形成核心區(qū)第二側(cè)壁層；形成所述周邊區(qū)第二側(cè)壁層和核心區(qū)第二側(cè)壁層之后，在所述第一偽柵結(jié)構(gòu)兩側(cè)的第一鰭部?jī)?nèi)和周邊區(qū)應(yīng)力層內(nèi)形成周邊區(qū)源、漏區(qū)，在所述第二偽柵結(jié)構(gòu)兩側(cè)的第二鰭部?jī)?nèi)和核心區(qū)應(yīng)力層內(nèi)形成核心區(qū)源、漏區(qū)。

可選的，述周邊區(qū)應(yīng)力層的材料為硅，所述核心區(qū)應(yīng)力層的材料為硅。

可選的，形成所述周邊區(qū)應(yīng)力層的方法為化學(xué)氣相沉積外延生長(zhǎng)法，形成所述核心區(qū)應(yīng)力層的方法為化學(xué)氣相沉積外延生長(zhǎng)法。

可選的，外延形成所述周邊區(qū)應(yīng)力層和核心區(qū)應(yīng)力層的化學(xué)氣相沉積外延生長(zhǎng)法的工藝參數(shù)包括：工藝溫度為500℃至950℃，工藝時(shí)間為10s至11000s，反應(yīng)室氣壓為5Torr至1000Torr，預(yù)處理氣體為氫氣，反應(yīng)氣體為氯化氫、二氯二氫硅和硅烷中的一種氣體或多種構(gòu)成的混合氣體。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括：在周邊區(qū)第一鰭部表面形成第一偽柵結(jié)構(gòu)，在核心區(qū)第二鰭部表面形成第二偽柵結(jié)構(gòu)，所述第一偽柵結(jié)構(gòu)包括位于所述第一鰭部表面的第一偽柵氧化層和位于所述第一偽柵氧化層表面的第一偽柵電極層，所述第二偽柵結(jié)構(gòu)包括位于所述第二鰭部表面的第二偽柵氧化層和位于所述第二偽柵氧化層表面的第二偽柵電極層；去除所述第一偽柵電極層和第二偽柵電極層，暴露出第一偽柵氧化層和第二偽柵氧化層；去除所述第一偽柵氧化層，暴露出所述第一鰭部表面；在所述第一鰭部表面形成第一柵氧化層；形成所述第一柵氧化層之后，去除所述第二偽柵氧化層；在所述周邊區(qū)第一鰭部表面形成第一柵極結(jié)構(gòu)，在所述核心區(qū)第二鰭部表面形成第二柵極結(jié)構(gòu)。本發(fā)明通過在周邊區(qū)形成第一偽柵結(jié)構(gòu)，在核心區(qū)形成第二偽柵結(jié)構(gòu)，為后續(xù)形成的第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)占據(jù)空間位置，然后去除所述第一偽柵電極層和第一偽柵氧化層后，重新在所述周邊區(qū)的第一鰭部表面形成第一柵氧化層，由于所述第一柵氧化層未經(jīng)過刻蝕工藝，避免了刻蝕工藝對(duì)所述第一柵氧化層造成損傷，因此所述第一柵氧化層具有良好的膜層質(zhì)量，所述第一柵氧化層作為后續(xù)柵介質(zhì)層的一部分，從而提高了第一柵極結(jié)構(gòu)的質(zhì)量，進(jìn)而使形成的半導(dǎo)體器件的電學(xué)性能得到提高。

附圖說明

圖1至圖5是現(xiàn)有技術(shù)半導(dǎo)體結(jié)構(gòu)的制造方法各步驟對(duì)應(yīng)的結(jié)構(gòu)示意圖；

圖6至圖19是本發(fā)明半導(dǎo)體結(jié)構(gòu)的制造方法一實(shí)施例中各步驟對(duì)應(yīng)結(jié)構(gòu)示意圖。

具體實(shí)施方式

現(xiàn)有技術(shù)的半導(dǎo)體器件的電性能較差，結(jié)合現(xiàn)有技術(shù)半導(dǎo)體結(jié)構(gòu)制造方法分析其原因。參考圖1至圖5，示出了現(xiàn)有技術(shù)半導(dǎo)體結(jié)構(gòu)的制造方法各步驟對(duì)應(yīng)的結(jié)構(gòu)示意圖。所述半導(dǎo)體結(jié)構(gòu)的制造方法包括以下步驟：

如圖1所示，形成半導(dǎo)體基底，所述半導(dǎo)體基底包括襯底100、凸出于所述襯底100的鰭部；所述襯底100包括周邊區(qū)Ⅰ和核心區(qū)Ⅱ，凸出于所述周邊區(qū)Ⅰ襯底100的鰭部為第一鰭部110，凸出于所述核心區(qū)Ⅱ襯底100的鰭部為第二鰭部120。

具體地，所述半導(dǎo)體基底還包括位于所述周邊區(qū)Ⅰ的第一偽柵結(jié)構(gòu)(未圖示)、位于所述核心區(qū)Ⅱ第二偽柵結(jié)構(gòu)(未圖示)、位于所述第一偽柵結(jié)構(gòu)兩側(cè)的周邊區(qū)源、漏區(qū)113以及位于所述第二偽柵結(jié)構(gòu)兩側(cè)的核心區(qū)源、漏區(qū)123。其中，所述第一偽柵結(jié)構(gòu)包括位于所述第一鰭部110表面的第一偽柵氧化層111以及位于所述第一偽柵氧化層111表面的第一偽柵電極層112，所述第二偽柵結(jié)構(gòu)包括位于所述第二鰭部120表面的第二偽柵氧化層121以及位于所述第二偽柵氧化層121表面的第二偽柵電極層122。所述半導(dǎo)體基底還包括覆蓋所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的介質(zhì)層130。

參考圖2，刻蝕去除所述第一偽柵電極層112(如圖1所示)，暴露出部分所述第一偽柵氧化層111表面并在所述介質(zhì)層130內(nèi)形成第一開口200；去除所述第二偽柵介電層122(如圖1所示)，暴露出部分所述第二偽柵氧化層121表面并在所述介質(zhì)層130內(nèi)形成第二開口210。

參考圖3，形成覆蓋所述周邊區(qū)Ⅰ的第一圖形層300，所述第一圖形層300覆蓋所述周邊區(qū)Ⅰ的介質(zhì)層130并填充滿所述第一開口200(如圖2所示)，暴露出所述第二開口210底部的第二偽柵氧化層121(如圖2所示)；以所述第一圖形層300為掩膜，刻蝕去除所述第二開口210底部的第二偽柵氧化層121；刻蝕去除所述第二偽柵氧化層121后，去除所述第一圖形層300。

參考圖4，在所述第一開口200(如圖2所示)底部的第一偽柵氧化層111表面、第一開口200側(cè)壁、第二開口210(如圖2所示)底部以及第二開口210側(cè)壁形成界面層140，所述界面層140還覆蓋所述介質(zhì)層130表面；在所 述界面層140表面形成柵介質(zhì)層150；在所述柵介質(zhì)層150表面形成功函數(shù)層160。

參考圖5，在所述功函數(shù)層160表面形成金屬層(未圖示)，所述金屬層填充滿所述第一開口200(如圖2所示)和第二開口210(如圖2所示)且所述金屬層頂部高于所述介質(zhì)層130頂部；研磨去除高于所述介質(zhì)層130頂部的金屬層，在所述周邊區(qū)Ⅰ的功函數(shù)層160表面形成第一柵電極層114，在所述核心區(qū)Ⅱ的功函數(shù)層160表面形成第二柵電極層124。

具體地，研磨去除高于所述介質(zhì)層130頂部的金屬層的同時(shí)，研磨去除高于所述介質(zhì)層130頂部的功函數(shù)層160、柵介質(zhì)層150和界面層140，在所述周邊區(qū)Ⅰ形成位于所述第一偽柵氧化層111表面和第一開口200側(cè)壁的第一界面層115、位于所述第一界面層115表面的第一柵介質(zhì)層116，以及位于所述第一柵介質(zhì)層116表面的第一功函數(shù)層117，在所述核心區(qū)Ⅱ形成位于所述第二開口210側(cè)壁和底部的第二界面層125、位于所述第二界面層125表面的第二柵介質(zhì)層126，以及位于所述第二柵介質(zhì)層126表面的第二功函數(shù)層127。所述第一偽柵氧化層111、第一界面層115、第一柵介質(zhì)層116、第一功函數(shù)層117以及第一柵電極層114構(gòu)成所述周邊區(qū)Ⅰ的第一柵極結(jié)構(gòu)；所述第二界面層125、第二柵介質(zhì)層126、第二功函數(shù)層127以及第二柵電極層124構(gòu)成所述核心區(qū)Ⅱ的第二柵極結(jié)構(gòu)。

現(xiàn)有技術(shù)將所述第一偽柵氧化層111作為所述周邊區(qū)Ⅰ的第一柵極結(jié)構(gòu)的一部分，然而形成所述第一偽柵結(jié)構(gòu)(未圖示)的刻蝕工藝容易對(duì)所述第一偽柵氧化層111造成損傷，從而影響所述周邊區(qū)Ⅰ第一柵極結(jié)構(gòu)的形成質(zhì)量，且損傷區(qū)域接近周邊器件的溝道邊緣區(qū)，進(jìn)而降低半導(dǎo)體器件的電學(xué)性能。

為了解決所述技術(shù)問題，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：形成半導(dǎo)體基底，所述半導(dǎo)體基底包括襯底、凸出于所述襯底的鰭部，所述襯底包括周邊區(qū)和核心區(qū)，凸出于所述周邊區(qū)襯底的鰭部為第一鰭部，凸出于所述核心區(qū)襯底的鰭部為第二鰭部；在所述第一鰭部表面形成第一偽柵結(jié)構(gòu)，所述第一偽柵結(jié)構(gòu)包括第一偽柵氧化層和第一偽柵電極層，在所述第二鰭部表面形成第二偽柵結(jié)構(gòu)，所述第二偽柵結(jié)構(gòu)包括第二偽柵氧化層和第二 偽柵電極層；在所述半導(dǎo)體基底表面形成介質(zhì)層，所述介質(zhì)層與所述第一偽柵結(jié)構(gòu)和第二偽柵結(jié)構(gòu)齊平并露出所述第一偽柵電極層和第二偽柵電極層；去除所述第一偽柵電極層，暴露出部分第一偽柵氧化層并在所述介質(zhì)層內(nèi)形成第一開口，去除所述第二偽柵電極層，暴露出部分第二偽柵氧化層并在所述介質(zhì)層內(nèi)形成第二開口；去除所述第一開口底部的第一偽柵氧化層，暴露出所述第一鰭部的部分表面；在所述第一開口底部的第一鰭部表面形成第一柵氧化層；形成所述第一柵氧化層之后，去除所述第二開口底部的第二偽柵氧化層，暴露出所述第二鰭部的部分表面；在所述第一柵氧化層表面、第一開口側(cè)壁以及第二開口的底部和側(cè)壁上形成柵介質(zhì)層；在所述第一開口和第二開中填充金屬層，位于所述第一開口中的第一柵氧化層、柵介質(zhì)層和金屬層構(gòu)成第一柵極結(jié)構(gòu)，位于所述第二開口中的柵介質(zhì)層和金屬層構(gòu)成第二柵極結(jié)構(gòu)。

本發(fā)明通過在周邊區(qū)形成第一偽柵結(jié)構(gòu)，在核心區(qū)形成第二偽柵結(jié)構(gòu)，為后續(xù)形成的第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)占據(jù)空間位置，然后去除所述第一偽柵電極層和第一偽柵氧化層后，在所述周邊區(qū)的第一鰭部表面形成第一柵氧化層，由于所述第一柵氧化層未經(jīng)過刻蝕工藝，避免了所述刻蝕工藝對(duì)所述第一柵氧化層造成損傷，因此所述第一柵氧化層具有良好的膜層質(zhì)量，所述第一柵氧化層作為后續(xù)周邊區(qū)器件的柵介質(zhì)層的一部分，從而提高了周邊區(qū)器件的第一柵極結(jié)構(gòu)的質(zhì)量，進(jìn)而使形成的半導(dǎo)體器件的電學(xué)性能得到提高。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說明。

圖6至圖19是本發(fā)明半導(dǎo)體結(jié)構(gòu)的制造方法一實(shí)施例中各步驟對(duì)應(yīng)結(jié)構(gòu)示意圖。

結(jié)合參考圖6和圖7，圖7是圖6沿AA1方向的剖面結(jié)構(gòu)示意圖，形成半導(dǎo)體基底，所述半導(dǎo)體基底包括襯底400、凸出于所述襯底400的鰭部，所述襯底400包括周邊區(qū)Ⅰ(如圖7所示)和核心區(qū)Ⅱ(如圖7所示)，凸出于所述周邊區(qū)Ⅰ襯底400的鰭部為第一鰭部410，凸出于所述核心區(qū)Ⅱ襯底400的鰭部為第二鰭部420。

所述襯底400的材料為硅、鍺、鍺化硅、碳化硅、砷化鎵或鎵化銦，所述襯底400還能夠?yàn)榻^緣體上的硅襯底或者絕緣體上的鍺襯底；所述第一鰭部410和第二鰭部420的材料包括硅、鍺、鍺化硅、碳化硅、砷化鎵或鎵化銦。本實(shí)施例中，所述襯底400為硅襯底，所述第一鰭部410和第二鰭部420的材料為硅。

需要說明的是，所述周邊區(qū)Ⅰ可以為N型區(qū)或P型區(qū)，所述核心區(qū)Ⅱ可以為N型區(qū)或P型區(qū)，所述周邊區(qū)Ⅰ和核心區(qū)Ⅱ類型相同。

具體地，形成所述半導(dǎo)體基底的步驟包括：提供初始基底，在所述初始基底表面形成圖形層(未圖示)；在所述圖形層和半導(dǎo)體基底表面形成硬掩膜層500；刻蝕所述圖形層頂部和初始基底表面的硬掩膜層500，留下所述圖形層側(cè)壁的圖形化的硬掩膜層500；去除所述圖形層，暴露出部分初始基底表面，剩余的圖形化的硬掩膜層500的形貌、尺寸及位置與所述鰭部的形貌、尺寸及位置相同；以剩余的圖形化的硬掩膜層500為掩膜，沿暴露的初始基底圖形刻蝕所述初始基底，形成若干分立的凸起，所述凸起為鰭部，刻蝕后的初始基底作為襯底400，所述襯底400包括周邊區(qū)Ⅰ和核心區(qū)Ⅱ，位于所述周邊區(qū)Ⅰ的鰭部為第一鰭部410，位于所述核心區(qū)Ⅱ的鰭部為第二鰭部420。

本實(shí)施例中，所述第一鰭部410的頂部尺寸小于底部尺寸，所述第二鰭部420的頂部尺寸小于底部尺寸。在其他實(shí)施例中，所述第一鰭部的側(cè)壁還能夠與襯底表面相垂直，即第一鰭部的頂部尺寸等于底部尺寸，所述第二鰭部的側(cè)壁還能夠與襯底表面相垂直，即第二鰭部的頂部尺寸等于底部尺寸。

需要說明的是，在形成所述第一鰭部410和第二鰭部420之后，保留位于所述第一鰭部410頂部和第二鰭部420頂部的硬掩膜層500。所述硬掩膜層500的材料為氮化硅，后續(xù)在進(jìn)行平坦化工藝時(shí)，所述硬掩膜層500表面能夠作為平坦化工藝的停止位置，且所述硬掩膜層500還能夠起到保護(hù)所述第一鰭部410頂部、第二鰭部420頂部的作用。

在另一實(shí)施例中，形成所述基底的步驟還能夠包括：提供初始基底；在所述初始基底表面形成圖形化的硬掩膜層，所述圖形化的硬掩膜層的位置、形狀和尺寸與后續(xù)形成的鰭部的位置、形狀和尺寸相同；以所述圖形化的硬 掩膜層為掩膜，刻蝕所述初始基底形成若干分立的凸起，所述凸起為鰭部，刻蝕后的初始基底作為襯底，所述襯底包括周邊區(qū)和核心區(qū)，位于所述周邊區(qū)的鰭部為第一鰭部，位于所述核心區(qū)的鰭部為第二鰭部。

參考圖8，在所述第一鰭部410和第二鰭部420表面形成線性氧化層401。

所述線性氧化層401用于修復(fù)所述第一鰭部410和第二鰭部420。

由于所述第一鰭部410、第二鰭部420為通過對(duì)所述初始基底刻蝕后形成，所述第一鰭部410和第二鰭部420通常具有凸出的棱角且表面具有缺陷，在后續(xù)形成鰭式場(chǎng)效應(yīng)管后會(huì)影響器件性能。

因此，本實(shí)施例對(duì)第一鰭部410和第二鰭部420進(jìn)行氧化處理以在所述第一鰭部410和第二鰭部420表面形成所述線性氧化層401。在氧化處理過程中，由于第一鰭部410和第二鰭部420凸出的棱角部分的比表面更大，更容易被氧化，后續(xù)去除所述線性氧化層401之后，不僅第一鰭部410和第二鰭部420表面的缺陷層被去除，且凸出棱角部分也被去除，使所述第一鰭部410和第二鰭部420的表面光滑，晶格質(zhì)量得到改善，避免第一鰭部410和第二鰭部420頂角尖端放電問題，有利于改善鰭式場(chǎng)效應(yīng)管的性能。

所述氧化處理可以采用氧等離子體氧化工藝、或者硫酸和過氧化氫的混合溶液氧化工藝。所述氧化處理還會(huì)對(duì)所述襯底400表面進(jìn)行氧化，因此，所述線性氧化層401還位于所述襯底400表面。本實(shí)施例中，采用ISSG(原位蒸汽生成，In-situ Stream Generation)氧化工藝對(duì)所述第一鰭部410和第二鰭部420進(jìn)行氧化處理，形成所述線性氧化層401，且由于第一鰭部410和第二鰭部420的材料為硅，相應(yīng)的，所述線性氧化層401的材料為氧化硅。

參考圖9，在所述襯底400表面形成隔離層402。

所述隔離層402作為半導(dǎo)體結(jié)構(gòu)的隔離結(jié)構(gòu)，用于對(duì)相鄰器件之間起到隔離作用，所述隔離層402的材料可以為氧化硅、氮化硅或氮氧化硅。本實(shí)施例中，所述隔離層402的材料為氧化硅。

需要說明的是，本實(shí)施例中，所述隔離層402是淺溝槽隔離層，但不限于淺溝槽隔離層。

具體地，形成所述隔離層402的步驟包括：在所述線性氧化層401表面形成隔離膜，所述隔離膜還覆蓋所述硬掩膜層500表面，所述隔離膜的頂部高于所述硬掩膜層500頂部；平坦化所述隔離膜直至露出所述掩膜層500表面；回刻蝕去除部分厚度的所述隔離膜以形成所述隔離層402，且去除高于所述隔離層402頂部的線性氧化層401；去除所述硬掩膜層500(如圖8所示)。

所述隔離膜的材料與第一鰭部410、第二鰭部420以及襯底400的材料不同，且所述隔離膜的材料為易于被去除的材料，使得后續(xù)回刻蝕去除部分厚度的所述隔離膜的工藝不會(huì)對(duì)所述第一鰭部410和第二鰭部420造成損傷。所述隔離膜的材料可以為非晶碳、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅，形成所述隔離膜的工藝可以為化學(xué)氣相沉積、物理氣相沉積或原子層沉積工藝。本實(shí)施例中，所述隔離膜的材料為氧化硅，形成所述犧牲膜的工藝為化學(xué)氣相沉積工藝。

本實(shí)施例中，采用化學(xué)機(jī)械研磨工藝平坦化所述平坦化所述隔離膜直至露出所述掩膜層500表面；采用干法刻蝕工藝、濕法刻蝕工藝，或干法刻蝕工藝和濕法刻蝕工藝相結(jié)合的工藝，回刻蝕去除部分厚度的所述隔離膜以形成所述隔離層402。

需要說明的是，所述隔離層402的厚度與所述第一鰭部410或第二鰭部420的高度之比大于等于1/4小于等于1/2。本實(shí)施例中，所述隔離層402的厚度與所述第一鰭部410或第二鰭部420的高度之比為1/2。

參考圖10，圖10是沿BB1(如圖6所示)方向的剖面結(jié)構(gòu)示意圖，在所述第一鰭部410表面形成第一偽柵結(jié)構(gòu)(未圖示)，在所述第二鰭部420表面形成第二偽柵結(jié)構(gòu)(未圖示)。

所述第一偽柵結(jié)構(gòu)和第二偽柵結(jié)構(gòu)為后續(xù)形成的第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)占據(jù)空間位置。

本實(shí)施例中，所述第一偽柵結(jié)構(gòu)包括第一偽柵氧化層411和第一偽柵電極層412，所述第二偽柵結(jié)構(gòu)包括第二偽柵氧化層421和第二偽柵電極層422。

所述第一偽柵氧化層411和第二偽柵氧化層421的材料為氧化硅，所述第一偽柵電極層412和第二偽柵電極層422的材料為多晶硅、氧化硅、氮化 硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。本實(shí)施例中，所述第一偽柵電極層412和第二偽柵電極層422的材料為多晶硅。

具體地，形成所述第一偽柵結(jié)構(gòu)和第二偽柵結(jié)構(gòu)的步驟包括：形成覆蓋所述第一鰭部410和第二鰭部420表面的偽柵氧化膜，所述偽柵氧化膜還覆蓋所述襯底400和隔離層402表面；在所述偽柵氧化膜表面形成偽柵電極膜；在所述偽柵電極膜表面形成第一圖形層510，所述第一圖形層510的位置、形狀和尺寸與后續(xù)形成的偽柵電極層的位置、形狀和尺寸相同；以所述第一圖形層510為掩膜，依次刻蝕所述偽柵電極膜和偽柵氧化膜，在所述周邊區(qū)Ⅰ的第一鰭部410表面形成第一偽柵結(jié)構(gòu)，在所述核心區(qū)Ⅱ的第二鰭部420表面形成第二偽柵結(jié)構(gòu)，所述第一偽柵結(jié)構(gòu)包括第一偽柵氧化層411和第一偽柵電極層412，所述第二偽柵結(jié)構(gòu)包括第二偽柵氧化層421和第二偽柵電極層422；形成所述第一偽柵結(jié)構(gòu)和第二偽柵結(jié)構(gòu)后，去除所述第一圖形層510。

本實(shí)施例中，所述第一圖形層510為硬掩膜層，所述第一圖形層510的材料為氮化硅。

參考圖11，在所述第一偽柵結(jié)構(gòu)側(cè)壁形成周邊區(qū)第一側(cè)壁層413，在所述第二偽柵結(jié)構(gòu)側(cè)壁形成核心區(qū)第一側(cè)壁層423。

所述周邊區(qū)第一側(cè)壁層413的材料可以為氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，所述周邊區(qū)第一側(cè)壁層413可以為單層結(jié)構(gòu)或疊層結(jié)構(gòu)；所述核心區(qū)第一側(cè)壁層423的材料可以為氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，所述核心區(qū)第一側(cè)壁層423可以為單層結(jié)構(gòu)或疊層結(jié)構(gòu)。

本實(shí)施例中，所述周邊區(qū)第一側(cè)壁層413為單層結(jié)構(gòu)，所述周邊區(qū)第一側(cè)壁層413的材料為氮化硅；所述核心區(qū)第一側(cè)壁層423為單層結(jié)構(gòu)，所述核心區(qū)第一側(cè)壁層423的材料為氮化硅。

具體地，形成所述周邊區(qū)第一側(cè)壁層413和所述核心區(qū)第一側(cè)壁層423的步驟包括：在所述第一偽柵結(jié)構(gòu)表面、第二偽柵結(jié)構(gòu)表面形成第一側(cè)壁膜，所述第一側(cè)壁膜還覆蓋所述襯底400表面和隔離層402表面；采用無掩膜刻蝕工藝刻蝕去除所述第一偽柵電極層412頂部以及所述第二偽柵電極層422 頂部的第一側(cè)壁膜，在所述第一偽柵結(jié)構(gòu)側(cè)壁形成周邊區(qū)第一側(cè)壁層413，在所述第二偽柵結(jié)構(gòu)側(cè)壁形成核心區(qū)第一側(cè)壁層423。

本實(shí)施例中，所述無掩膜刻蝕工藝為等離子體干法刻蝕工藝；刻蝕去除所述第一偽柵電極層412頂部以及第二偽柵電極層422頂部的第一側(cè)壁膜，形成位于所述第一偽柵結(jié)構(gòu)側(cè)壁的周邊區(qū)第一側(cè)壁層413以及位于所述第二偽柵結(jié)構(gòu)側(cè)壁的核心區(qū)第一側(cè)壁層423。在所述干法刻蝕工藝過程中，還刻蝕去除位于所述襯底400表面以及隔離層402表面的第一側(cè)壁膜。

參考圖12，在所述第一偽柵結(jié)構(gòu)兩側(cè)的第一鰭部410內(nèi)形成周邊區(qū)應(yīng)力層414，在所述第二偽柵結(jié)構(gòu)兩側(cè)的第二鰭部420內(nèi)形成核心區(qū)應(yīng)力層424。

所述周邊區(qū)應(yīng)力層414和核心區(qū)應(yīng)力層424用于減小器件的電阻以及接觸電阻，同時(shí)還可以對(duì)周邊區(qū)Ⅰ器件的溝道區(qū)和核心區(qū)Ⅱ器件的溝道區(qū)施加適當(dāng)?shù)膽?yīng)力，提高空穴和電子的遷移率，進(jìn)而提高半導(dǎo)體器件的性能。

具體地，形成所述周邊區(qū)應(yīng)力層414和核心區(qū)應(yīng)力層424的步驟包括：在所述半導(dǎo)體基底表面形成掩膜層(未圖示)，所述圖形層覆蓋所述第一偽柵結(jié)構(gòu)表面、第二偽柵結(jié)構(gòu)表面、隔離層402表面，暴露出所述第一柵極結(jié)構(gòu)兩側(cè)的部分第一鰭部410表面以及所述第二柵極結(jié)構(gòu)兩側(cè)的部分第二鰭部420表面；以所述圖形層為掩膜，采用第一刻蝕工藝刻蝕所述暴露出的部分第一鰭部410和部分第二鰭部420，在所述第一柵極結(jié)構(gòu)兩側(cè)的部分第一鰭部410內(nèi)以及第二柵極結(jié)構(gòu)兩側(cè)的部分第二鰭部420內(nèi)形成初始開口(未圖示)；繼續(xù)以所述掩膜層為掩膜，采用第二刻蝕工藝刻蝕所述初始開口，形成溝槽(未圖示)，所述溝槽的深度大于所述初始開口的深度，所述溝槽的橫截面面積大于所述初始開口的橫截面面積；形成所述溝槽后，采用濕法去膠或灰化工藝去除所述掩膜層；在所述第一鰭部410內(nèi)的溝槽中形成周邊區(qū)應(yīng)力層414，在所述第二鰭部420內(nèi)的溝槽中形成核心區(qū)應(yīng)力層424。

本實(shí)施例中，所述第一刻蝕工藝為等離子體干法刻蝕工藝。所述第一刻蝕工藝的工藝參數(shù)包括：刻蝕氣體為CF₄、CH₃F、HBr、NF₃、Cl₂、O₂和N₂中的一種或多種氣體，載氣為Ar和He中的一種或多種氣體，反應(yīng)室氣壓為2mtorr至100mtorr，偏置電壓為50V至250V，工藝溫度為30℃至100℃，工 藝時(shí)間為3s至20s。

本實(shí)施例中，所述第二刻蝕工藝為濕法刻蝕工藝。通過濕法刻蝕工藝的各向異性，對(duì)硅材料具有很高的刻蝕選擇比，從而在所述第一柵極結(jié)構(gòu)兩側(cè)的部分第一鰭部410內(nèi)以及第二柵極結(jié)構(gòu)兩側(cè)的部分第二鰭部420內(nèi)形成所述溝槽。所述濕法刻蝕工藝所采用的刻蝕液體包括四甲基氫氧化氨溶液，工藝溫度為20℃至120℃，工藝時(shí)間為20s至500s。

所述周邊區(qū)應(yīng)力層414和核心區(qū)應(yīng)力層424的材料可以為硅、鍺、鍺化硅、碳化硅、砷化鎵或鎵化銦。本實(shí)施例中，所述周邊區(qū)應(yīng)力層414和核心區(qū)應(yīng)力層424的材料為硅。

本實(shí)施例中，形成所述周邊區(qū)應(yīng)力層414和核心區(qū)應(yīng)力層424所采用的工藝為化學(xué)氣相沉積外延生長(zhǎng)工藝。所述周邊區(qū)應(yīng)力層414的材料晶格常數(shù)與所述第一鰭部410的材料晶格常數(shù)相同，所述核心區(qū)應(yīng)力層層424的材料晶格常數(shù)與所述第二鰭部420的材料晶格常數(shù)相同，因此，在所述化學(xué)氣相沉積外延生長(zhǎng)工藝過程中，沿著所述溝槽暴露出的第一鰭部410表面晶向逐層生長(zhǎng)薄膜，沿著所述溝槽暴露出的第二鰭部420表面晶向逐層生長(zhǎng)薄膜，直至在所述第一鰭部410內(nèi)形成厚度符合預(yù)設(shè)目標(biāo)值的周邊區(qū)應(yīng)力層414，在所述第二鰭部420內(nèi)形成厚度符合預(yù)設(shè)目標(biāo)值的核心區(qū)應(yīng)力層424，其中，所述周邊區(qū)外延層414的頂部高于所述第一偽柵氧化層411的頂部，所述核心區(qū)外延層424的頂部高于所述第二偽柵氧化層421的頂部。

所述化學(xué)氣相沉積外延生長(zhǎng)工藝的工藝參數(shù)包括：工藝溫度為500℃至950℃，工藝時(shí)間為1000s至11000s，反應(yīng)室氣壓為5Torr至1000Torr，外延形成所述周邊區(qū)應(yīng)力層414和核心區(qū)應(yīng)力層424的預(yù)處理氣體為氫氣，外延形成所述周邊區(qū)應(yīng)力層414和核心區(qū)應(yīng)力層424的反應(yīng)氣體為氯化氫、二氯二氫硅、硅烷中的一種氣體或多種構(gòu)成的混合氣體。

參考圖13，在所述周邊區(qū)第一側(cè)壁層413表面形成周邊區(qū)第二側(cè)壁層415，在所述核心區(qū)第一側(cè)壁層423表面形成核心區(qū)第二側(cè)壁層425。

所述周邊區(qū)第二側(cè)壁層415的材料可以為氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，所述周邊區(qū)第二側(cè)壁 層415可以為單層結(jié)構(gòu)或疊層結(jié)構(gòu)；所述核心區(qū)第二側(cè)壁層425的材料可以為氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，所述核心區(qū)第二側(cè)壁層425可以為單層結(jié)構(gòu)或疊層結(jié)構(gòu)。

本實(shí)施例中，所述周邊區(qū)第二側(cè)壁層415為單層結(jié)構(gòu)，所述周邊區(qū)第二側(cè)壁層415的材料為氮化硅；所述核心區(qū)第二側(cè)壁層425為單層結(jié)構(gòu)，所述核心區(qū)第二側(cè)壁層425的材料為氮化硅。

具體地，形成所述周邊區(qū)第二側(cè)壁層415和所述核心區(qū)第二側(cè)壁層425的步驟包括：在所述周邊區(qū)第一側(cè)壁層413表面、核心區(qū)第一側(cè)壁層423表面形成第二側(cè)壁膜，所述第二側(cè)壁膜還覆蓋所述第一偽柵電極層412頂部、第二偽柵電極層422頂部和隔離層402表面；采用無掩膜刻蝕工藝刻蝕去除所述第一偽柵電極層412頂部以及第二偽柵電極層422頂部的第二側(cè)壁膜，在所述周邊區(qū)第一側(cè)壁層413表面形成周邊區(qū)第二側(cè)壁層415，在所述核心區(qū)第一側(cè)壁層423表面形成核心區(qū)第二側(cè)壁層425。

本實(shí)施例中，采用干法刻蝕工藝，刻蝕去除所述第一偽柵電極層412頂部以及第二偽柵電極層422頂部的第二側(cè)壁膜，形成位于所述周邊區(qū)第一側(cè)壁層413表面的周邊區(qū)第二側(cè)壁層415以及位于所述核心區(qū)第一側(cè)壁層423表面的核心區(qū)第二側(cè)壁層425。在所述干法刻蝕工藝過程中，還刻蝕去除所述隔離層402表面的第二側(cè)壁膜。

需要說明的是，在形成所述周邊區(qū)第二側(cè)壁層415和核心區(qū)第二側(cè)壁層425后，在所述第一偽柵結(jié)構(gòu)兩側(cè)的第一鰭部410內(nèi)和周邊區(qū)外延層414內(nèi)形成周邊區(qū)源、漏區(qū)(未圖示)，在所述第二偽柵結(jié)構(gòu)兩側(cè)的第二鰭部420內(nèi)和核心區(qū)外延層424內(nèi)形成核心區(qū)源、漏區(qū)(未圖示)。

參考圖14，在所述半導(dǎo)體基底表面形成介質(zhì)層460，所述介質(zhì)層460與所述第一偽柵結(jié)構(gòu)和第二偽柵結(jié)構(gòu)齊平并露出所述第一偽柵電極層412和第二偽柵電極層422。

本實(shí)施例中，所述介質(zhì)層460位于所述隔離層402表面以及部分第一鰭部410表面和部分第二鰭部420表面，所述介質(zhì)層460還覆蓋所述周邊區(qū)源、漏區(qū)(未圖示)和核心區(qū)源、漏區(qū)(未圖示)表面，且所述介質(zhì)層460頂部 與所述第一偽柵電極層412和第二偽柵電極層422頂部齊平。

本實(shí)施例中，所述介質(zhì)層460為疊層結(jié)構(gòu)，包括位于所述半導(dǎo)體基底表面第一介質(zhì)層440，以及位于所述第一介質(zhì)層440表面的第二介質(zhì)層450。

所述第一介質(zhì)層440為作為后續(xù)形成的鰭式場(chǎng)效應(yīng)管的隔離結(jié)構(gòu)，所述第一介質(zhì)層440的材料為絕緣材料，例如為氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。本實(shí)施例中，所述第一介質(zhì)層440的材料為氧化硅。

所述第二介質(zhì)層450的致密度大于所述第一介質(zhì)層440的致密度，所述第二介質(zhì)層450的電絕緣性能優(yōu)于所述第一介質(zhì)層440的電絕緣性能，從而使得后續(xù)形成的隔離結(jié)構(gòu)具有良好的電絕緣性能。所述第二介質(zhì)層450的材料為絕緣材料，例如為氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。本實(shí)施例中，所述第二介質(zhì)層450的材料為氧化硅。

需要說明的是，在形成所述介質(zhì)層460之前，先在所述半導(dǎo)體基底表面形成刻蝕阻擋層430，所述刻蝕阻擋層430還覆蓋所述第一偽柵結(jié)構(gòu)表面和第二偽柵結(jié)構(gòu)表面。

所述刻蝕阻擋層430用于作為后續(xù)接觸孔刻蝕工藝中的刻蝕停止層，且作為后續(xù)平坦化工藝的停止位置。本實(shí)施例中，所述刻蝕阻擋層430的材料為氮化硅。

具體地，形成所述介質(zhì)層460的步驟包括：在所述半導(dǎo)體基底表面形成刻蝕阻擋層430后，在所述鰭部與鰭部之間的半導(dǎo)體基底上填充滿第一介質(zhì)膜，所述第一介質(zhì)膜還覆蓋所述第一偽柵結(jié)構(gòu)和第二偽柵結(jié)構(gòu)，且所述第一介質(zhì)膜頂部高于所述第一偽柵電極層412頂部和第二偽柵電極層422頂部；平坦化所述第一介質(zhì)膜直至露出所述刻蝕阻擋層430頂部表面；回刻蝕去除部分厚度的第一介質(zhì)膜以形成第一介質(zhì)層440；在所述第一介質(zhì)層440表面形成第二介質(zhì)膜，所述第二介質(zhì)膜還覆蓋所述第一偽柵結(jié)構(gòu)和第二偽柵結(jié)構(gòu)表面，且所述第二介質(zhì)膜頂部高于所述第一偽柵電極層412頂部和第二偽柵電極層422頂部；平坦化所述第二介質(zhì)膜直至露出所述第一偽柵電極層412頂部和第二偽柵電極層422頂部表面，以形成第二介質(zhì)層450。

需要說明的是，在平坦化所述第二介質(zhì)膜的同時(shí)，去除位于所述第一偽柵電極層412頂部和第二偽柵電極層422頂部刻蝕阻擋層430，使形成的所述第二介質(zhì)層450頂部與所述第一偽柵電極層412和第二偽柵電極層422頂部齊平。

本實(shí)施例中，由于所述第一介質(zhì)膜所需填充的開口深寬比較大，具體的，所述第一介質(zhì)膜填充的開口包括：鰭部與襯底400構(gòu)成的開口，以及相鄰鰭部構(gòu)成的開口。為了提高所述第一介質(zhì)膜的填孔(gap-filling)能力，使得后續(xù)形成的第一介質(zhì)層440具有較好的粘附性，且避免后續(xù)形成的第一介質(zhì)層440內(nèi)形成空洞，采用流動(dòng)性化學(xué)氣相沉積(FCVD)工藝形成所述第一介質(zhì)膜。此外，為了提高所述第二介質(zhì)膜的致密度，本實(shí)施例中，采用高縱寬比(HARP)沉積工藝形成所述第二介質(zhì)膜。

本實(shí)施例中，采用化學(xué)機(jī)械研磨工藝平坦化所述第一介質(zhì)膜，去除高于所述刻蝕阻擋層430頂部表面的第一介質(zhì)膜；采用化學(xué)機(jī)械研磨工藝平坦化所述第二介質(zhì)膜，去除高于所述第一偽柵電極層412和第二偽柵電極層422頂部表面的第二介質(zhì)膜；采用干法刻蝕工藝、濕法刻蝕工藝或干法刻蝕工藝和濕法刻蝕相結(jié)合的工藝回刻蝕去除部分厚度的第一介質(zhì)膜。

參考圖15，去除所述第一偽柵電極層412(如圖14所示)，暴露出部分第一偽柵氧化層411并在所述介質(zhì)層460內(nèi)形成第一開口600，去除所述第二偽柵電極層422(如圖14所示)，暴露出部分第二偽柵氧化層421并在所述介質(zhì)層160內(nèi)形成第二開口610。

本實(shí)施例中，在同一道工藝步驟中，刻蝕去除所述第一偽柵電極層412和第二偽柵電極層422。

具體地，采用無掩膜刻蝕工藝刻蝕去除所述第一偽柵電極層412和第二偽柵電極層422。

本實(shí)施例中，采用干法刻蝕工藝刻蝕去除所述第一偽柵電極層412和第二偽柵電極層422，由于所述刻蝕工藝對(duì)所述第一偽柵電極層412和第二偽柵電極層422具有較高刻蝕選擇比，從而在刻蝕去除所述第一偽柵電極層412和第二偽柵電極層422的同時(shí)，保證所述介質(zhì)層460不受損耗。

參考圖16，去除所述第一開口600底部的第一偽柵氧化層411(如圖15所示)，暴露出所述第一鰭部410的部分表面。

具體地，去除所述第一開口600底部的第一偽柵氧化層411的步驟包括：形成覆蓋所述核心區(qū)Ⅱ的第二圖形層520，所述第二圖形層520暴露出所述第一偽柵氧化層411表面；以所述第二圖形層520為掩膜，采用干法刻蝕工藝刻蝕去除所述第一偽柵氧化層411直至暴露出所述第一開口600底部的第一鰭部410表面；去除所述第二圖形層520。

本實(shí)施例中，所述第二圖形層520的材料為光刻膠且具有較好的填充能力，形成所述第二圖形層520的工藝步驟包括：形成覆蓋所述半導(dǎo)體基底的第二光刻膠膜，所述第二光刻膠膜還填充滿所述第二開口610(如圖15所示)并覆蓋所述介質(zhì)層460表面；對(duì)所述第二光刻膠膜進(jìn)行曝光處理以及顯影處理，去除位于所述周邊區(qū)Ⅰ的第三光刻膠膜，形成所述第二圖形層520，所述第二圖形層520暴露出所述第一開口600底部的第一偽柵氧化層411(如圖15所示)表面。去除所述第一偽柵氧化層411之后，采用濕法去膠或灰化工藝去除所述第二圖形層520。

需要說明的是，由于前述形成所述第一偽柵極結(jié)構(gòu)和第一偽柵極結(jié)構(gòu)的刻蝕工藝容易對(duì)所述第一偽柵氧化層411造成損傷，而所述第一偽柵氧化層411作為后續(xù)形成的周邊區(qū)Ⅰ第一柵極結(jié)構(gòu)的一部分，容易對(duì)所述周邊區(qū)Ⅰ第一柵極結(jié)構(gòu)的形成質(zhì)量造成不良影響，且第一偽柵氧化層411的損傷區(qū)域接近周邊器件的溝道邊緣區(qū)，進(jìn)而容易降低半導(dǎo)體器件的電學(xué)性能。為此，為了避免受損傷第一偽柵氧化層411對(duì)半導(dǎo)體器件電學(xué)性能的影響，本實(shí)施例中，在形成第一柵極結(jié)構(gòu)之前，去除所述第一偽柵氧化層411。

參考圖17，在所述第一開口600底部的第一鰭部410表面形成第一柵氧化層470。

本實(shí)施例中，所述第一柵氧化層470作為后續(xù)形成的周邊區(qū)Ⅰ第一柵極結(jié)構(gòu)的一部分，所述第一柵氧化層470的材料為氧化硅。

具體地，形成所述第一柵氧化層470的工藝為原位蒸汽生成氧化工藝。所述原位蒸汽生成氧化工藝的工藝參數(shù)包括：提供O₂和H₂，O₂流量為1sccm 至30sccm，H₂流量為1.5sccm至15sccm，腔室溫度為700攝氏度至1200攝氏度。

需要說明的是，在所述第一開口600底部的第一鰭部410表面形成第一柵氧化層470的同時(shí)，在所述第二開口610底部的第二偽柵氧化層421表面形成所述第一柵氧化層470，所述第二開口610底部的第一柵氧化層470厚度小于所述第一鰭部410表面的第一柵氧化層470，在后續(xù)工藝中需去除位于所述第二開口610底部的第一柵氧化層470。

參考圖18，形成所述第一柵氧化層470之后，去除所述第二開口610底部的第二偽柵氧化層421，暴露出所述第二鰭部420的部分表面。

所述核心區(qū)Ⅱ器件的工作電壓比周邊區(qū)Ⅰ器件的工作電壓小，為防止電擊穿等問題，當(dāng)器件的工作電壓越大時(shí)，要求器件的柵介質(zhì)層的厚度越厚，也就是說，后續(xù)形成的核心區(qū)Ⅱ的柵介質(zhì)層的厚度小于周邊區(qū)Ⅰ的柵介質(zhì)層的厚度。為此，本實(shí)施例中，在形成核心區(qū)Ⅱ的柵介質(zhì)層之前，去除所述第二開口610底部的第二偽柵氧化層421。

具體地，去除所述第二開口610底部的第二偽柵氧化層421的步驟包括：形成覆蓋所述周邊區(qū)Ⅰ的第三圖形層530，所述第三圖形層530暴露出所述第二偽柵氧化層421表面；以所述第三圖形層530為掩膜，采用干法刻蝕工藝刻蝕去除所述第二偽柵氧化層421直至暴露出所述第二開口610底部的第二鰭部420表面；去除所述第三圖形層530。

需要說明的是，在刻蝕去除所述第二偽柵氧化層421的同時(shí)，還刻蝕去除位于所述第二偽柵氧化層421表面的第一柵氧化層470。

參考圖19，在所述第一柵氧化層470表面、第一開口600(如圖17所示)側(cè)壁以及第二開口610(如圖18所示)的底部和側(cè)壁上形成柵介質(zhì)層(未圖示)；在所述第一開口600和第二開口610中填充金屬層(未圖示)，位于所述第一開口600中的第一柵氧化層470、柵介質(zhì)層和金屬層構(gòu)成第一柵極結(jié)構(gòu)(未圖示)，位于所述第二開口610中的柵介質(zhì)層和金屬層構(gòu)成第二柵極結(jié)構(gòu)(未圖示)。

本實(shí)施例中，在所述第一柵氧化層470表面、第一開口600側(cè)壁以及第 二開口610的底部和側(cè)壁上形成柵介質(zhì)層后，在所述第一開口600和第二開口610中填充金屬層之前，還包括：在所述柵介質(zhì)層表面形成功函數(shù)層(未圖示)。

本實(shí)施例中，所述核心區(qū)Ⅱ和周邊區(qū)Ⅰ為N型區(qū)時(shí)，所述功函數(shù)層為N型功函數(shù)材料；所述核心區(qū)Ⅱ和周邊區(qū)Ⅰ為P型區(qū)時(shí)，所述功函數(shù)層為P型功函數(shù)材料。

具體地，所述核心區(qū)Ⅱ和周邊區(qū)Ⅰ為N型區(qū)，所述功函數(shù)層為N型功函數(shù)材料，N型功函數(shù)材料功函數(shù)范圍為3.9ev至4.5ev，例如為4ev、4.1ev或4.3ev。所述功函數(shù)層為單層結(jié)構(gòu)或疊層結(jié)構(gòu)，所述功函數(shù)層的材料包括TiAl、TaAlN、TiAlN、MoN、TaCN和AlN中的一種或幾種。本實(shí)施例中，所述功函數(shù)層的材料為TiAl。

所述核心區(qū)Ⅱ和周邊區(qū)Ⅰ為P型區(qū)，所述功函數(shù)層為P型功函數(shù)材料，P型功函數(shù)材料功函數(shù)范圍為5.1ev至5.5ev，例如，5.2ev、5.3ev或5.4ev。所述功函數(shù)層為單層結(jié)構(gòu)或疊層結(jié)構(gòu)，所述功函數(shù)層的材料包括Ta、TiN、TaN、TaSiN和TiSiN中的一種或幾種。本實(shí)施例中，所述功函數(shù)層的材料為TiN。

本實(shí)施例中，所述柵介質(zhì)層的材料為高k柵介質(zhì)材料，其中，高k柵介質(zhì)材料指的是，相對(duì)介電常數(shù)大于氧化硅相對(duì)介電常數(shù)的柵介質(zhì)材料，高k柵介質(zhì)材料可以為HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO₂或Al₂O₃。

具體地，形成所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的步驟包括：在所述第一開口600底部的第一柵氧化層表面、第一開口600側(cè)壁、第二開口610底部以及第二開口610側(cè)壁形成柵介質(zhì)層，所述柵介質(zhì)層還覆蓋所述介質(zhì)層460表面；在所述柵介質(zhì)層表面形成功函數(shù)層；在所述功函數(shù)層表面形成金屬層，所述金屬層填充滿所述第一開口600和第二開口610且所述金屬層頂部高于所述介質(zhì)層460頂部；研磨去除高于所述介質(zhì)層460頂部的金屬層，在所述周邊區(qū)Ⅰ的功函數(shù)層表面形成第一柵電極層419，在所述核心區(qū)Ⅱ的功函數(shù)層表面形成第二柵電極層429。

需要說明的是，研磨去除高于所述介質(zhì)層460頂部的金屬層的同時(shí)，還 研磨去除高于所述介質(zhì)層460頂部的柵介質(zhì)層和功函數(shù)層，在所述周邊區(qū)Ⅰ形成位于所述第一柵氧化層470表面和第一開口600側(cè)壁的第一柵介質(zhì)層417，以及位于所述第一柵介質(zhì)層417表面的第一功函數(shù)層418，在所述核心區(qū)Ⅱ形成位于所述第二開口610側(cè)壁及底部的第二柵介質(zhì)層427，以及位于所述第二柵介質(zhì),427表面的第二功函數(shù)層428。

本實(shí)施例中，所述第一柵極結(jié)構(gòu)包括第一柵氧化層470、位于所述第一柵氧化層470表面以及第一開口600側(cè)壁的第一柵介質(zhì)層417、位于所述第一柵介質(zhì)層417表面的第一功函數(shù)層418以及位于所述第一功函數(shù)層418表面的第一柵電極層419，所述第二柵極結(jié)構(gòu)包括位于第二開口610側(cè)壁及底部的第二柵介質(zhì)層427、位于所述第二柵介質(zhì)層427表面的第二功函數(shù)層428以及位于所述第二功函數(shù)層428表面的第二柵電極層429。

所述第一柵氧化層470與所述第一柵介質(zhì)層417作為周邊區(qū)Ⅰ器件的柵介質(zhì)層，所述第一功函數(shù)層418用于調(diào)節(jié)所述周邊區(qū)Ⅰ器件的閾值電壓；所述第二柵介質(zhì)層427作為核心區(qū)Ⅱ器件的柵介質(zhì)層，所述第二功函數(shù)層428用于調(diào)節(jié)所述核心區(qū)Ⅱ器件的閾值電壓。

所述第一柵電極層419的材料為Al、Cu、Ag、Au、Pt、Ni、Ti或W；所述第二柵電極層429的材料為Al、Cu、Ag、Au、Pt、Ni、Ti或W。本實(shí)施例中，所述第一柵電極層419的材料為W，所述第二柵電極層429的材料為W。

需要說明的是，為了提高所述第一柵極結(jié)構(gòu)與第一鰭部410之間，所述第二柵極結(jié)構(gòu)與第二鰭部420之間的界面性能，在形成所述第一柵介質(zhì)層417和第二柵介質(zhì)層427之前，還包括步驟：在所述第一開口600底部的第一柵氧化層表面、第一開口600側(cè)壁、第二開口610底部以及第二開口610側(cè)壁形成界面層，所述界面層還覆蓋所述介質(zhì)層460表面；研磨去除高于所述介質(zhì)層460頂部的金屬層的同時(shí)，還研磨去除高于所述介質(zhì)層460頂部的界面層，在所述周邊區(qū)Ⅰ形成位于所述第一柵氧化層470表面和第一開口600側(cè)壁的第一界面層416，在所述核心區(qū)Ⅱ形成位于所述第二開口610側(cè)壁及底部的第二界面層426。

在形成所述第一柵極結(jié)構(gòu)之前，本發(fā)明先去除受損的第一偽柵氧化層，然后在所述周邊區(qū)的第一鰭部表面形成第一柵氧化層，由于所述第一柵氧化層未經(jīng)過刻蝕工藝，避免了所述刻蝕工藝對(duì)所述第一柵氧化層造成損傷，因此所述第一柵氧化層具有良好的膜層質(zhì)量，所述第一柵氧化層作為后續(xù)周邊區(qū)器件的柵介質(zhì)層的一部分，從而提高了周邊區(qū)器件的第一柵極結(jié)構(gòu)的質(zhì)量，進(jìn)而使形成的半導(dǎo)體器件的電學(xué)性能得到提高。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。