本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，具體涉及一種柵自對(duì)準(zhǔn)型碳化硅MOSFET及其制備方法。

背景技術(shù)：

SiC材料作為第三代半導(dǎo)體材料的代表，具有寬帶隙、高飽和漂移速度、高熱導(dǎo)率、高臨界擊穿電場(chǎng)等突出優(yōu)點(diǎn)，特別適合制作大功率、高壓、高溫、抗輻照電子器件。相對(duì)于其它寬禁帶半導(dǎo)體，SiC是唯一一種能通過熱氧化方法在其表面生長SiO₂層的半導(dǎo)體材料，這意味著SiC材料是制作大功率金屬-氧化層半導(dǎo)體場(chǎng)效應(yīng)晶體管(即，MOSFET)以及絕緣柵雙極型晶體管(即，IGBT)等SiO₂/SiC金屬氧化物半導(dǎo)體器件的理想材料。經(jīng)過這些年的發(fā)展，Cree、Rohm、ST等公司也陸續(xù)推出了不同電壓等級(jí)的MOSFET大功率器件。

碳化硅MOSFET具有導(dǎo)通電阻低、開關(guān)速度快、溫度可靠性高等優(yōu)勢(shì)，有望成為下一代高壓功率開關(guān)器件。與碳化硅二極管組成的全碳化硅模塊具有高頻、低開關(guān)損耗、高功率密度等獨(dú)特的優(yōu)勢(shì)。

為了提高SiC MOSFET的電流控制能力，器件的溝道長度越短越好，考慮到光刻過程中環(huán)境以及人為的影響，長為0.5m以下的溝道均采用溝道自對(duì)準(zhǔn)工藝?，F(xiàn)有的溝道自對(duì)準(zhǔn)工藝在做N⁺源區(qū)離子注入前，利用金屬掩膜以阻擋N⁺注入，高溫離子注入過程中使用金屬阻擋層，會(huì)對(duì)器件表面和離子注入機(jī)產(chǎn)生污染。其次，由于SiC材料離子注入后的激活退火溫度達(dá)到1600℃以上，而硅的熔點(diǎn)為1400℃左右，因此，在完成離子注入后需要移除多晶硅掩膜進(jìn)行激活退火。不但增加了工藝步驟，而且降低了柵自對(duì)準(zhǔn)的精度。因此，難以頻繁地使用基于硅MISFET的制造工藝中所執(zhí)行的柵自對(duì)準(zhǔn)工藝。圖1至圖4示出了現(xiàn)有技術(shù)中SiC VDMOSFET器件溝道自對(duì)準(zhǔn)法的主要工藝步驟。

因此，目前急需研究開發(fā)一種柵自對(duì)準(zhǔn)型碳化硅MOSFET及其制備方法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是針對(duì)上述現(xiàn)有技術(shù)的不足，提供一種柵自對(duì)準(zhǔn)型碳化硅MOSFET，其以多晶碳化硅作為SiC MOSFET制造的自對(duì)準(zhǔn)柵電極前體 制得，解決了現(xiàn)有溝道自對(duì)準(zhǔn)工藝的金屬污染和低對(duì)準(zhǔn)精度的問題。利用多晶碳化硅替代多晶硅作為柵自對(duì)準(zhǔn)離子注入掩膜，可以使SiC MOSFET的制備完全執(zhí)行硅MISFET制造過程中所執(zhí)行的柵自對(duì)準(zhǔn)工藝。

為此，本發(fā)明一方面提供了一種柵自對(duì)準(zhǔn)型碳化硅MOSFET，其采用多晶碳化硅作為自對(duì)準(zhǔn)柵電極前體制得。

在本發(fā)明的一些實(shí)施例中，所述碳化硅MOSFET包括：

SiC N⁺襯底，其為高摻雜的N型碳化硅襯底層；

N漂移區(qū)，其位于所述SiC N⁺襯底的上表面；

柵氧化層，其為SiO₂層，其位于N漂移區(qū)上表面中部；

多晶碳化硅柵電極，其位于所述柵氧化層上表面；

P阱，其位于所述N漂移區(qū)的上方兩側(cè)；

N⁺源區(qū)，其位于所述P阱外側(cè)上方；

P⁺接觸區(qū)，其位于所述N⁺源區(qū)中間；

源極歐姆合金接觸，其位于所述P⁺接觸區(qū)上表面以及位于P⁺接觸區(qū)兩側(cè)的部分N⁺源區(qū)上表面；

SiO₂介質(zhì)層，其位于N⁺源區(qū)未被源極歐姆合金接觸覆蓋的上表面以及多晶碳化硅柵電極表面；

源極金屬加厚層，其位于源極歐姆合金接觸上表面以及SiO₂介質(zhì)層上表面；

漏極歐姆合金接觸，其位于所述SiC N⁺襯底的下表面；以及

漏極金屬加厚層，其位于漏極歐姆合金接觸的下表面。

本發(fā)明另一方面提供了一種柵自對(duì)準(zhǔn)型碳化硅MOSFET的制備方法，其采用多晶碳化硅作為自對(duì)準(zhǔn)柵電極前體來制備柵自對(duì)準(zhǔn)型碳化硅MOSFET。

根據(jù)本發(fā)明，所述柵自對(duì)準(zhǔn)型碳化硅MOSFET的制備方法包括：

步驟A，清洗碳化硅外延片，腐蝕并除去該碳化硅外延片外表面的自然氧化層，得到去除了自然氧化層的碳化硅外延片；

步驟B，在去除了自然氧化層的碳化硅外延片的N^-外延層上表面沉積多晶硅，形成多晶硅層，并采用光刻膠掩膜作為保護(hù)，刻蝕該多晶硅層，形成位于N^-外延層上表面中部的多晶硅掩膜，然后去除光刻膠掩膜；

步驟C，向上表面含有多晶硅掩膜的N^-外延層注入鋁離子，形成位于N^-外延層上方兩側(cè)的P阱，然后去除多晶硅掩膜；

步驟D，通過柵氧工藝在去除了多晶硅掩膜的N^-外延層上表面生長SiO₂層，并在SiO₂層上表面沉積多晶碳化硅形成多晶碳化硅層；

步驟E，采用光刻膠掩膜作為保護(hù)，刻蝕多晶碳化硅層和SiO₂層，形成N⁺ 源區(qū)離子注入窗口、多晶碳化硅自對(duì)準(zhǔn)柵電極前體和刻蝕后的SiO₂層，然后去除光刻膠掩膜；

步驟F，以多晶碳化硅自對(duì)準(zhǔn)柵電極前體作為多晶碳化硅掩膜，向該多晶碳化硅掩膜以及N⁺源區(qū)離子注入窗口注入氮離子，形成多晶碳化硅柵電極，并在P阱外側(cè)上方形成N⁺源區(qū)；

步驟G，在多晶碳化硅柵電極和N⁺源區(qū)上沉積SiO₂形成SiO₂介質(zhì)層；

步驟H，采用光刻膠掩膜作為保護(hù)，刻蝕SiO₂介質(zhì)層形成P⁺離子注入窗口，去除光刻膠掩膜，并通過P⁺離子注入窗口注入鋁離子形成P⁺接觸區(qū)；

步驟I，以光刻膠掩膜作為保護(hù)刻蝕P⁺接觸區(qū)上方兩側(cè)的SiO₂介質(zhì)層形成源極金屬接觸窗口，去除光刻膠掩膜，通過歐姆合金退火分別在源極金屬接觸窗口上表面以及SiC N⁺襯底的下表面形成源極歐姆合金接觸和漏極歐姆合金接觸；

步驟J，在源極歐姆合金接觸上表面、SiO₂介質(zhì)層上表面和位于N⁺襯底的下表面的漏極歐姆合金接觸下表面進(jìn)行金屬加厚處理，分別形成源極金屬加厚層和漏極金屬加厚層，制得柵自對(duì)準(zhǔn)型碳化硅MOSFET。

在本發(fā)明的一些實(shí)施例中，所述多晶碳化硅層的厚度為優(yōu)選所述多晶碳化硅層的厚度為

在本發(fā)明的另一些實(shí)施例中，所述源極金屬接觸窗口的寬度為5-8μm。

本發(fā)明中，優(yōu)選所述SiO₂層的厚度為40-100nm。

在本發(fā)明的一些實(shí)施例中，所述SiO₂介質(zhì)層的厚度>

在本發(fā)明的另一些實(shí)施例中，所述多晶硅層的厚度>2μm。

本發(fā)明中，所述沉積的方法為化學(xué)氣相沉積法(CVD)。

附圖說明

下面結(jié)合附圖來對(duì)本發(fā)明作進(jìn)一步詳細(xì)說明。

圖1-4示出了現(xiàn)有技術(shù)中SiC VDMOSFET器件溝道自對(duì)準(zhǔn)法的主要工藝步驟。

圖5-14示出了本發(fā)明的柵自對(duì)準(zhǔn)型碳化硅MOSFET的制備方法的一些實(shí)施方式的主要工藝步驟。

圖5為柵自對(duì)準(zhǔn)型碳化硅MOSFET的制備過程中去除了自然氧化層的碳化硅外延片的剖面圖。

圖6為柵自對(duì)準(zhǔn)型碳化硅MOSFET的制備過程中柵自對(duì)準(zhǔn)型碳化硅MOSFET的第一中間體的剖面圖。

圖7為柵自對(duì)準(zhǔn)型碳化硅MOSFET的制備過程中柵自對(duì)準(zhǔn)型碳化硅 MOSFET的第二中間體的制備步驟示意圖。

圖8為柵自對(duì)準(zhǔn)型碳化硅MOSFET的制備過程中柵自對(duì)準(zhǔn)型碳化硅MOSFET的第三中間體的剖面圖。

圖9為柵自對(duì)準(zhǔn)型碳化硅MOSFET的制備過程中柵自對(duì)準(zhǔn)型碳化硅MOSFET的第四中間體的剖面圖。

圖10為柵自對(duì)準(zhǔn)型碳化硅MOSFET的制備過程中柵自對(duì)準(zhǔn)型碳化硅MOSFET的第五中間體的制備步驟示意圖。

圖11為柵自對(duì)準(zhǔn)型碳化硅MOSFET的制備過程中柵自對(duì)準(zhǔn)型碳化硅MOSFET的第六中間體的剖面圖。

圖12為柵自對(duì)準(zhǔn)型碳化硅MOSFET的制備過程中柵自對(duì)準(zhǔn)型碳化硅MOSFET的第七中間體的制備步驟示意圖。

圖13為柵自對(duì)準(zhǔn)型碳化硅MOSFET的制備過程中柵自對(duì)準(zhǔn)型碳化硅MOSFET的第八中間體的剖面圖。

圖14為柵自對(duì)準(zhǔn)型碳化硅MOSFET的剖面圖。

具體實(shí)施方式

為使本發(fā)明更加容易理解，下面將結(jié)合實(shí)施例和附圖來詳細(xì)說明本發(fā)明，這些實(shí)施例僅起說明性作用，并不局限于本發(fā)明的應(yīng)用范圍。

如前所述，在SiC MOSFET的制備過程中不能執(zhí)行MISFET器件中的多晶硅柵自對(duì)準(zhǔn)工藝，因此在退火前需要移除多晶硅，從而增加了套刻次數(shù)降低了自對(duì)準(zhǔn)精度。本發(fā)明的發(fā)明人研究發(fā)現(xiàn)，以多晶碳化硅作為SiC MOSFET制造的自對(duì)準(zhǔn)柵電極前體來制備柵自對(duì)準(zhǔn)型碳化硅MOSFET，制備過程中利用多晶碳化硅替代多晶硅作為柵自對(duì)準(zhǔn)離子注入掩膜，可以使SiC MOSFET的制備完全執(zhí)行硅MISFET制造過程中所執(zhí)行的柵自對(duì)準(zhǔn)工藝，由此可以解決現(xiàn)有溝道自對(duì)準(zhǔn)工藝的金屬污染和低對(duì)準(zhǔn)精度的問題。

圖5-14示出了本發(fā)明所涉及的柵自對(duì)準(zhǔn)型碳化硅MOSFET的制備方法的一個(gè)或多個(gè)具體實(shí)施方式的主要工藝步驟。從圖5-14可以看出，本發(fā)明所涉及的柵自對(duì)準(zhǔn)型碳化硅MOSFET制備方法是采用多晶碳化硅作為自對(duì)準(zhǔn)柵電極前體來制備柵自對(duì)準(zhǔn)型碳化硅MOSFET，主要包括以下步驟：

(1)清洗碳化硅外延片，并用HF腐蝕并除去該碳化硅外延片外表面的自然氧化層，得到去除了自然氧化層的碳化硅外延片1000，其結(jié)構(gòu)如圖5所示。

從圖5可以看出，所述去除了自然氧化層的碳化硅外延片1000包括：

SiC N⁺襯底1，其為高摻雜的N型碳化硅襯底層；以及

N^-外延層21，其位于所述SiC N⁺襯底的上表面。

(2)在去除了自然氧化層的碳化硅外延片1000的N^-外延層21上表面通過CVD沉積多晶硅，形成厚度>2μm的多晶硅層，并采用光刻膠掩膜作為保護(hù)，刻蝕該多晶硅層，形成位于N^-外延層上表面中部的多晶硅掩膜(即P阱離子注入掩膜或阻擋層)22，然后去除光刻膠掩膜，制得柵自對(duì)準(zhǔn)型碳化硅MOSFET的第一中間體1001，其結(jié)構(gòu)如圖6所示。

從圖6可以看出，所述柵自對(duì)準(zhǔn)型碳化硅MOSFET的第一中間體1001包括：

SiC N⁺襯底1，其為高摻雜的N型碳化硅襯底層；

N^-外延層21，其位于所述SiC N⁺襯底的上表面；以及

多晶硅掩膜22，其位于N^-外延層21的上表面中部。

(3)如圖7所示，向柵自對(duì)準(zhǔn)型碳化硅MOSFET的第一中間體1001的上表面含有多晶硅掩膜22的N^-外延層21注入鋁離子101，形成位于所述N^-外延層21上方兩側(cè)的P阱3，然后去除多晶硅掩膜22，制得柵自對(duì)準(zhǔn)型碳化硅MOSFET的第二中間體(其結(jié)構(gòu)未示出)。

(4)通過柵氧工藝在柵自對(duì)準(zhǔn)型碳化硅MOSFET的第二中間體的去除了多晶硅掩膜的N^-外延層21上表面生長SiO₂層23，并在SiO₂層23上表面通過CVD沉積多晶碳化硅形成多晶碳化硅層24，制得柵自對(duì)準(zhǔn)型碳化硅MOSFET的第三中間體1003，其結(jié)構(gòu)如圖8所示。

從圖8可以看出，所述柵自對(duì)準(zhǔn)型碳化硅MOSFET的第三中間體1003包括：

SiC N⁺襯底1，其為高摻雜的N型碳化硅襯底層；

N^-外延層21，其位于所述SiC N⁺襯底1的上表面；

P阱3，其位于所述N^-外延層21的上方兩側(cè)；

SiO₂層23，其位于N^-外延層21的上表面，厚度約為40-100nm；以及

多晶碳化硅層24，其位于所述SiO₂層23的上表面，厚度為優(yōu)選厚度為

(5)采用光刻膠掩膜作為保護(hù)(圖中未示出)，刻蝕柵自對(duì)準(zhǔn)型碳化硅MOSFET的第三中間體1003上的多晶碳化硅層24和SiO₂層23，形成N⁺源區(qū)離 子注入窗口25，以及多晶碳化硅自對(duì)準(zhǔn)柵電極前體34和刻蝕后的SiO₂層33，然后去除光刻膠掩膜，制得柵自對(duì)準(zhǔn)型碳化硅MOSFET的第四中間體1004，其結(jié)構(gòu)如圖9所示。

從圖9可以看出，所述柵自對(duì)準(zhǔn)型碳化硅MOSFET的第四中間體1004包括：

SiC N⁺襯底1，其為高摻雜的N型碳化硅襯底層；

N^-外延層21，其位于所述SiC N⁺襯底1的上表面；

P阱3，其位于所述N^-外延層21的上方兩側(cè)；

刻蝕后的SiO₂層33，其位于N^-外延層21上表面中部；

多晶碳化硅自對(duì)準(zhǔn)柵電極前體34(即刻蝕后的多晶碳化硅層)，其位于所述刻蝕后的SiO₂層33的上表面；以及

N⁺源區(qū)離子注入窗口25，其位于多晶碳化硅自對(duì)準(zhǔn)柵電極前體34(即刻蝕后的多晶碳化硅層)和刻蝕后的SiO₂層33兩側(cè)的P阱3的上表面。

(6)如圖10所示，以多晶碳化硅自對(duì)準(zhǔn)柵電極前體34作為多晶碳化硅掩膜，向該多晶碳化硅掩膜以及N⁺源區(qū)離子注入窗口25注入氮離子102，形成SiO₂層4和多晶碳化硅柵電極5，并在P阱3外側(cè)上方形成N⁺源區(qū)6，制得柵自對(duì)準(zhǔn)型碳化硅MOSFET的第五中間體1005。

從圖10可以看出，所述柵自對(duì)準(zhǔn)型碳化硅MOSFET的第五中間體1005包括：

SiC N⁺襯底1，其為高摻雜的N型碳化硅襯底層；

N^-外延層21，其位于所述SiC N⁺襯底1的上表面；

P阱3，其位于所述N^-外延層21的上方兩側(cè)；

N⁺源區(qū)6，其位于所述P阱3外側(cè)上方；

柵氧化層4，其為刻蝕后的SiO₂層，位于N^-外延層上表面中部；以及

多晶碳化硅柵電極5，其由多晶碳化硅掩膜注入氮離子后形成，位于所述柵氧化層4上表面。

多晶碳化硅柵電極5以及柵氧化層4共同構(gòu)成柵極。

(7)通過CVD在多晶碳化硅柵電極5和N⁺源區(qū)上沉積SiO₂形成SiO₂介質(zhì)層7，制得柵自對(duì)準(zhǔn)型碳化硅MOSFET的第六中間體1006。

從圖11可以看出，所述柵自對(duì)準(zhǔn)型碳化硅MOSFET的第六中間體1006包括：

SiC N⁺襯底1，其為高摻雜的N型碳化硅襯底層；

N^-外延層21，其位于所述SiC N⁺襯底1的上表面；

P阱3，其位于所述N^-外延層21的上方兩側(cè)；

N⁺源區(qū)6，其位于所述P阱3外側(cè)上方；

柵氧化層4，其為刻蝕后的SiO₂層，位于N^-外延層21的上表面中部；

多晶碳化硅柵電極5，其位于所述柵氧化層4上表面；以及

SiO₂介質(zhì)層7，其覆蓋于多晶碳化硅柵電極5和N⁺源區(qū)6的上表面。

(8)如圖12所示，采用光刻膠掩膜作為保護(hù)，刻蝕SiO₂介質(zhì)層7形成P⁺離子注入窗口26，去除光刻膠掩膜，并通過P⁺離子注入窗口26注入鋁離子103形成P⁺接觸區(qū)8，制得柵自對(duì)準(zhǔn)型碳化硅MOSFET的第七中間體1007。

從圖12可以看出，所述柵自對(duì)準(zhǔn)型碳化硅MOSFET的第七中間體1007包括：

SiC N⁺襯底1，其為高摻雜的N型碳化硅襯底層；

N^-外延層21，其位于所述SiC N⁺襯底1的上表面；

P阱3，其位于所述N^-外延層21的上方兩側(cè)；

N⁺源區(qū)6，其位于所述P阱3外側(cè)上方；

柵氧化層4，其為刻蝕后的SiO₂層，位于N^-外延層21上表面中部；

多晶碳化硅柵電極5，其位于所述柵氧化層4上表面；

SiO₂介質(zhì)層7，其覆蓋于多晶碳化硅柵電極5和N⁺源區(qū)6的上表面；

P⁺離子注入窗口26，其位于N⁺源區(qū)6中部上表面；以及

P⁺接觸區(qū)8，其位于所述N⁺源區(qū)6中間。

(9)以光刻膠為掩膜刻蝕P⁺接觸區(qū)8上方兩側(cè)的SiO₂介質(zhì)層7形成源極金屬接觸窗口27，去除光刻膠掩膜，通過歐姆合金退火分別在源極金屬接觸窗口27上表面以及SiC N⁺襯底1的下表面形成源極歐姆合金接觸9和漏極歐姆合金接觸10，制得柵自對(duì)準(zhǔn)型碳化硅MOSFET的第八中間體1008，其結(jié)構(gòu)如圖13所示。

從圖13可以看出，所述柵自對(duì)準(zhǔn)型碳化硅MOSFET的第八中間體1008包括：

SiC N⁺襯底1，其為高摻雜的N型碳化硅襯底層；

N^-外延層21，其位于所述SiC N⁺襯底1的上表面；

P阱3，其位于所述N^-外延層21的上方兩側(cè)；

N⁺源區(qū)6，其位于所述P阱3外側(cè)上方；

柵氧化層4，其為刻蝕后的SiO₂層，位于N^-外延層21上表面中部；

多晶碳化硅柵電極5，其位于所述柵氧化層4上表面；

SiO₂介質(zhì)層7，其覆蓋于多晶碳化硅柵電極5和N⁺源區(qū)6的上表面；

P⁺接觸區(qū)8，其位于所述N⁺源區(qū)6中間；

源極金屬接觸窗口27，其位于所述P⁺接觸區(qū)8上表面以及P⁺接觸區(qū)8兩側(cè) 的部分N⁺源區(qū)6的上表面；

源極歐姆合金接觸9，其位于所述P⁺接觸區(qū)8上表面以及P⁺接觸區(qū)8兩側(cè)的部分N⁺源區(qū)6上表面；以及

漏極歐姆合金接觸10，其位于所述SiC N⁺襯底1的下表面。

(10)在源極歐姆合金接觸9上表面、SiO₂介質(zhì)層7上表面和位于SiC N⁺襯底1的下表面的漏極歐姆合金接觸10下表面進(jìn)行金屬加厚處理，分別形成源極金屬加厚層11和漏極金屬加厚層12，制得柵自對(duì)準(zhǔn)型碳化硅MOSFET 1009，其結(jié)構(gòu)如圖14所示。

從圖14可以看出，本發(fā)明所涉及的柵自對(duì)準(zhǔn)型碳化硅MOSFET1009采用多晶碳化硅作為自對(duì)準(zhǔn)柵電極前體制得，其包括：

SiC N⁺襯底1，其為高摻雜的N型碳化硅襯底層；

N漂移區(qū)2，其為N^-外延層，位于所述SiC N⁺襯底1的上表面；

P阱3，其位于所述N型漂移區(qū)2的上方兩側(cè)；

N⁺源區(qū)6，其位于所述P阱3外側(cè)上方；

柵氧化層4，其為刻蝕后的SiO₂層，位于N漂移區(qū)2上表面中部；

多晶碳化硅柵電極5，其位于所述柵氧化層4上表面；

SiO₂介質(zhì)層7，其位于N⁺源區(qū)未被源極歐姆合金接觸9覆蓋的上表面以及多晶碳化硅柵電極5表面；

P⁺接觸區(qū)8，其位于所述N⁺源區(qū)6中間；

源極歐姆合金接觸9，其位于所述P⁺接觸區(qū)8上表面以及P⁺接觸區(qū)8兩側(cè)的部分N⁺源區(qū)6的上表面；

漏極歐姆合金接觸10，其位于所述SiC N⁺襯底1的下表面。

源極金屬加厚層11，其位于源極歐姆合金接觸9上表面以及SiO₂介質(zhì)層7的上表面；以及

漏極金屬加厚層12，其位于漏極歐姆合金接觸10的下表面。

根據(jù)本發(fā)明，在步驟(1)中，使用RCA清洗碳化硅外延片。RCA清洗是通過多道清洗去除碳化硅外延片表面的顆粒物質(zhì)和金屬離子。具體工藝流程如下：

(1)SPM清洗：用H₂SO₄溶液和H₂O₂溶液按比例配成SPM溶液，SPM溶液具有很強(qiáng)的氧化能力，可將金屬氧化后溶于清洗液，并將有機(jī)污染物氧化成CO₂和H₂O。用SPM清洗碳化硅外延片可去除碳化硅外延片表面的有機(jī)污物和部分金屬。

(2)APM清洗：APM溶液由一定比例的NH₄OH溶液、H₂O₂溶液組成，硅片表面由于H₂O₂氧化作用生成氧化膜(約6nm呈親水性)，該氧化膜又被NH₄OH腐蝕，腐蝕后立即又發(fā)生氧化，氧化和腐蝕反復(fù)進(jìn)行，因此附著在硅片表面的顆粒和金屬也隨腐蝕層而落入清洗液內(nèi)。

(3)HPM清洗：由HCl溶液和H₂O₂溶液按一定比例組成的HPM溶液，用于去除硅表面的鈉、鐵、鎂和鋅等金屬污染物。

(4)DHF清洗：用一定濃度的氫氟酸去除硅片表面的自然氧化膜，而附著在自然氧化膜上的金屬也被溶解到清洗液中，同時(shí)DHF抑制了氧化膜的形成。

本發(fā)明中所述用語“碳化硅”是指固態(tài)晶體，和半導(dǎo)體硅一樣是一種半導(dǎo)體材料，可用于制造半導(dǎo)體器件和集成電路。由于其禁帶寬度較大，臨界擊穿電場(chǎng)較高，常用于制造功率器件。

本發(fā)明中所述用語“多晶碳化硅”是以多晶形式存在的3C-SiC材料。

本發(fā)明中所述用語“自對(duì)準(zhǔn)柵電極前體”是指在柵自對(duì)準(zhǔn)型碳化硅MOSFET的制備過程中，在離子注入前形成的位于刻蝕后的SiO₂層上表面的硅化物覆蓋層；該自對(duì)準(zhǔn)柵電極前體經(jīng)過離子注入后形成自對(duì)準(zhǔn)柵電極。

本發(fā)明中所述用語“多晶碳化硅自對(duì)準(zhǔn)柵電極前體”是指由多晶碳化硅材料形成的自對(duì)準(zhǔn)柵電極前體，即在柵自對(duì)準(zhǔn)型碳化硅MOSFET的制備過程中的刻蝕后的多晶碳化硅層，其位于刻蝕后的SiO₂層上表面；本發(fā)明中在氮離子注入步驟中用作多晶碳化硅掩膜，并在注入氮離子后形成多晶碳化硅柵電極。

本發(fā)明中，利用多晶碳化硅作為自對(duì)準(zhǔn)柵電極前體來制備柵自對(duì)準(zhǔn)型碳化硅MOSFET，不但解決了金屬污染的問題，而且減少了激活退火前移除多晶硅的工藝，提高了柵自對(duì)準(zhǔn)工藝的精度。這是由于多晶碳化硅的熔點(diǎn)非常高，并且高摻雜的碳化硅具備數(shù)量級(jí)可與金屬比擬的導(dǎo)電率，這使得多晶碳化硅可以保留下來作為柵電極。利用多晶碳化硅替代多晶硅作為柵自對(duì)準(zhǔn)離子注入掩膜，可以使SiC MOSFET的制備完全執(zhí)行硅MISFET制造過程中所執(zhí)行的柵自對(duì)準(zhǔn)工藝。

應(yīng)當(dāng)注意的是，以上所述的實(shí)施具體實(shí)施方式僅用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的任何限制。通過參照典型實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，但應(yīng)當(dāng)理解為其中所用的詞語為描述性和解釋性詞匯，而不是限定性詞匯?？梢园匆?guī)定在本發(fā)明權(quán)利要求的范圍內(nèi)對(duì)本發(fā)明作出修改，以及在不背離本發(fā)明的范圍和精神內(nèi)對(duì)本發(fā)明進(jìn)行修訂。盡管其中描述的本發(fā)明涉及特定的方法、材料和實(shí)施方式，但是并不意味著本發(fā)明限于其中公開的特定例，相反，本發(fā)明可擴(kuò)展至其他所有具 有相同功能的方法和應(yīng)用，例如本發(fā)明采用多晶碳化硅作為自對(duì)準(zhǔn)柵電極的方法并不僅限于用于制備柵自對(duì)準(zhǔn)型碳化硅MOSFET，其也可應(yīng)用于半導(dǎo)體行業(yè)的其他制造過程。