本發(fā)明涉及一種電子元件模塊、集成電路封裝元件及其導線架，尤其與導線架的技術領域相關。

背景技術：

請參閱圖10及圖11所示，現(xiàn)有技術的集成電路封裝元件40具有設于封裝體41底面的芯片承座42及接腳接墊43，接腳接墊43設于芯片承座42的四周，接腳接墊43與芯片承座42的底面位于同一平面上。

請參閱圖12及圖13所示，現(xiàn)有技術的集成電路封裝元件40通過焊錫50與電路板60相固定且形成電連接，然而，就現(xiàn)有技術的結構而言，焊錫過程中將容易產生以下問題：

1.如圖12所示，焊錫工藝中若錫膏分布不均勻，則容易導致兩邊高度不一致，形成所謂「翹翹板效應」，而使得兩側接腳接墊43與焊錫50接觸的面積不均勻，故使得集成電路封裝元件40與電路板60之間的連接效果不佳。

2.如圖13所示，由于錫膏中的助焊劑容易揮發(fā)而產生氣泡51，因氣泡51具有一定體積，故會占據(jù)固定空間，而使得集成電路封裝元件40產生氣泡51的一側相對于電路板60的高度會墊高，進而產生前述「翹翹板效應」。

技術實現(xiàn)要素：

有鑒于此，本發(fā)明針對集成電路封裝元件于結合電路板時，所產生的氣泡及焊錫分布不均的問題加以改進。

為達到上述的發(fā)明目的，本發(fā)明提供一種集成電路封裝元件的導線架，其具有一芯片承座及多個接腳接墊，所述接腳接墊呈間隔設置并排列于該芯片承座的至少兩相對周緣，該芯片承座的底面設有一凹槽。

進一步而言，本發(fā)明提供一種集成電路封裝元件，包括：

一封裝體；

一芯片承座，設于該封裝體的底面中，該芯片承座的底面設有至少一凹槽；

多個接腳接墊，設于該封裝體的底面的至少二相對周緣，且呈間隔設置，各接腳接墊的底面露出于該封裝體外。

再進一步而言，本發(fā)明創(chuàng)作一種電子元件模塊，包括：

一電路板，其一表面上具有至少一焊墊組，各焊墊組包含有一中心焊墊及多個接腳焊墊，所述接腳焊墊呈間隔設置并排列于該中心焊墊的至少兩相對周緣；

至少一前述的集成電路封裝單元，其設于該電路板上，且各集成電路封裝元件對應于其中一焊墊組，該芯片承座對應于該焊墊組的中心焊墊，各接腳接墊對應于該焊墊組的其中一接腳焊墊，該芯片承座設于該封裝體的底面中，相對應的接腳接墊與接腳焊墊之間涂布有第一焊錫，相對應的芯片承座與中心焊墊之間涂布有第二焊錫，所述第二焊錫容置于該芯片承座的凹槽中。

本發(fā)明的優(yōu)點在于，藉由芯片承座底面的凹槽的設置，則在焊錫工藝中，凹槽提供了額外的空間來容納錫膏，故集成電路封裝單元與電路板的結合面之間，以均為平面的接腳焊墊與接腳接墊之間來構成焊錫時的承力點，則可有效平均芯片承座周圍的承力以維持兩側高度相同，而能維持接腳接墊與焊錫間的接觸面積，以避免連接效果不佳。再者，芯片承座底面的凹槽提供了氣泡容納的空間，故焊錫工藝中所產生的氣泡將不影響整體焊錫的高度，進而使得整體焊錫高度均勻。

以下結合附圖和具體實施例對本發(fā)明進行詳細描述，但不作為對本發(fā)明的限定。

附圖說明

圖1為本發(fā)明的集成電路封裝元件的第一實施例的底視圖；

圖2為本發(fā)明的集成電路封裝元件的第一實施例的側視剖視圖；

圖3為本發(fā)明的集成電路封裝元件的第二實施例的底視圖；

圖4為本發(fā)明的集成電路封裝元件的第三實施例的底視圖；

圖5為本發(fā)明的集成電路封裝元件的第四實施例的底視圖；

圖6為本發(fā)明的集成電路封裝元件的第五實施例的底視圖；

圖7為本發(fā)明的電子元件模塊的元件分解的側視剖視圖；

圖8為本發(fā)明的電子元件模塊的側視剖視圖；

圖9為本發(fā)明的電子元件模塊的另一實施狀態(tài)的側視剖視圖；

圖10為現(xiàn)有技術的集成電路封裝元件的底視圖；

圖11為現(xiàn)有技術的集成電路封裝元件的側視剖視圖；

圖12為現(xiàn)有技術的電子元件模塊的一實施狀態(tài)的側視剖視圖；

圖13為現(xiàn)有技術的電子元件模塊的另一實施狀態(tài)的側視剖視圖。

其中，附圖標記

10集成電路封裝元件 11封裝體

12芯片承座 121凹槽

13接腳接墊 20電路板

21中心焊墊 22接腳焊墊

30焊錫 31氣泡

40集成電路封裝元件 41封裝體

42芯片承座 43接腳接墊

50焊錫 51氣泡

60電路板

具體實施方式

以下配合附圖及本發(fā)明的實施例，進一步闡述本發(fā)明為達成預定發(fā)明目的所采取的技術手段。

請參閱圖1及圖2所示，本發(fā)明的集成電路封裝元件10由導線架上設置芯片并封裝后所構成，集成電路封裝元件10包含有一封裝體11、一芯片承座12及多個接腳接墊13。

前述的芯片承座12設于該封裝體11的底面，該芯片承座12的底面露出于該封裝體11外，且該芯片承座12的底面設有至少一凹槽121。在所屬技術領域中，常見的導線架的厚度為150μm至250μm，凹槽121的深度不大于導線架的厚度，意即凹槽121的深度小于150μm，凹槽121的深度將與錫膏量有關，在一實施例中，凹槽121的深度為20μm至150μm，在另一實施例中，凹槽121的深度為20μm至50μm。

該芯片承座12可具有單一凹槽121(如圖1所示)，或如圖3至5所示 具有多個凹槽121，所述多個凹槽121可呈對稱排列或矩陣排列。于圖3所示的實施例中，凹槽121呈2*2矩陣排列；于圖4所示的實施例中，凹槽121呈3*3矩陣排列；于圖5所示的實施例中，凹槽121呈3*2矩陣排列。前述的凹槽121排列方式僅為例示，并非用以限制本發(fā)明的保護范圍。

前述的接腳接墊13設于該封裝體11的底面的周緣處，所述接腳接墊13呈間隔設置并排列于該芯片承座12的周緣，在一實施例中(如圖1所示)，接腳接墊13設于該封裝體11的四邊周緣；在另一實施例中(如圖6所示)，接腳接墊13設于該封裝體11的二相對側周緣。

請參閱圖7所示，本發(fā)明的電子元件模塊包含有至少一前述的集成電路封裝元件10及一電路板20，該集成電路封裝元件10設于該電路板20的頂面上。

前述的電路板20的頂面上具有至少一焊墊組，一焊墊組對應一集成電路封裝元件10，各焊墊組包含有一中心焊墊21及多個接腳焊墊22，該中心焊墊21對應于該芯片承座12，各接腳焊墊22對應于前述集成電路封裝元件10的其中一接腳接墊13。

請參閱圖8所示，該集成電路封裝元件10與該電路板20通過焊錫工藝加以結合，其中相對應的接腳接墊13與接腳焊墊22之間、以及相對應的芯片承座12以及中心焊墊21之間，均涂布有焊錫30，且芯片承座12與中心焊墊21之間的焊錫30容置于芯片承座12的凹槽121中。

基于前述的結構，本發(fā)明的優(yōu)點在于：

在焊錫工藝中，即便位于芯片承座12以及中心焊墊21之間的焊錫30產生分布不均的問題，由于凹槽121提供填充焊錫30額外的空間，故能讓接腳接墊13與接腳焊墊22之間的焊錫30作為支承點，使得芯片承座12的周圍相對于電路板20的高度維持一致，進而避免一側高于其余側的現(xiàn)象，故使得各側的焊錫30與接腳接墊13、接腳焊墊22的接觸面積均達到足夠維持穩(wěn)定結合的面積大小，以提高工藝良率。

請參閱圖9所示，縱然于焊錫工藝中產生氣泡31，由于凹槽121的設置，而使得氣泡31可躲入凹槽121所形成的額外空間之中，故不對整體焊錫30厚度造成影響，因此同樣達到維持芯片承座12的周圍高度一致的功效，進而使得各側的焊錫30與接腳接墊13、接腳焊墊22的接觸面積均達到足夠維持穩(wěn)定結合的面積大小，同時使得整體焊錫30的表面更為平整，以提高工藝良 率。

凹槽121的內壁面提供了額外的接觸表面，故焊錫30與芯片承座12之間的接觸面積增加，進而提升集成電路封裝元件10與電路板20之間的結合強度。

當然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質的情況下，熟悉本領域的技術人員當可根據(jù)本發(fā)明作出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發(fā)明所附的權利要求的保護范圍。