本發(fā)明涉及半導(dǎo)體制作技術(shù)領(lǐng)域,特別涉及一種提高鰭式場(chǎng)效應(yīng)管性能的方法。
背景技術(shù):
隨著半導(dǎo)體工藝技術(shù)的不斷發(fā)展,半導(dǎo)體工藝節(jié)點(diǎn)遵循摩爾定律的發(fā)展趨勢(shì)不斷減小。為了適應(yīng)工藝節(jié)點(diǎn)的減小,不得不不斷縮短MOSFET場(chǎng)效應(yīng)管的溝道長度。溝道長度的縮短具有增加芯片的管芯密度,增加MOSFET場(chǎng)效應(yīng)管的開關(guān)速度等好處。
然而,隨著器件溝道長度的縮短,器件源極與漏極間的距離也隨之縮短,這樣一來柵極對(duì)溝道的控制能力變差,使得亞閾值漏電(subthreshold leakage)現(xiàn)象,即所謂的短溝道效應(yīng)(SCE:short-channel effects)更容易發(fā)生。
因此,為了更好的適應(yīng)器件尺寸按比例縮小的要求,半導(dǎo)體工藝逐漸開始從平面MOSFET晶體管向具有更高功效的三維立體式的晶體管過渡,如鰭式場(chǎng)效應(yīng)管(FinFET)。FinFET中,柵極至少可以從兩側(cè)對(duì)超薄體(鰭部)進(jìn)行控制,具有比平面MOSFET器件強(qiáng)得多的柵對(duì)溝道的控制能力,能夠很好的抑制短溝道效應(yīng);且FinFET相對(duì)于其他器件,具有更好的現(xiàn)有的集成電路制作技術(shù)的兼容性。
然而,現(xiàn)有技術(shù)形成的鰭式場(chǎng)效應(yīng)管的電學(xué)性能有待提高。
技術(shù)實(shí)現(xiàn)要素:
本發(fā)明解決的問題是提供一種提高鰭式場(chǎng)效應(yīng)管性能的方法,提高形成的氧化層厚度均勻性,改善鰭式場(chǎng)效應(yīng)管的可靠性和電學(xué)性能。
為解決上述問題,本發(fā)明提供一種提高鰭式場(chǎng)效應(yīng)管的方法,包括:提供襯底,所述襯底表面形成有分立的鰭部,所述襯底表面還形成有隔離層,所述隔離層覆蓋鰭部部分側(cè)壁表面,且所述隔離層頂部低于鰭部頂部,其中,高于所述隔離層頂部的鰭部包括第一部分鰭部以及位于第一部分鰭部頂部表 面的第二部分鰭部;對(duì)所述第一部分鰭部和第二部分鰭部進(jìn)行非晶化離子注入,在所述第一部分鰭部側(cè)壁表面形成第一非晶化層,在所述第二部分鰭部頂部表面和側(cè)壁表面形成第二非晶化層,且第二非晶化層的厚度大于第一非晶化層的厚度;在進(jìn)行所述非晶化離子注入之后,對(duì)所述第一部分鰭部和第二部分鰭部進(jìn)行氧化處理,在所述第二部分鰭部的頂部表面和側(cè)壁表面、以及第一部分鰭部側(cè)壁表面形成氧化層。
可選的,所述第二部分鰭部的厚度為1納米至5納米。
可選的,所述第一非晶化層的材料為非晶硅;所述第二非晶化層的材料為非晶硅。
可選的,采用鍺離子、碳離子、硅離子或氟離子中的一種或多種,進(jìn)行所述非晶化離子注入。
可選的,所述非晶化離子注入包括第一次非晶化離子注入和第二次非晶化離子注入,其中,所述第一非晶化離子注入和第二非晶化離子注入分別對(duì)鰭部兩相對(duì)的側(cè)壁進(jìn)行離子注入。
可選的,所述非晶化離子注入的注入角度為3度至20度。
可選的,采用硅離子進(jìn)行所述非晶化離子注入,其中,注入能量為1kev至4kev,注入劑量為1E14atom/cm2至1E16atom/cm2,注入角度為3度至20度。
可選的,采用氟離子進(jìn)行所述非晶化離子注入,其中,注入至第二部分鰭部頂部表面和側(cè)壁表面的氟離子濃度大于注入至第一部分鰭部側(cè)壁表面的氟離子濃度。
可選的,采用氟離子進(jìn)行所述非晶化離子注入,其中,注入能量為1kev至6kev,注入劑量為1E14atom/cm2至1E16atom/cm2,注入角度為3度至20度。
可選的,在進(jìn)行所述非晶化離子注入之前,形成覆蓋所述鰭部頂部表面和側(cè)壁表面的屏蔽層;在進(jìn)行所述非晶化離子注入之后,去除所述屏蔽層。
可選的,所述屏蔽層的材料為氧化硅或氮氧化硅。
可選的,所述氧化處理為干氧氧化、水汽氧化或濕氧氧化。
可選的,采用原位水汽生成氧化工藝進(jìn)行所述氧化處理,工藝參數(shù)包括:反應(yīng)氣體包括O2、H2和H2O,其中,O2流量為0.1slm至20slm,H2流量為0.1slm至20slm,H2O流量為0.1slm至50slm,反應(yīng)腔室溫度為650度至1000度,反應(yīng)腔室壓強(qiáng)為0.1托至760托,反應(yīng)時(shí)長為5秒至10分。
可選的,所述氧化層的材料為氧化硅。
可選的,還包括步驟:在所述氧化層表面形成高k柵介質(zhì)層;在所述高k柵介質(zhì)層表面形成柵電極層。
可選的,所述襯底包括核心器件區(qū)和輸入輸出器件區(qū),其中,核心器件區(qū)襯底表面形成有鰭部,輸入輸出器件區(qū)襯底表面形成有鰭部;在形成所述氧化層之后,還包括步驟:去除所述核心器件區(qū)的氧化層;在所述核心器件區(qū)的鰭部表面形成偽氧化層,所述偽氧化層的厚度小于氧化層的厚度;在所述氧化層表面以及偽氧化層表面形成偽柵層;在所述偽柵層兩側(cè)的鰭部內(nèi)形成源漏極;在所述源漏極表面形成層間介質(zhì)層,所述層間介質(zhì)層還覆蓋偽柵層側(cè)壁表面;刻蝕去除所述偽柵層;刻蝕去除所述偽氧化層,暴露出核心器件區(qū)鰭部表面;在所述核心器件區(qū)鰭部表面形成界面層,所述界面層厚度小于氧化層厚度。
可選的,還包括:在所述界面層表面以及氧化層表面形成柵電極層。
可選的,還包括:在所述界面層表面以及氧化層表面形成高k柵介質(zhì)層;在所述高k柵介質(zhì)層表面形成柵電極層。
與現(xiàn)有技術(shù)相比,本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
本發(fā)明提供的提高鰭式場(chǎng)效應(yīng)管性能的方法的技術(shù)方案中,對(duì)第一部分鰭部和第二部分鰭部進(jìn)行非晶化離子注入,在第一部分鰭部側(cè)壁表面形成第一非晶化層,在第二部分鰭部頂部和側(cè)壁表面形成第二非晶化層,且第二非晶化層的厚度大于第一非晶化層的厚度;接著,對(duì)第一部分鰭部和第二部分鰭部進(jìn)行氧化處理,在所述第二部分鰭部的頂部表面和側(cè)壁表面、以及第一部分鰭部側(cè)壁表面形成氧化層。由于第二部分鰭部中拐角區(qū)域聚集有一定應(yīng)力,所述應(yīng)力會(huì)使氧化處理的氧化速率低;而本發(fā)明中,第二非晶化層的厚 度大于第一非晶化層的厚度,氧化處理對(duì)非晶態(tài)材料的氧化速率大于對(duì)單晶態(tài)材料的氧化速率,因此,從材料特性上考慮,氧化處理對(duì)第二部分鰭部頂部表面和側(cè)壁表面的氧化速率大于第一部分鰭部側(cè)壁的氧化速率,從而抵消應(yīng)力作用對(duì)氧化速率造成的不良影響,使得位于第二部分鰭部頂部表面和側(cè)壁表面的氧化層的厚度與位于第一部分鰭部側(cè)壁表面的氧化層厚度相同或相差很小,從而提高形成的氧化層厚度均勻性,改善形成的鰭式場(chǎng)效應(yīng)管的可靠性和電學(xué)性能。
進(jìn)一步,所述非晶化離子注入的注入角度為3度至20度,使得形成的第一非晶化層和第二非晶化層的厚度之差適中,從而防止由于所述厚度之差過大而對(duì)形成的氧化層厚度均勻性造成不良影響。
進(jìn)一步,非晶化離子注入包括第一次非晶化離子注入和第二次非晶化離子注入,使得第二部分鰭部頂部受到的非晶化離子注入程度大于第二部分側(cè)壁受到的非晶化離子注入程度,因此在氧化處理過程中,位于第二部分鰭部頂部的硅原子消耗的量大于位于第二鰭部側(cè)壁的硅原子消耗的量,使得最終形成的氧化層與鰭部之間具有圓滑拐角界面形貌,避免尖角造成的尖端放電問題,進(jìn)一步改善形成的鰭式場(chǎng)效應(yīng)管的性能。
更進(jìn)一步,采用氟離子進(jìn)行所述非晶化離子注入,不僅能夠獲得第一非晶化層和第二非晶化層,且后續(xù)形成的氧化層中也將含有氟離子,位于氧化層中的氟離子有利于鈍化氧化層中的懸掛鍵,進(jìn)而改善氧化層的質(zhì)量。
附圖說明
圖1至圖9為本發(fā)明一實(shí)施例提供的鰭式場(chǎng)效應(yīng)管形成過程的剖面結(jié)構(gòu)示意圖。
具體實(shí)施方式
由背景技術(shù)可知,現(xiàn)有技術(shù)形成的鰭式場(chǎng)效應(yīng)管的電學(xué)性能有待提高。
鰭式場(chǎng)效應(yīng)管的柵介質(zhì)層包括覆蓋鰭部頂部表面和側(cè)壁表面的氧化層,所述氧化層的質(zhì)量對(duì)鰭式場(chǎng)效應(yīng)管的性能有著重要的影響。經(jīng)研究發(fā)現(xiàn),鰭部頂部具有拐角區(qū)域(corner),所述拐角區(qū)域?yàn)轹挷宽敳勘砻媾c側(cè)壁表面的交界區(qū)域,所述拐角區(qū)域存在一定的應(yīng)力(stress)。通常的,采用氧化工藝對(duì) 鰭部頂部表面和側(cè)壁表面進(jìn)行氧化處理,形成所述氧化層。然而,由于受到所述拐角區(qū)域應(yīng)力的影響,氧化處理對(duì)所述拐角區(qū)域的鰭部氧化速率較小,從而導(dǎo)致拐角區(qū)域形成的氧化層的厚度較薄。
由于拐角區(qū)域形成的氧化層厚度較薄,對(duì)鰭式場(chǎng)效應(yīng)管的可靠性提出較大挑戰(zhàn),例如,柵極氧化層完整性(GOI,Gate Oxide Integrity)、電介質(zhì)與時(shí)間相關(guān)擊穿性能(TDDB,Time Dependent Dielectric Breakdown)、正溫度-不穩(wěn)定特性(PBTI,Positive Bias Temperature Instability)或負(fù)溫度-不穩(wěn)定特性(NBTI,Negative Bias Temperature Instability)中的一種或多種造成不良影響。這一問題,對(duì)于輸入輸出(IO,Input or Output)器件而言更為顯著。
一般的,為了解決上述拐角區(qū)域形成的氧化層厚度較薄的問題,采用拐角圓化(Corner Rounding)的方法,將鰭部的拐角區(qū)域進(jìn)行圓化化。然而,采用Corner Rounding的方法,仍難以有效的提高形成的氧化層厚度均勻性,鰭式場(chǎng)效應(yīng)管的電學(xué)性能仍較差。特別對(duì)于輸入輸出器件而言,采用Corner Rounding的方法形成的氧化層仍難以滿足其性能需求。
為此,本發(fā)明提供一種鰭式場(chǎng)效應(yīng)管的形成方法,提供襯底,所述襯底表面形成有分立的鰭部,所述襯底表面還形成有隔離層,所述隔離層覆蓋鰭部部分側(cè)壁表面,且所述隔離層頂部低于鰭部頂部,其中,高于所述隔離層頂部的鰭部包括第一部分鰭部以及位于第一部分鰭部頂部表面的第二部分鰭部;對(duì)所述第一部分鰭部和第二部分鰭部進(jìn)行非晶化離子注入,在所述第一部分鰭部側(cè)壁表面形成第一非晶化層,在所述第二部分鰭部頂部表面和側(cè)壁表面形成第二非晶化層,且第二非晶化層的厚度大于第一非晶化層的厚度;在進(jìn)行所述非晶化離子注入之后,對(duì)所述第一部分鰭部和第二部分鰭部進(jìn)行氧化處理,在所述第二部分鰭部的頂部表面和側(cè)壁表面、以及第一部分鰭部側(cè)壁表面形成氧化層。由于第二非晶化層的厚度大于第一非晶化層的厚度,使得氧化處理時(shí)鰭部頂部拐角區(qū)域應(yīng)力對(duì)氧化速率的不良影響被抵消,從而提高形成的氧化層的厚度均勻性,改善形成的鰭式場(chǎng)效應(yīng)管的可靠性和電學(xué)性能。
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂,下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說明。
圖1至圖9為本發(fā)明一實(shí)施例提供的鰭式場(chǎng)效應(yīng)管形成過程的剖面結(jié)構(gòu)示意圖。
參考圖1,提供襯底101,所述襯底101表面形成有分立的鰭部102。
本實(shí)施例中,以形成的鰭式場(chǎng)效應(yīng)管包括輸入輸出器件和核心器件(Core Device)為例。所述襯底101包括核心器件區(qū)I和輸入輸出器件區(qū)II,其中,核心器件區(qū)I為后續(xù)形成核心器件提供工藝平臺(tái),輸入輸出器件區(qū)II為后續(xù)形成輸入輸出器件提供工藝平臺(tái),其中,輸入輸出器件為輸入器件或輸出器件中的一種或兩種。本實(shí)施例中,所述核心器件區(qū)I與輸入輸出器件區(qū)II相鄰,在其他實(shí)施例中,所述核心器件區(qū)還能夠與輸入輸出器件區(qū)相隔。
所述襯底101的材料為硅、鍺、鍺化硅、碳化硅、砷化鎵或鎵化銦,所述襯底101還能夠?yàn)榻^緣體上的硅襯底或者絕緣體上的鍺襯底;所述鰭部102的材料包括硅、鍺、鍺化硅、碳化硅、砷化鎵或鎵化銦。本實(shí)施例中,所述襯底101為硅襯底,所述鰭部102的材料為硅。
本實(shí)施例中,形成所述襯底101、鰭部102的工藝步驟包括:提供初始襯底;在所述初始襯底表面形成圖形化的硬掩膜層103;以所述硬掩膜層103為掩膜刻蝕所述初始襯底,刻蝕后的初始襯底作為襯底101,位于襯底101表面的凸起作為鰭部102。
在一個(gè)實(shí)施例中,形成所述硬掩膜層103的工藝步驟包括:首先形成初始硬掩膜;在所述初始硬掩膜表面形成圖形化的光刻膠層;以所述圖形化的光刻膠層為掩膜刻蝕所述初始硬掩膜,在初始襯底表面形成硬掩膜層103;去除所述圖形化的光刻膠層。在其他實(shí)施例中,所述硬掩膜層的形成工藝還能夠包括:自對(duì)準(zhǔn)雙重圖形化(SADP,Self-aligned Double Patterned)工藝、自對(duì)準(zhǔn)三重圖形化(Self-aligned Triple Patterned)工藝、或自對(duì)準(zhǔn)四重圖形化(Self-aligned Double Double Patterned)工藝。所述雙重圖形化工藝包括LELE(Litho-Etch-Litho-Etch)工藝或LLE(Litho-Litho-Etch)工藝。
本實(shí)施例中,在形成所述鰭部102之后,保留位于鰭部102頂部表面的硬掩膜層103。所述硬掩膜層103的材料為氮化硅,后續(xù)在進(jìn)行平坦化工藝時(shí),所述硬掩膜層103頂部表面能夠作為平坦化工藝的停止位置,起到保護(hù)鰭部 102頂部的作用。
本實(shí)施例中,所述鰭部102的頂部尺寸小于底部尺寸。在其他實(shí)施例中,所述鰭部的側(cè)壁還能夠與襯底表面相垂直,即鰭部的頂部尺寸等于底部尺寸。
參考圖2,對(duì)所述鰭部102表面進(jìn)行氧化處理,在所述鰭部102表面形成線性氧化層104。
由于鰭部102為通過刻蝕初始襯底后形成,所述鰭部102通常具有凸出的棱角且表面具有缺陷。本實(shí)施例對(duì)鰭部102進(jìn)行氧化處理形成線性氧化層104,在氧化處理過程中,由于鰭部102凸出的棱角部分的比表面積更大,更容易被氧化,后續(xù)去除所述線性氧化層104之后,不僅鰭部102表面的缺陷層被去除,且凸出棱角部分也被去除,使鰭部102的表面光滑,晶格質(zhì)量得到改善,避免鰭部102尖端放電問題。并且,形成的線性氧化層104還有利于提高后續(xù)形成的隔離層與鰭部102之間的界面性能。
所述氧化處理可以采用氧等離子體氧化工藝、或者硫酸和過氧化氫的混合溶液氧化工藝。所述氧化處理還會(huì)對(duì)襯底101表面進(jìn)行氧化,使得形成的線性氧化層104還位于襯底101表面。
本實(shí)施例中,采用ISSG(原位水汽生成,In-situ Stream Generation)氧化工藝對(duì)鰭部102進(jìn)行氧化處理,形成所述線性氧化層104,由于鰭部102的材料為硅,相應(yīng)形成的線性氧化層104的材料為氧化硅。
所述氧化處理為拐角圓化處理,然而,在進(jìn)行所述氧化處理之后,所述鰭部102的拐角區(qū)域仍具有一定的應(yīng)力。
參考圖3,在所述線性氧化層104表面形成隔離膜105,所述隔離膜105頂部與硬掩膜層103頂部齊平。
所述隔離膜105為后續(xù)形成隔離層提供工藝基礎(chǔ);所述隔離膜105的材料為絕緣材料,例如為氧化硅、氮化硅或氮氧化硅。本實(shí)施例中,所述隔離膜105的材料為氧化硅。
為了提高形成隔離膜105工藝的填孔(gap-filling)能力,采用流動(dòng)性化學(xué)氣相沉積(FCVD,F(xiàn)lowable CVD)或高縱寬比化學(xué)氣相沉積工藝(HARP CVD),形成所述隔離膜105。
在一個(gè)具體實(shí)施例中,形成所述隔離膜105的工藝步驟包括:在所述線性氧化層104表面形成隔離膜105,所述隔離膜105頂部高于硬掩膜層103頂部;研磨去除高于硬掩膜層103頂部的隔離膜105。
參考圖4,去除部分厚度的隔離膜105(參考圖3)形成隔離層115,所述隔離層115位于襯底101表面且覆蓋鰭部102部分側(cè)壁表面,所述隔離層115頂部低于鰭部102頂部。
所述隔離層115的材料為氧化硅、氮化硅或氮氧化硅。本實(shí)施例中,所述隔離層115的材料為氧化硅。
在去除部分厚度的隔離膜105過程中,還刻蝕去除部分厚度的線性氧化層104,使得剩余線性氧化層104頂部與隔離層115頂部齊平。在一個(gè)實(shí)施例中,采用干法刻蝕工藝,刻蝕去除部分厚度的隔離膜105。在另一實(shí)施例中,采用濕法刻蝕工藝,刻蝕去除部分厚度的隔離膜105。
還包括步驟:刻蝕去除所述硬掩膜層103(參考圖3)。本實(shí)施例中,先去除部分厚度的隔離膜105,后刻蝕去除所述硬掩膜層103。在其他實(shí)施例中,還能夠先去除硬掩膜層,后去除部分厚度的隔離膜形成隔離層。
在形成所述隔離層115之后,定義高于隔離層115的鰭部102包括第一部分鰭部102、以及位于第一部分鰭部102表面的第二部分鰭部102,其中,鰭部102頂部的拐角區(qū)域位于第二部分鰭部102內(nèi)。
本實(shí)施例中,所述第二部分鰭部102的厚度為1納米至5納米,使得后續(xù)對(duì)所述第二部分鰭部102進(jìn)行氧化處理時(shí)能夠抵消第二部分鰭部102內(nèi)應(yīng)力對(duì)氧化處理的不良影響。
參考圖5,在所述高于隔離層115的鰭部102頂部表面和側(cè)壁表面形成屏蔽層106。
本實(shí)施例中,所述屏蔽層106還位于隔離層115表面。所述屏蔽層106的作用包括:在后續(xù)對(duì)鰭部102進(jìn)行非晶化離子注入時(shí),所述屏蔽層106起到離子注入緩沖層的作用,避免非晶化離子注入工藝對(duì)鰭部102造成注入損 傷,減少或避免鰭部102內(nèi)的晶格損傷。
由于后續(xù)會(huì)去除所述屏蔽層106,要求去除所述屏蔽層106的工藝不會(huì)對(duì)鰭部102造成不良影響,因此所述屏蔽層106的材料應(yīng)該為易于被去除的材料,且去除屏蔽層106的工藝對(duì)屏蔽層106與鰭部102之間具有較大的刻蝕選擇比。本實(shí)施例中,所述屏蔽層106的材料為氧化硅。
為了使屏蔽層106在后續(xù)的非晶化離子注入中起到足夠的緩沖作用,且保證注入至鰭部102內(nèi)的注入離子能量和劑量適中,同時(shí),后續(xù)刻蝕去除屏蔽層106的刻蝕工藝時(shí)間較短,避免刻蝕去除屏蔽層106的工藝對(duì)隔離層115造成刻蝕損傷,所述屏蔽層106的厚度為5埃至50埃。
采用化學(xué)氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝形成所述屏蔽層106。本實(shí)施例中,為了提高形成的屏蔽層106的厚度均勻性,使得形成屏蔽層106的工藝具有很好的臺(tái)階覆蓋(step-coverage)能力,采用原子層沉積工藝形成所述屏蔽層106。
在一個(gè)具體實(shí)施例中,采用原子層沉積工藝形成所述屏蔽層106的工藝參數(shù)包括:反應(yīng)氣體包括硅源氣體和氧源氣體,反應(yīng)氣體還包括載流氣體,其中,硅源氣體為SiH4、SiH2Cl2、SiHCl3或Si2Cl6,氧源氣體為O2或O3,載流氣體為N2或Ar,硅源氣體流量為100sccm至5000sccm,氧源氣體流量為100sccm至2000sccm,載流氣體流量為100sccm至5000sccm,反應(yīng)腔室溫度為50度至450度,反應(yīng)腔室壓強(qiáng)為1托至200托。
繼續(xù)參考圖5,對(duì)所述第一部分鰭部102和第二部分鰭部102進(jìn)行非晶化離子注入,在所述第一部分鰭部102側(cè)壁表面形成第一非晶化層107,在所述第二部分鰭部102頂部表面和側(cè)壁表面形成第二非晶化層108,且所述第二非晶化層108的厚度大于第一非晶化層107的厚度。
形成所述第一非晶化層107的過程為:對(duì)第一部分鰭部102側(cè)壁進(jìn)行非晶化離子注入,第一部分鰭部102側(cè)壁表面部分厚度的材料由單晶態(tài)轉(zhuǎn)化為非晶態(tài),從而在第一部分鰭部102側(cè)壁表面形成第一非晶化層107。本實(shí)施例中,所述第一非晶化層107的材料為非晶硅。
形成所述第二非晶化層108的過程為:對(duì)第二部分鰭部102頂部和側(cè)壁 進(jìn)行非晶化離子注入,第二部分鰭部102頂部和側(cè)壁表面部分厚度的材料由單晶態(tài)轉(zhuǎn)化為非晶態(tài),從而在第二部分鰭部102頂部和側(cè)壁表面形成第二非晶化層108。本實(shí)施例中,所述第二非晶化層108的材料為非晶硅。
本實(shí)施例中,所述非晶化離子注入包括第一次非晶化離子注入11以及第二次非晶化離子注入12,其中,所述第一次非晶化離子注入11和第二次非晶化離子注入12分別對(duì)鰭部102相對(duì)的兩個(gè)側(cè)壁進(jìn)行離子注入,所述第一次非晶化離子注入11的注入離子前進(jìn)方向與法線方向之間具有第一夾角A1,所述第二次非晶化離子注入12的注入離子前進(jìn)方向與法線方向之間具有第二夾角A2,所述法線方向指的是垂直于襯底101表面的方向,所述第一夾角A1與第二夾角A2相等,所述第一夾角A1或第二夾角A2為非晶化離子注入工藝參數(shù)中的注入角度。
由于非晶化離子注入工藝受到陰影效應(yīng)(shadow effect)的影響,第一部分鰭部102相對(duì)的兩側(cè)壁僅會(huì)受到第一非晶化離子注入11或第二非晶化離子注入12中的一次離子注入,而第二部分鰭部102頂部表面和側(cè)壁表面既會(huì)受到第一非晶化離子注入11的離子注入,還會(huì)受到第二次非晶化離子注入12的離子注入,因此,相較于第一部分鰭部102而言,所述第二部分鰭部102受到的非晶化離子注入的程度更深,非晶化離子注入對(duì)第二部分鰭部102頂部表面和側(cè)壁表面的材料性質(zhì)的影響越大,相應(yīng)的,形成的第二非晶化層108的厚度大于第一非晶化層107的厚度。
所述第二非晶化層108的厚度大于第一非晶化層107的厚度,后續(xù)在對(duì)高于隔離層115的鰭部102進(jìn)行氧化處理時(shí),所述氧化處理對(duì)非晶硅的氧化速率大于對(duì)單晶硅的氧化速率,因此從被氧化材料的性質(zhì)方面考慮,氧化處理對(duì)第二部分鰭部102頂部和側(cè)壁的氧化速率大于對(duì)第一部分鰭部102側(cè)壁的氧化速率,從而抵消由于第二部分鰭部102中拐角區(qū)域應(yīng)力而造成的氧化速率小的問題,使得第二部分鰭部102頂部和側(cè)壁形成的氧化層厚度與第一部分鰭部102側(cè)壁形成的氧化層厚度相差小,從而提高形成的氧化層的厚度均勻性。
通過控制非晶化離子注入中的注入能量、注入劑量以及注入角度等工藝參數(shù),獲得厚度適中的第一非晶化層107和第二非晶化層108。其中,注入能 量不宜過低,否則形成的第二非晶化層108的厚度較薄,使得第二非晶化層108起到的提高氧化處理氧化速率的效果不明顯;為了避免形成的第二非晶化層108的厚度過厚,所述注入能量也不宜過高。并且,注入角度也不宜過大,防止非晶化離子注入難以對(duì)第一部分鰭部102側(cè)壁進(jìn)行離子注入,從而避免形成的第二非晶化層108與第一非晶化層107的厚度差過大。為此,本實(shí)施例中,所述非晶化離子注入的注入角度為3度至20度,使得形成的第一晶化層107和第二非晶化層108的厚度之差適中,從而使得后續(xù)形成的氧化層的厚度均勻性好。
采用鍺離子、碳離子、硅離子或氟離子中的一種或多種,進(jìn)行所述非晶化離子注入。
本實(shí)施例中,采用氟離子進(jìn)行所述非晶化離子注入,使得后續(xù)形成的氧化層中也含有氟離子,氧化層中的氟離子能夠起到鈍化懸掛鍵的作用,從而提高形成的氧化層的質(zhì)量,改善鰭式場(chǎng)效應(yīng)管的NBTI問題和PBTI問題,其中,注入至第二部分鰭部102頂部表面和側(cè)壁表面的氟離子濃度大于注入至第一部分鰭部102側(cè)壁表面的氟離子濃度。
在一個(gè)具體實(shí)施例中,采用氟離子進(jìn)行所述非晶化離子注入,工藝參數(shù)包括:注入能量為1kev至6kev,注入劑量為1E14atom/cm2至1E16atom/cm2,注入角度為3度至20度。
在另一個(gè)實(shí)施例中,采用硅離子進(jìn)行所述非晶化離子注入,其中,注入能量為1kev至4kev,注入劑量為1E14atom/cm2至1E16atom/cm2,注入角度為3度至20度。
參考圖6,去除所述屏蔽層106(參考圖5)。
采用濕法刻蝕工藝或SiCoNi刻蝕系統(tǒng),刻蝕去除所述屏蔽層106。
本實(shí)施例中,采用濕法刻蝕工藝刻蝕去除所述屏蔽層106,所述濕法刻蝕工藝采用的刻蝕液體為氫氟酸溶液。
在其他實(shí)施例中,還能夠無需形成所述屏蔽層,直接對(duì)所述第一部分鰭部和第二部分鰭部進(jìn)行非晶化離子注入。
參考圖7,對(duì)所述第一部分鰭部102和第二部分鰭部102進(jìn)行氧化處理,在所述第二部分鰭部102的頂部表面和側(cè)壁表面、以及第一部分鰭部102側(cè)壁表面形成氧化層109。
相較于單晶硅而言,所述氧化處理對(duì)非晶硅的氧化速率更大。由于第二部分鰭部102頂部表面和側(cè)壁表面形成有第二非晶化層108(參考圖6),第一部分鰭部102側(cè)壁表面形成有第一非晶化層107(參考圖6),且所述第二非晶化層108的厚度大于第一非晶化層107的厚度,所述第二非晶化層108與第一非晶化層107之間具有厚度差,從而使得氧化處理對(duì)第二部分鰭部102的氧化速率大于對(duì)第一部分鰭部102的氧化速率。而由于第二部分鰭部102受到拐角應(yīng)力的作用,所述拐角應(yīng)力使得氧化處理對(duì)第二部分鰭部102的氧化速率小于對(duì)第一部分鰭部102的氧化速率。
因此,本實(shí)施例中,所述第二非晶化層108與第一非晶化層107之間的厚度差,能夠抵消拐角應(yīng)力對(duì)第二部分鰭部102氧化速率造成的不良影響,使得從整體上而言,所述氧化處理對(duì)第一部分鰭部102的氧化速率與對(duì)第二部分鰭部102的氧化速率相同或相差很小,從而使得形成的氧化層109的厚度均勻性好,避免了現(xiàn)有技術(shù)中鰭部拐角區(qū)域氧化層厚度薄的問題,進(jìn)而提高柵極氧化層完整性、改善TDDB效應(yīng)、NBTI效應(yīng)或PBTI效應(yīng),提高形成的鰭式場(chǎng)效應(yīng)管的可靠性和電學(xué)性能。
并且,第二部分鰭部102頂部受到的非晶化離子注入程度比第二部分鰭部102側(cè)壁受到的非晶化離子注入程度大,使得在氧化處理將第二非晶化層108進(jìn)行氧化的過程中,氧化處理對(duì)第二部分鰭部102頂部的氧化速率大于對(duì)第二部分鰭部102側(cè)壁的氧化速率,第二部分鰭部102頂部消耗的硅原子數(shù)量大于第二部分鰭部102側(cè)壁消耗的硅原子數(shù)量,最終在鰭部102與氧化層109之間獲得圓滑拐角界面形貌,避免因?yàn)楣战羌怃J而造成的尖端漏電問題。
本實(shí)施例中,所述氧化層109的材料為氧化硅,所述氧化層109的厚度為10埃至30埃。并且,本實(shí)施例中前述非晶化離子注入的注入離子為氟離子,使得形成的氧化層109中也相應(yīng)含有氟離子,在后續(xù)的退火處理過程中,所述氟離子能夠起到鈍化氧化層109中懸掛鍵的作用,改善氧化層109的質(zhì)量,且氟離子還能夠擴(kuò)散至后續(xù)形成的高k柵介質(zhì)層內(nèi),起到鈍化高k柵介 質(zhì)層內(nèi)懸掛鍵的作用,進(jìn)而改善高k柵介質(zhì)層的質(zhì)量。
所述氧化處理為干氧氧化、水汽氧化或濕氧氧化。本實(shí)施例中,采用原位水汽生成氧化工藝進(jìn)行所述氧化處理,工藝參數(shù)包括:反應(yīng)氣體包括O2、H2和H2O,其中,O2流量為0.1slm至20slm,H2流量為0.1slm至20slm,H2O流量為0.1slm至50slm,反應(yīng)腔室溫度為650度至1000度,反應(yīng)腔室壓強(qiáng)為0.1托至760托,反應(yīng)時(shí)長為5秒至10分。
本實(shí)施例中,形成的鰭式場(chǎng)效應(yīng)管包括輸入輸出器件和核心器件,所述氧化層109作為輸入輸出器件中柵介質(zhì)層的一部分,后續(xù)會(huì)去除核心器件區(qū)I的氧化層109、保留輸入輸出器件區(qū)II的氧化層109,在核心器件區(qū)I重新形成厚度比氧化層109薄的界面層。
參考圖8,刻蝕去除位于核心器件區(qū)I的氧化層109;接著,在所述核心器件區(qū)I的鰭部102表面形成偽氧化層110。
本實(shí)施例中,采用SiCoNi刻蝕系統(tǒng)刻蝕去除位于核心器件區(qū)I的氧化層109。
所述偽氧化層110的材料為氧化硅,在后續(xù)刻蝕去除偽柵層的過程中,所述偽氧化層110起到保護(hù)核心器件區(qū)I鰭部102的作用。本實(shí)施例中,采用氧化工藝形成所述偽氧化層110。
參考圖9,在所述輸入輸出器件區(qū)II的氧化層109表面以及核心器件區(qū)I的偽氧化層110表面形成偽柵膜;在所述偽柵膜表面形成第二圖形層(未圖示);以所述第二圖形層為掩膜,圖形化所述偽柵膜形成偽柵層112。
本實(shí)施例中,采用后形成高k柵介質(zhì)層后形成柵電極層(high k last metal gate last)的工藝。所述偽柵層112的材料為多晶硅、非晶碳或非晶硅;所述偽柵層112為鰭式場(chǎng)效應(yīng)管的實(shí)際柵極結(jié)構(gòu)占據(jù)空間位置。
本實(shí)施例中,所述偽柵層112的材料為多晶硅。
后續(xù)的工藝步驟包括:對(duì)所述偽柵層112兩側(cè)的鰭部102進(jìn)行摻雜處理,在所述鰭部102內(nèi)形成源漏極;在所述源漏極表面形成層間介質(zhì)層,所述層間介質(zhì)層覆蓋偽柵層112側(cè)壁表面;刻蝕去除所述偽柵層112;刻蝕去除所述 偽氧化層110;在所述核心器件區(qū)I的鰭部102表面形成界面層,所述界面層的厚度小于氧化層109的厚度;形成覆蓋所述界面層表面以及氧化層109表面的高k柵介質(zhì)層;在所述高k柵介質(zhì)層表面形成柵電極層。在另一實(shí)施例中,還能夠直接在界面層表面以及氧化層表面形成柵電極層。
其中,形成的核心器件的柵介質(zhì)層包括界面層以及位于界面層表面的高k柵介質(zhì)層,形成的輸入輸出器件的柵介質(zhì)層包括氧化層109以及位于氧化層109表面的高k柵介質(zhì)層。由前述分析可知,本實(shí)施例中形成的氧化層109具有較高的厚度均勻性,且所述氧化層109與鰭部102之間具有圓滑的拐角形貌界面,從而使得形成的輸入輸出器件的柵介質(zhì)層厚度均勻性好,避免拐角尖銳而造成的尖端放電問題,改善GOI問題、TDDB問題、NBTI問題以及PBTI問題,提高輸入輸出器件的可靠性和電學(xué)性能,進(jìn)而改善形成的鰭式場(chǎng)效應(yīng)管的可靠性和電學(xué)性能。
并且,位于氧化層109內(nèi)的氟離子還能夠起到鈍化氧化層109內(nèi)懸掛鍵的作用,提高氧化層109的質(zhì)量,且在退火處理過程中氟離子會(huì)擴(kuò)散至高k柵介質(zhì)層內(nèi),進(jìn)而進(jìn)一步改善高k柵介質(zhì)層的質(zhì)量,進(jìn)一步改善輸入輸出器件的柵介質(zhì)層的性能。
在其他實(shí)施例中,還能夠采用先形成高k柵介質(zhì)層后形成柵電極層的工藝(high k first metal gate last),即,在形成偽柵膜之前在界面層以及氧化層表面形成高k柵介質(zhì)層;或者采用先形成高k柵介質(zhì)層先形成柵電極層的工藝(high k first metal gate first)的工藝,即,無需形成偽柵膜,直接在界面層以及氧化層表面形成高k柵介質(zhì)層,然后在高k柵介質(zhì)層表面形成柵電極層,接著圖形化所述柵電極層以及高k柵介質(zhì)層,形成柵極結(jié)構(gòu)。
在其他實(shí)施例中,鰭式場(chǎng)效應(yīng)管的柵極結(jié)構(gòu)還能夠?yàn)槎嗑Ч钖艠O結(jié)構(gòu),具體的,在形成所述界面層之后,在界面層表面以及氧化層表面形成多晶硅膜;圖形化所述多晶硅膜形成多晶硅層。
雖然本發(fā)明披露如上,但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員,在不脫離本發(fā)明的精神和范圍內(nèi),均可作各種更動(dòng)與修改,因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。