本發(fā)明涉及一種金氧半場(chǎng)效晶體管功率元件，更涉及一種具有底部柵極的金氧半場(chǎng)效晶體管功率元件。

背景技術(shù)：

金氧半場(chǎng)效晶體管功率元件(metaloxidesemiconductorfieldeffecttransistorpowerdevice)一般簡(jiǎn)稱為功率晶體管(powermosfet)，是一種可以廣泛使用在模擬電路與數(shù)字電路的場(chǎng)效晶體管，目前已成為功率元件(powerdevice)的主流，經(jīng)常被應(yīng)用在許多電力電子用途。金氧半場(chǎng)效晶體管功率元件具有非常低的導(dǎo)通電阻，及極大的柵極輸入阻抗，因此輸入端的功率散逸(powerdissipation)相當(dāng)小。再者，與功率雙極性晶體管(powerbipolartransistor)相比，金氧半場(chǎng)效晶體管功率元件只具有單一載子，沒(méi)有少數(shù)載子存儲(chǔ)的缺點(diǎn)，故具有切換速度非常快的優(yōu)點(diǎn)。所以，金氧半場(chǎng)效晶體管功率元件已成為高頻低壓功率元件的主流。

再者，為了增加元件密度及更進(jìn)一步降低元件導(dǎo)通阻值，具有溝渠式柵極(trenchgate)的金氧半場(chǎng)效晶體管功率元件成為設(shè)計(jì)重點(diǎn)。然而，隨著元件密度的提升，柵極-漏極間電荷(qgd)會(huì)變大，使柵極的充放電速度變慢而影響元件的效能再者。為了降低柵極-漏極間電荷(qgd)以改善元件切換損耗，必須降低元件電容值，例如使用分離柵極架構(gòu)以減少柵漏極面積，然而金氧半場(chǎng)效晶體管功率元件的元件電容仍有進(jìn)一步改善的需求。

技術(shù)實(shí)現(xiàn)要素：

為了克服現(xiàn)有技術(shù)問(wèn)題，本發(fā)明的一目的為提供一種可降低元件電容值的金氧半場(chǎng)效晶體管功率元件。

為達(dá)成上述目的，本發(fā)明提供一種具有底部柵極的金氧半場(chǎng)效晶體管功率元件，包含：一第一導(dǎo)電型基板；一第一導(dǎo)電型外延層，位于該第一導(dǎo)電型基 板之上；多個(gè)的元件溝槽，設(shè)立于該第一導(dǎo)電型外延層的上表面，每一元件溝槽中具有由深至淺排列的一底部柵極、一分離柵極及一溝渠柵極，其中該底部柵極及該第一導(dǎo)電型外延層之間具有一底部絕緣層，在該底部柵極及該分離柵極之間具有一中間絕緣層，在該分離柵極及該溝渠柵極之間具有一上層絕緣層。

為達(dá)成上述目的，本發(fā)明提供一種金氧半場(chǎng)效晶體管功率元件的制作方法，包含：提供一第一導(dǎo)電型基板及一第一導(dǎo)電型外延層，該第一導(dǎo)電型外延層位于該第一導(dǎo)電型基板之上；在該第一導(dǎo)電型外延層的上表面設(shè)立多個(gè)元件溝槽，每一元件溝槽中具有由深至淺排列的一底部柵極、一分離柵極及一溝渠柵極，其中該底部柵極及該第一導(dǎo)電型外延層之間具有一底部絕緣層，在該底部柵極及該分離柵極之間具有一中間絕緣層，在該分離柵極及該溝渠柵極之間具有一上層絕緣層。

藉由此金氧半場(chǎng)效晶體管功率元件的絕緣連接的底部柵極，可進(jìn)一步降低柵漏極面積，且藉此降低此金氧半場(chǎng)效晶體管功率元件的等效電容及電阻，更有效提升操作頻寬。

以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)描述，但不作為對(duì)本發(fā)明的限定。

附圖說(shuō)明

圖1至圖9為依據(jù)本發(fā)明一較佳具體實(shí)例的具有底部柵極的金氧半場(chǎng)效晶體管功率元件制作流程剖視圖。

其中，附圖標(biāo)記

100復(fù)合基板

101高摻雜濃度n型硅基板

102低摻雜濃度n型外延層

200元件溝槽

300終端溝槽

400源極溝槽

20底部柵極

22分離柵極

24溝渠柵極

20a多晶硅層

22a沉積氧化層

30氧化層

32底部絕緣層

34中間絕緣層

36上層絕緣層

38柵極絕緣層

40p型本體區(qū)

42n型源極區(qū)

44層間介電層

46接觸金屬層

48金屬電極層

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明的結(jié)構(gòu)原理和工作原理作具體的描述：

參見(jiàn)圖1-圖9所示，為依據(jù)本發(fā)明一較佳具體實(shí)例的具有底部柵極的金氧半場(chǎng)效晶體管功率元件制作流程剖視圖。如圖1所示，依據(jù)本發(fā)明，首先提供一復(fù)合基板100，此復(fù)合基板100例如可包含一高摻雜濃度n型硅基板101(n+硅基板)與一低摻雜濃度n型外延層102(n-外延層)所構(gòu)成。于此圖中所繪示的低摻雜濃度n型外延層102較高摻雜濃度n型硅基板101來(lái)的厚，但是須知此圖僅為示意說(shuō)明本發(fā)明的具體實(shí)例，于實(shí)際的元件中，低摻雜濃度n型外延層102應(yīng)比較高摻雜濃度n型硅基板101來(lái)的薄。隨后藉由光阻布形制成形成多個(gè)光阻圖案(未圖示)，并藉由該些光阻圖案作為蝕刻掩膜(etchingmask)對(duì)于低摻雜濃度n型外延層102進(jìn)行蝕刻以制作出多個(gè)溝槽(trench)200,300。如圖1所示，此些溝槽包含在元件區(qū)(虛線左側(cè))的元件溝槽200及在終端區(qū)(虛線右側(cè))的終端溝槽300，且終端溝槽300的寬度大于元件溝槽200。在制作多個(gè)溝槽200、300之后，可隨選地進(jìn)行一犧牲氧化層(sacrificialoxidation)步驟，亦即形成一個(gè)薄氧化層后再進(jìn)行一氧化蝕刻步驟，以移除溝槽壁面上的 受損的表面并使多個(gè)溝槽200、300的側(cè)壁變光滑。如圖1所示，隨后對(duì)于具有多個(gè)溝槽200、300的低摻雜濃度n型外延層102進(jìn)行熱氧化工藝，以在多個(gè)溝槽200、300之內(nèi)，及低摻雜濃度n型外延層102的露出上表面形成一氧化層30，此氧化層30的厚度例如可為3000-6000埃。再者，此氧化層30也可由沉積方式形成。

如圖2所示，在形成氧化層30之后即再對(duì)于所得結(jié)構(gòu)沉積一多晶硅層20a，隨后于此多晶硅層20a填入多個(gè)溝槽200、300之中且覆蓋整個(gè)低摻雜濃度n型外延層102之上，此多晶硅層20a的厚度(自低摻雜濃度n型外延層102上的氧化層30上表面開(kāi)始計(jì)算)例如可為1.5-2.5微米。

如圖3所示，在形成多晶硅層20a之后，隨后進(jìn)行一回蝕步驟(例如為一干蝕刻步驟)，以去除多晶硅層20a直至終端溝槽300中沒(méi)有多晶硅層20a且部分的多晶硅層20a殘留于元件溝槽200中為止。如此圖所示，在此回蝕步驟之后，在元件溝槽200中的氧化層30上留有部分殘留多晶硅，此部分殘留多晶硅即作為本發(fā)明金氧半場(chǎng)效晶體管功率元件的一底部柵極20，且在底部柵極20與低摻雜濃度n型外延層102之間的熱氧化層部分即成為一底部絕緣層32。

如圖4所示，隨后再進(jìn)行一氧化層成長(zhǎng)步驟，例如可用lpteos(低壓四乙氧基硅烷(tetraethylorthosilicate))工藝或是cvd工藝成長(zhǎng)一沉積氧化層22a。此沉積氧化層22a覆蓋底部柵極20之上且填滿多個(gè)溝槽200、300，并也覆蓋原本在低摻雜濃度n型外延層102上的氧化層30之上。此沉積氧化層22a的厚度為1000-3000埃(自低摻雜濃度n型外延層102上的氧化層30上表面開(kāi)始計(jì)算)，且隨后進(jìn)行一表面研磨工藝(cmp)去除低摻雜濃度n型外延層102上表面的沉積氧化層22a及氧化層30(如圖5所示)，以使后續(xù)的氧化層蝕刻步驟能夠更易控制。

如圖6所示，隨后進(jìn)行一干蝕刻工藝，以去除在元件溝槽200及在終端溝槽300中的氧化層22a部分，直至在元件溝槽200的底部柵極20上有一層氧化層為止，此氧化層作為底部柵極20及后續(xù)形成的分離柵極(未示于此圖，詳見(jiàn)后述說(shuō)明)之間的中間絕緣層34。

如圖7所示，隨即進(jìn)行類似圖2-6的步驟，亦即再先成長(zhǎng)一多晶硅層(厚度為2-3微米)、回蝕此多晶硅層，直至此多晶硅層僅殘留于元件溝槽200中 為止。如此圖所示，在元件溝槽200的中間絕緣層34上有作為分離柵極22的多晶硅層。隨后再進(jìn)行一氧化層成長(zhǎng)步驟，例如可用lpteos(低壓四乙氧基硅烷)工藝或是cvd工藝成長(zhǎng)一沉積氧化層。隨后進(jìn)行一表面研磨工藝以去除低摻雜濃度n型外延層102上表面的沉積氧化層。隨后進(jìn)行一干蝕刻工藝，以去除在元件溝槽200及在終端溝槽300中的氧化層部分，直至在元件溝槽200的分離柵極22上有一層氧化層為止，此氧化層即作為分離柵極22及待形成的溝渠柵極(詳見(jiàn)后述)之間的上層絕緣層36。

如圖8所示，隨即再成長(zhǎng)一多晶硅層(厚度為2-3微米)、回蝕此多晶硅層，直至此多晶硅層僅殘留于元件溝槽200中為止。如此圖所示，在元件溝槽200的上層絕緣層36上有作為溝槽柵極24的多晶硅層。隨即再進(jìn)行一氧化層回蝕步驟。

如圖9所示，在形成溝槽柵極24之后，分別進(jìn)行離子布植及熱趨入，以形成接近低摻雜濃度n型外延層102上表面，且在元件溝槽200兩側(cè)的p型本體區(qū)40及n型源極區(qū)42。隨后在所得結(jié)構(gòu)表面上形成層間介電層(interlayerdielectric,ild)44，再以光阻布形方式蝕刻出源極溝槽400及于源極溝槽400上形成接觸金屬層46。此接觸金屬層46例如可為鈦(ti)或是氮化鈦(tin)層，以使后續(xù)形成的金屬電極層及下面的硅半導(dǎo)體層能形成金屬硅化物(silicide)，降低電阻值。在形成接觸金屬層46之后，即形成位在接觸金屬層46上的一金屬電極層48，及一層保護(hù)鈍化層(未圖示)。

復(fù)參見(jiàn)圖9，為依據(jù)本發(fā)明的較佳具體實(shí)例所制作的具有底部柵極的金氧半場(chǎng)效晶體管功率元件側(cè)示圖。此金氧半場(chǎng)效晶體管功率元件具有一復(fù)合基板100(包含一高摻雜濃度n型硅基板101與一低摻雜濃度n型外延層102)、位在元件區(qū)的多個(gè)元件溝槽200及位在終端區(qū)的至少一個(gè)終端溝槽300。在元件溝槽200之中由深至淺依序分布的底部柵極20、分離柵極22及溝渠柵極24，其中底部柵極20及低摻雜濃度n型外延層102之間具有底部絕緣層32、在底部柵極20及分離柵極22之間具有中間絕緣層34、在分離柵極22及溝渠柵極24之間具有上層絕緣層36。在元件溝槽200兩側(cè)分別具有p型本體區(qū)40及位在p型本體區(qū)40之中的n型源極區(qū)42。此外，元件溝槽200之中的溝渠柵極24及元件溝槽200之外的n型源極區(qū)42之間隔有柵極氧化層38。在相鄰元件溝槽200之間具有源極溝槽400，且在源極溝槽400之旁與溝渠柵極24及n 型源極區(qū)42之上具有層間介電層44。在源極溝槽400的內(nèi)側(cè)表面及層間介電層44具有接觸金屬層46，而在接觸金屬層46之上具有一金屬電極層48，以作為源極電極。

在圖9所示的金氧半場(chǎng)效晶體管功率元件，溝渠柵極24電連接到柵極電極(未圖示)以得到操作電壓；而分離柵極22可藉由埋入電極(未圖示)而電連接到n型源極區(qū)42。再者，底部柵極20藉由中間絕緣層34而與分離柵極22電隔絕，而未與任何其他元件電連接。藉由此金氧半場(chǎng)效晶體管功率元件的絕緣連接的底部柵極20，可進(jìn)一步降低柵漏極面積，且藉此降低此金氧半場(chǎng)效晶體管功率元件的等效電容及電阻，更有效提升操作頻寬。

上述的實(shí)施例僅為本發(fā)明部分實(shí)施方式說(shuō)明，對(duì)此技術(shù)知悉者可知本發(fā)明仍有其余實(shí)施方式，例如上述的n型復(fù)合基板100可由p型基板取代，而連帶的n型源極區(qū)的n型摻雜由p型摻雜取代、p型本體區(qū)40的p型摻雜由n型摻雜取代，仍可達(dá)成具有底部柵極的金氧半場(chǎng)效晶體管功率元件，皆在本案專利保護(hù)范圍之內(nèi)。

當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。