本文中揭示的實施例涉及鐵電場效晶體管，涉及以行線及列線方式形成陣列的多個鐵電場效晶體管，且涉及形成多個鐵電場效晶體管的方法。

背景技術：

存儲器是一種類型的集成電路，且用于計算機系統(tǒng)中用于存儲數(shù)據(jù)。存儲器可制造于一或多個個別存儲器單元陣列中?？墒褂脭?shù)字線(又可稱為位線、數(shù)據(jù)線、感測線或數(shù)據(jù)/感測線)及存取線(又可稱為字線)寫入到存儲器單元或從存儲器單元讀取。數(shù)字線可沿著陣列的列導電互連存儲器單元，且存取線可沿著陣列的行導電互連存儲器單元。可通過數(shù)字線及存取線的組合而唯一尋址每一存儲器單元。

存儲器單元可為易失性或非易失性的。非易失性存儲器單元可存儲數(shù)據(jù)達延長時間段(包含當計算機關閉時)。易失性存儲器消散且因此需要刷新/重寫，在許多情況中是每秒多次。不管如何，存儲器單元經(jīng)配置以保留或存儲存儲器于至少兩個不同可選擇狀態(tài)中。在二進制系統(tǒng)中，狀態(tài)被認為是“0”或“1”。在其它系統(tǒng)中，至少某些個別存儲器單元可經(jīng)配置以存儲信息的兩個以上電平或狀態(tài)。

場效晶體管是可用于存儲器單元中的一種類型的電子組件。此類晶體管包括于其間具有半導電溝道區(qū)域的一對導電源極/漏極區(qū)域。導電柵極鄰近溝道區(qū)域且由薄柵極絕緣體從其分離。適當電壓到柵極的施加允許電流從源極/漏極區(qū)域中的一者通過溝道區(qū)域流動到另一者。當從柵極移除電壓時，在很大程度上防止電流流動通過溝道區(qū)域。場效晶體管還可包含額外結構，例如可逆可編程電荷存儲區(qū)域作為柵極構造的部分。除場效晶體管之外的晶體管(例如，雙極晶體管)可另外或替代地用于存儲器單元中。晶體管可用于許多類型的存儲器中。此外，晶體管可用于且形成于除存儲器之外的陣列中。

一種類型的晶體管是鐵電場效晶體管(FeFET)，其中柵極構造的至少某部分包括鐵電材料。此類材料特征為兩個穩(wěn)定極化狀態(tài)。場效晶體管中的此類不同狀態(tài)可特征為針對晶體管的不同閾值電壓(V_t)或針對選定操作電壓的不同溝道導電性。可通過適當編程電壓的施加(其導致高溝道電導或低溝道電導中的一者)而改變鐵電材料的極化狀態(tài)。由鐵電極化狀態(tài)調用的高電導及低電導在編程柵極電壓的移除之后保持(至少一段時間)。可通過施加不干擾鐵電極化的小漏極電壓而讀取溝道的狀態(tài)。

附圖說明

圖1是根據(jù)本發(fā)明的實施例的包括鐵電場效晶體管構造的襯底片段的部分的圖解透視圖。

圖2是通過圖1中的線2-2截取的截面圖。

圖3是通過圖1中的線3-3截取的截面圖。

圖4是根據(jù)本發(fā)明的實施例的包括鐵電場效晶體管構造陣列的襯底片段的部分的圖解透視圖。

圖5是通過圖4中的線5-5截取的截面圖。

圖6是通過圖4中的線6-6截取的截面圖。

圖7是根據(jù)本發(fā)明的實施例的包括鐵電場效晶體管構造陣列的襯底片段的部分的圖解透視圖。

圖8是通過圖7中的線8-8截取的截面圖。

圖9是通過圖7中的線9-9截取的截面圖。

圖10是根據(jù)本發(fā)明的實施例的包括鐵電場效晶體管構造陣列的襯底片段的部分的圖解截面圖。

圖11是根據(jù)本發(fā)明的實施例的過程中的襯底片段的部分的圖解透視圖。

圖12是在繼由圖11示出的步驟之后的處理步驟處的圖11的襯底的視圖。

圖13是通過圖12中的線13-13截取的截面圖。

圖14是通過圖12中的線14-14截取的截面圖。

圖15是在繼由圖12示出的步驟之后的處理步驟處的圖12的襯底的視圖。

圖16是通過圖15中的線16-16截取的截面圖。

圖17是通過圖15中的線17-17截取的截面圖。

圖18是在繼由圖16示出的步驟之后的處理步驟處的圖16的襯底的視圖。

圖19是在繼由圖17示出的步驟之后且在處理順序上對應于圖18的步驟的處理步驟處的圖17的襯底的視圖。

圖20是在繼由圖18示出的步驟之后的處理步驟處的圖18的襯底的視圖。

圖21是在繼由圖19示出的步驟之后且在處理順序上對應于圖20的步驟的處理步驟處的圖19的襯底的視圖。

具體實施方式

首先參考圖1到3描述根據(jù)本發(fā)明的實施例的鐵電場效晶體管10。實例晶體管10示出為相對于下層襯底14而制造，所述下層襯底14可包含半導體襯底的半導電材料12。在此文檔的背景內容中，術語“半導體襯底”或“半導電襯底”經(jīng)定義意為包括半導電材料的任何構造，包含(但不限于)例如半導電晶片(單獨或在其上包括其它材料的組合件中)及半導電材料層(單獨或在包括其它材料的組合件中)的塊體半導電材料。一個實例是絕緣體上半導體。術語“襯底”是指任何支撐結構，包含(但不限于)上文中描述的半導電襯底。

本文中描述的任何材料及/或結構可為均質或非均質的，且不管如何在此上覆的任何材料上方可為連續(xù)或不連續(xù)的。如本文中所使用，“不同組合物”僅需要可彼此直接抵靠的兩種所述材料的所述部分在化學及/或物理上不同(例如，如果此類材料非均質)。如果兩種所述材料彼此不直接抵靠，那么“不同組合物”僅需要彼此最接近的兩種所述材料的所述部分在化學及/或物理上不同(如果此類材料非均質)。在此文檔中，當存在材料或結構相對于彼此的至少某些物理觸碰接觸時所述材料或結構彼此“直接抵靠”。相比而言，前面無“直接”的“上方”、“上”及“抵靠”涵蓋“直接抵靠”以及其中介入材料或結構導致所述材料或結構相對于彼此不物理觸碰接觸的構造。此外，除非另作說明，否則每一材料可使用任何適合現(xiàn)存或待開發(fā)技術(例如，原子層沉積、化學氣相沉積、物理氣相沉積、外延生長、擴散摻雜及離子植入)形成。

實例材料12包含適當p型及/或n型摻雜的單晶硅或多晶硅。為了清楚起見，圖1到3描繪無周圍材料及電路的晶體管10。集成電路的其它組件可高度上從晶體管10的側向外、高度上從晶體管10的側向內及/或到晶體管10的側。另外，多個此類晶體管將可能構成集成電路的部分，例如可用于存儲器電路、邏輯電路或其它電路中的此類晶體管的陣列。

鐵電晶體管10包括半導電溝道14(圖2及3)，所述半導電溝道14具有對置側壁16、18(圖2)、對置末端17(圖3)及高度上最外頂部20(圖2及3)。源極/漏極區(qū)域22(圖1及3)在溝道14的對置末端17處。實例鐵電晶體管10可為p型或n型，且可使用輕微摻雜漏極區(qū)域、環(huán)狀區(qū)域等(未示出)。不管如何，晶體管10部分示出為相對于從基底26高度上延伸的軌狀物或鰭狀物25(其中的每一者包括半導電材料12)而制造。軌狀物25相對于基底26的高度上最外表面的實例高度上凸伸距離是約200到2,000埃。對于源極/漏極區(qū)域22的實例最大高度上厚度T_SD是約100到1,000埃。不管如何，圖1及3示出僅在軌狀物25的高度上最外部分中的源極/漏極區(qū)域22。替代地，作為實例，源極/漏極區(qū)域可凸伸更深到軌狀物25中，包含高度上完全到其中或穿過其中。此外，源極/漏極區(qū)域可包括升高的源極/漏極材料。

鐵電晶體管10包含包括多種材料的柵極構造28。實例柵極構造28包含沿著溝道頂部20且橫向沿著溝道側壁16、18延伸的內部電介質30。實例內部電介質材料30包含二氧化硅及氮化硅中的一者或兩者。對于電介質30的實例厚度為約10到100埃。在此文檔中，“厚度”自身(無前置方向形容詞)被定義為從不同組合物的緊鄰材料或緊鄰區(qū)域的一最接近表面垂直通過給定材料或區(qū)域的平均直線距離。另外，本文中描述的多種材料可具有基本上恒定厚度或具有可變厚度。

內部導電(即，電)材料32(在圖1及3中標示)高度上且橫向從內部電介質30向外且沿著溝道頂部20且橫向沿著溝道側壁16、18延伸。實例內部導電材料32包含元素金屬、兩種或更多種元素金屬的合金、導電金屬化合物及導電摻雜半導電材料中的任何適當一或多者。實例構造28將內部導電材料32示出為包括材料31及33。在一個實例中，每一者可具有相同化學組合物，例如使用如在下文中結合本發(fā)明的方法實施例描述的兩種不同沉積技術形成的TiN。

外部鐵電材料34高度上從內部導電材料32向外且沿著溝道頂部20延伸?？墒褂萌魏芜m合現(xiàn)存或待開發(fā)鐵電材料。實例包含鐵電體，所述鐵電體具有過渡金屬氧化物、鋯、氧化鋯、鉿、氧化鉿、鋯鈦酸鉛及鈦酸鋇鍶中的一或多者，且其中可具有包括硅、鋁、鑭、釔、鉺、鈣、鎂、鍶及稀土元素中的一或多者的摻雜物。兩個特定實例為Hf_xSi_yO_z及Hf_xZr_yO_z。外部鐵電材料34的實例厚度是約10到100埃。

外部導電材料36高度上從外部鐵電材料34向外且沿著溝道頂部20延伸。實例材料包含上文中關于內部導電材料32描述的所述材料中的任一者，其中一個實例是元素鎢及TiN的復合物。材料32的實例厚度為約100到1,000埃。所屬領域技術人員可將實例柵極構造28視為MFMIS構造。

在一個實施例中，無外部鐵電材料34的部分橫向上在溝道側壁16、18中的任一者的上方，例如如所示。在一個實施例中，無外部導電材料36的部分橫向上在溝道側壁16、18中的任一者的上方，例如如所示。在一個實施例中，每一源極/漏極區(qū)域22具有小于內部電介質30的最大高度上厚度T_ID(圖2)的最大高度上厚度T_SD(圖1及3)。在一個實施例中，每一源極/漏極區(qū)域22具有小于內部導電材料32的最大高度上厚度T_ICM(圖2)的最大高度上厚度T_SD。在一個實施例中，內部導電材料32具有大于相對于源極/漏極區(qū)域22之間的最短直線距離C_L(即，溝道長度)正交截取的溝道14的最小寬度C_MW的最大高度上厚度T_ICM(例如，在圖2中示出C_MW且在圖3中示出C_L)。將C_L示出為大于C_MW，但此可為相反的或C_L及C_MW可相等。在一個實施例中，內部導電材料32具有大于溝道長度C_L的最大高度上厚度T_ICM。在一個實施例中，內部導電材料32及內部電介質30分別具有非高度上重合的各自高度上最內表面40、42(圖2)。

將場效晶體管10示出為經(jīng)水平定向，但可使用垂直定向或除了垂直或水平之外的定向。在此文檔中，垂直是大體上與水平正交的方向，其中水平指沿著在制造期間相對于其處理襯底的主表面的大體方向。此外，如本文中所使用的垂直及水平是與三維空間中襯底的定向無關的相對于彼此的大體垂直方向。另外，高度上、上方及下方是參考垂直方向。進一步在此文檔的背景內容中，垂直定向晶體管特征為在垂直方向中流動通過溝道的主要電流。水平定向的晶體管特征為在水平方向中流動通過溝道的主要電流。

在圖1到3的實例實施例中，外部導電材料36、外部鐵電材料34、內部導電材料32及高度上從溝道14向外的內部電介質30中的每一者是四側且經(jīng)示出為具有垂直側壁(即，在垂直的5°內)。除了垂直及/或四側結構之外，可使用(例如)多于或少于四側及/或具有是彎曲的一或多側或具有直及彎曲片段的組合。在圖2及3中將實例柵極構造28示出為包括具有四個垂直側壁45至48的外部導電材料36、具有四個垂直側壁49到52的外部鐵電材料34、具有四個垂直側壁53到56的內部導電材料32及具有四個垂直側壁57到60的內部電介質30。在一個實施例中，外部導電材料、外部鐵電材料、內部導電材料及內部電介質全部具有至少兩個高度上從溝道向外的相對于彼此橫向重合的橫向對置垂直側壁。例如如圖3中所示出，側壁47、51、55及59相對于彼此橫向重合，且如圖2中所示，側壁48、52、56及60相對于彼此橫向重合。

在一個實施例中，外部導電材料、外部鐵電材料以及內部半導電材料全部具有高度上從溝道向外的相對于彼此橫向重合的至少兩對橫向對置垂直側壁，例如如圖1到3中相對于柵極構造28所示出。具體地說，圖3說明關于外部導電材料36的一對兩個橫向對置垂直側壁47、48，關于外部鐵電材料34的一對兩個橫向對置垂直側壁51、52，關于內部導電材料32的一對兩個橫向對置垂直側壁55、56，且其中側壁47、51、55及59相對于彼此橫向重合，側壁48、52、56及60也是如此。圖2說明外部導電材料36的另一對橫向對置側壁45、46、外部鐵電材料34的另一對橫向對置垂直側壁49、50及內部導電材料32的另一對兩個橫向對置垂直側壁53、54，其中側壁45、49及53相對于彼此橫向重合且側壁46、50及54相對于彼此橫向重合。

可認為在經(jīng)描繪的實施例中的外部導電材料36、外部鐵電材料34及內部導電材料32中的每一者在高度上從溝道14向外的至少一個相應水平橫截面中具有相應環(huán)繞周邊邊緣(例如，如在至少一個水平平面中由其相應側壁界定的相應周邊邊緣)。在某些實施例中，此類環(huán)繞周邊邊緣中任何兩者或全部三者各處橫向重合，其中全部三個環(huán)繞周邊在圖1到3中的實例柵極構造28中經(jīng)示出為橫向重合。

本發(fā)明的某些實施例包含以行線及列線方式形成陣列的多個鐵電場效晶體管，例如如圖4到6中所示出的陣列65。在適當處使用來自上文所述的實施例的相同數(shù)字，其中使用不同數(shù)字指示某些構造差異。實例陣列65包含基本上如參考圖1到3在上文中示出且描述的多個鐵電場效晶體管10。將陣列65中的晶體管10示出為延伸于行線66及列線67中。在此文檔中使用“行”及“列”是為了方便區(qū)分一系列線及另一系列線。因此，“行”及“列”意欲與任何系列的線(與功能無關)同義。不管如何，行可為直的及/或彎曲的及/或彼此平行及/或彼此不平行，列也是如此。此外，行及列可相對彼此呈90°或呈一或多個其它角度相交。在所描繪的實例中，將行線及列線中的每一者示出為個別是直的且相對于彼此呈90°對準。電介質隔離材料(未示出)將可能在線66、67之間或當中但為了清楚起見未示出。在圖4到6中僅示出兩個行線66及兩個列線67，如在每一線66及67中僅示出兩個鐵電晶體管10。陣列將可能具有其中以數(shù)千個或更多個列及行線方式形成陣列的具有相同構造的數(shù)千個或更多個晶體管。

在一個實施例中，外部導電材料及外部鐵電材料中的至少一者在緊鄰晶體管之間沿著行線及列線兩者均是不連續(xù)的。圖4到6描繪此實例，且另外其中外部導電材料36及外部鐵電材料34兩者在緊鄰晶體管之間沿著行線66及列線67(即，在此類相應線內)均是不連續(xù)的?？蓪€別源極/漏極區(qū)域22進行導電接觸(未示出)，且可對個別柵極構造28的外部導電材料36進行個別導電接觸(未示出)。可使用上文中描述的任何其它屬性或構造。

在一個實施例中，外部導電材料及外部鐵電材料在緊鄰晶體管之間沿著共同行線及共同列線中的一者是不連續(xù)的。導電材料及外部鐵電材料在緊鄰晶體管之間沿著共同行線及共同列線中的另一者是連續(xù)的。在圖7到9中關于多個鐵電場效晶體管10的陣列65a示出一替代此類實例。在適當?shù)奶幨褂脕碜陨衔乃龅膶嵤├南嗤瑪?shù)字，其中使用后綴“a”或使用不同數(shù)字指示某些構造差異。示出在陣列65a中外部導電材料36及外部鐵電材料34的不連續(xù)是在緊鄰晶體管10之間沿著列線67。外部導電材料36及外部鐵電材料34在圖7到9的構造中在緊鄰晶體管之間沿著行線66是連續(xù)的。當然，關系可為相反的(未示出)，其中此類材料沿著列線是連續(xù)的且沿著行線是不連續(xù)的。如同65或65a的選定陣列構造可能取決于經(jīng)制造的特定電路架構(例如，AND對NOR)?？墒褂蒙衔闹忻枋龅娜魏纹渌鼘傩曰驑嬙?。

上文中的陣列實施例示出單一源極/漏極區(qū)域22在兩個緊鄰晶體管10之間且由兩個緊鄰晶體管10在給定列67中被共享，且半導電材料12還沿著個別列67是連續(xù)的。替代地，作為實例，可形成沿著個別列的半導電材料以在緊鄰晶體管之間部分或完全不連續(xù)，及/或源極/漏極區(qū)域22可不由緊鄰晶體管共享。相較于如由圖6及9示出的構造，在圖10中示出此一個實例實施例陣列65b。在適當處使用來自上文所述的實施例的相同數(shù)字，其中使用不同數(shù)字或使用后綴“b”或使用不同數(shù)字指示某些構造差異。在圖10中，電介質材料70(例如，二氧化硅及/或氮化硅)可用于在鄰近組件之間電隔離。示出電介質70延伸穿過軌狀物25且到基底26中。替代地，電介質可僅部分延伸到軌狀物25中(未示出)或在軌狀物25及基底26的接口處終止(未示出)?？墒褂蒙衔闹忻枋龅娜魏纹渌鼘傩曰驑嬙?。

根據(jù)本發(fā)明的鐵電場效晶體管及陣列可使用任何現(xiàn)存或待開發(fā)技術(包含例如下文中描述的技術)制造。

本發(fā)明的實施例包含形成多個鐵電場效晶體管的方法。參考圖11到21描述實例此類實施例。在適當處使用來自上文所述的實施例的相同數(shù)字，其中使用不同數(shù)字或使用后綴“c”指示某些構造差異。參考圖11，已在半導電材料12中形成多個溝槽79，由此形成鰭狀物或軌狀物25。將實例溝槽79示出是平行的且相對于水平是呈縱向長形。

參考圖12到14，在溝槽79的側壁上方且在溝槽79之間的半導電材料12上方形成內部電介質30。還可高度上于溝槽79的基底上方形成內部電介質30，如所示。在內部電介質30、溝槽基底、溝槽側壁及溝槽79之間的半導電材料12上方形成第一內部導電材料31。圖12到14描繪實例實施例，其中第一內部導電材料31經(jīng)形成以a)在溝槽79之間在正交于平行溝槽79的水平縱向伸展方向的方向中是連續(xù)的，及b)在溝槽79內是連續(xù)的。用于沉積第一內部導電材料的實例技術包含化學氣相沉積及原子層沉積。另外，第二內部導電材料33c在第一內部導電材料31上方形成且電耦合到第一內部導電材料31。第二內部導電材料33c經(jīng)形成以在溝槽之間的半導電材料上方高度上厚于在溝槽基底上方高度上中心形成的任一者。在一個實施例中且如所示出，第二內部導電材料33c的形成在溝槽基底上方確實形成此材料。在此一個實施例中，第二內部導電材料33經(jīng)形成以在溝槽基底、溝槽側壁及溝槽79之間的半導電材料12上方至少在正交于平行溝槽79的縱向伸展方向的方向中連續(xù)伸展。用于沉積第二內部導電材料33c(例如，TiN)以在溝槽之間高度上厚于在溝槽基底上方中心形成的任一者(例如，低保形性)的實例技術包含物理氣相沉積。

參考圖15到17，至少穿過第二內部導電材料33c及第一內部導電材料31進行蝕刻以形成至少第一內部導電材料31的且正交于平行溝槽79的縱向伸展方向伸展的線66。還可(例如)完全通過其蝕刻電介質30，如所示出。

參考圖18及19，此類分別對應于在后續(xù)處理步驟處的截面圖16及17。已進行以下兩者的各向異性蝕刻：a)從溝槽基底上方進行第一內部導電材料31的各向異性蝕刻以隔離第一內部導電材料31而不在個別溝槽基底上方是連續(xù)的，及b)高度上在溝槽79之間的半導電材料12上方的第二內部導電材料33c(在蝕刻后，標示為33)。此各向異性蝕刻包含為第一內部導電材料31及第二內部導電材料33c的蝕刻共同的至少一個蝕刻步驟。在一個實施例中且如所示出，蝕刻留下在溝槽79之間高度上在第一內部導電材料31上方的某些第二內部導電材料33，且在一個實施例中留下橫向沿著溝槽側壁的某些第二內部導電材料33。在其中第二內部導電材料33c還中心沉積于溝槽基底上方的一個實施例中，共同蝕刻步驟也從溝槽基底上方蝕刻其以隔離其而不在個別溝槽基底上方是連續(xù)的，如所示出。還可形成源極/漏極區(qū)域22(圖19)。

在上文的實例實施例中，將蝕刻示出為首先關于圖15到17發(fā)生且接著關于圖18及19發(fā)生。替代地，此可為相反的，由此圖18及19的蝕刻首先發(fā)生(例如，關于圖12到14的構造)接著是圖15到17的蝕刻。不管如何，在一個實施例中，由圖18及19例示的各向異性蝕刻可在無掩蔽的情況下至少在正形成的晶體管的全部陣列區(qū)域內進行(即，以非掩蔽/無掩蔽方式)。

參考圖20及21，且在一個實施例中，在溝槽79內在溝槽基底上方且至少在沿著溝槽側壁的第一內部導電材料31上方形成電介質填充材料82(例如，二氧化硅及/或氮化硅)。高度上在第一內部導電材料31上方形成外部鐵電材料34，第一內部導電材料31是在溝槽79之間的半導電材料12上方。另外，高度上在外部鐵電材料34上方形成外部導電材料36?？山又鴪D案化外部導電材料36及外部鐵電材料34(通過實例)以產(chǎn)生圖4到6的陣列構造65或圖7到9的陣列構造65a。

可使用上文中描述的任何其它屬性或構造。

總結

在某些實施例中，鐵電場效晶體管包括半導電溝道，所述半導電溝道包括對置側壁及高度上最外頂部。源極/漏極區(qū)域在所述溝道的對置末端處。所述晶體管的柵極構造包括沿著所述溝道頂部且橫向沿著所述溝道側壁延伸的內部電介質。內部導電材料高度上且橫向從所述內部電介質向外且沿著所述溝道頂部且橫向沿著所述溝道側壁延伸。外部鐵電材料高度上從所述內部導電材料向外且沿著所述溝道頂部延伸。外部導電材料高度上從所述外部鐵電材料向外且沿著所述溝道延伸。

在某些實施例中，多個鐵電場效晶體管以行線及列線方式形成陣列。個別鐵電場效晶體管包括半導電溝道，所述半導電溝道包括對置側壁及高度上最外頂部。源極/漏極區(qū)域在所述溝道的對置末端處。所述個別晶體管的柵極構造包括沿著所述溝道頂部且橫向沿著所述溝道側壁延伸的內部電介質。內部導電材料高度上且橫向從所述內部電介質向外且沿著所述溝道頂部且橫向沿著所述溝道側壁延伸。外部鐵電材料高度上從所述內部導電材料向外且沿著所述溝道頂部延伸。外部導電材料高度上從所述外部鐵電材料向外且沿著所述溝道頂部延伸。所述外部導電材料及所述外部鐵電材料中的至少一者在緊鄰晶體管之間沿著所述行線及所述列線兩者均是不連續(xù)的。

在某些實施例中，以行線及列線方式形成陣列的多個鐵電場效晶體管包括包括半導電溝道的個別鐵電場效晶體管，所述半導電溝道包括側壁及高度上最外頂部。源極/漏極區(qū)域在所述溝道的對置末端處。所述個別晶體管的柵極構造包括沿著所述溝道頂部且橫向沿著所述溝道側壁延伸的內部電介質。內部導電材料高度上且橫向從所述內部電介質向外且沿著所述溝道頂部且橫向沿著所述溝道側壁延伸。外部鐵電材料高度上從所述內部導電材料向外且沿著所述溝道頂部延伸。外部導電材料高度上從所述外部鐵電材料向外且沿著所述溝道頂部延伸。所述外部導電材料及所述外部鐵電材料在緊鄰晶體管之間沿著以下的一者是不連續(xù)的：a)所述共同行線，及b)所述共同列線。所述外部導電材料及所述鐵電材料在緊鄰晶體管之間沿著所述共同行線及所述共同列線的另一者是連續(xù)的。

在某些實施例中，MFMIS晶體管具有沿著水平溝道表面的F及沿著垂直溝道表面的I。在某些此類實施例中，F(xiàn)不沿著所述晶體管的任何垂直溝道表面。在某些此類實施例中，I沿著所述晶體管的兩個垂直溝道表面。在某些此類實施例中，在所述晶體管的所述溝道上方的I的總面積大于在所述晶體管的所述溝道上方的F的總面積。

在某些實施例中，形成多個鐵電場效晶體管的方法包括將多個溝槽形成到半導電材料中，所述溝槽是平行的且相對于水平是呈縱向長形。在所述溝槽的側壁上方且在所述溝槽之間的半導電材料上方形成內部電介質。在所述內部電介質、所述溝槽的基底、所述溝槽側壁及所述溝槽之間的所述半導電材料上方形成第一內部導電材料。所述第一內部導電材料在所述溝槽內及之間至少在正交于所述平行溝槽的水平縱向伸展方向的方向中是連續(xù)的。在所述第一內部導電材料上方形成第二內部導電材料且所述第二內部導電材料電耦合到所述第一內部導電材料。所述第二內部導電材料經(jīng)形成以在所述溝槽之間的所述半導電材料上方高度上厚于在所述溝槽基底上方高度上中心形成的任一者。在至少一個共同蝕刻步驟中，進行以下兩者的各向異性蝕刻：a)從所述溝槽基底上方進行所述第一內部導電材料的各向異性蝕刻以隔離所述第一內部導電材料而不在所述個別溝槽基底上方是連續(xù)的；及b)高度上在所述溝槽之間的所述半導電材料上方的所述第二內部導電材料。在所述蝕刻之后，高度上在所述第一內部導電材料上方形成外部鐵電材料，所述第一內部導電材料是在所述溝槽之間的所述半導電材料上方。高度上在所述外部鐵電材料上方形成外部導電材料。在所述溝槽之間的所述半導電材料中于上覆所述溝槽之間的所述半導電材料的所述第一內部導電材料的對置側上形成源極/漏極區(qū)域。

遵照規(guī)則，以大致上特定于結構及方法特征的語言描述本文中所揭示的主題。然而，應理解，權利要求書不限于所示出且描述的特定特征，這是因為本文中揭示的構件包括實例實施例。因此權利要求書將被賦予如字面表達的全范圍且根據(jù)等效形式的教義適當解譯。