本發(fā)明涉及包括半導(dǎo)體結(jié)構(gòu)的電子器件，該半導(dǎo)體結(jié)構(gòu)包含具有低串聯(lián)電阻的后端薄膜電阻器和后端電容器，并且涉及制造該電子器件的方法。

背景技術(shù)：

根據(jù)現(xiàn)有技術(shù)的后端薄膜電容器結(jié)構(gòu)與半導(dǎo)體器件的金屬化層中的互連金屬化布線“競爭”。專利申請公開No.US 2007/0170546A1公開了一種后端薄膜電容器結(jié)構(gòu)，其具有薄膜電容器，該薄膜電容器包括位于半導(dǎo)體器件的金屬化層中的頂板。然而，電容器的該頂板消耗了金屬化布線層中的寶貴的底部空間。

常規(guī)的薄膜電容器，諸如金屬-絕緣體-金屬(MIM)電容器，消耗了其被建立的互連層中的區(qū)域。例如，由薄膜電容器的頂板或底板占據(jù)的區(qū)域不可用于金屬化層中的常規(guī)金屬化布線。通常，由于在半導(dǎo)體結(jié)構(gòu)中添加的薄膜電容器，芯片尺寸增加或互連水平增加。

技術(shù)實現(xiàn)要素：

在所描述的示例中，一種電子器件包括半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包含具有低串聯(lián)電阻的后端薄膜電阻器和后端電容器。該電容器和電阻器容易地集成在現(xiàn)有的半導(dǎo)體工藝中，并且電容器和電阻器的芯片區(qū)域不與半導(dǎo)體器件中的金屬化布線競爭。

在至少一個所描述的示例中，一種電子器件包括具有后端電容器和后端薄膜電阻器的半導(dǎo)體結(jié)構(gòu)。該半導(dǎo)體結(jié)構(gòu)包括第一介電層、電容器的底板和薄膜電阻器主體。底板和電阻器主體是同一層的橫向間隔開的部分，其設(shè)置在第一介電層上，并且由相同的薄膜材料構(gòu)成。底板進一步包括覆蓋該薄膜材料的導(dǎo)電層。此外，第二介電層被設(shè)置在電容器的底板的導(dǎo)電層上。電容器的頂板在第二介電層的區(qū)(region)中被設(shè)置在第二介電層上，該區(qū)由電容器的底板的橫向尺寸限定。

一種制造電子器件的方法包括順序地沉積薄膜層、第一導(dǎo)電層、電容器介電層和第二導(dǎo)電層。移除電阻器區(qū)域(area)中的第二導(dǎo)電層和電容器介電層。也移除電阻器區(qū)域中的第一導(dǎo)電層。薄膜層被蝕刻以將薄膜層的電阻器主體部分與薄膜層的電容器底板部分橫向地分開。電容器底板包括薄膜層的一部分和第一導(dǎo)電層。

附圖說明

圖1至圖8示意性地示出根據(jù)示例實施例的在電子器件中制造薄膜后端電容器和薄膜后端電阻器所涉及的連續(xù)的工藝步驟。

具體實施方式

專利號US 8,803,287 B2描述了相關(guān)主題，并且通過引用并入本文。

圖1至圖6示出了在各個制造階段中的包括具有薄膜電容器和薄膜電阻器的半導(dǎo)體結(jié)構(gòu)的電子器件。后端薄膜電容器和后端薄膜電阻器可以通過單級互連金屬化互連。根據(jù)層用途和應(yīng)用，薄膜層厚度的范圍通常在約至約之間。根據(jù)期望的薄層(sheet)電阻，薄膜電阻器層通常在(例如，1000Ω/□SiCr)和(例如，50Ω/□NiCr)之間變化。根據(jù)材料和期望的比電容(specific capacitance)，電容器介電薄膜通常比更薄。根據(jù)材料的比電阻(specific resistance)、期望的串聯(lián)電阻和/或工藝限制，頂板和底板金屬電極厚度可以在幾百和幾千之間變化。

在本文中，術(shù)語“后端”描述了部件的集成，包括薄膜電容器和薄膜電阻器在部分制造的集成電路結(jié)構(gòu)上的集成。以前，在集成電路中已經(jīng)形成晶體管和多晶硅結(jié)構(gòu)。雖然所謂的“前端”工藝通常包括在600℃至700℃范圍內(nèi)的工藝溫度下執(zhí)行的工藝步驟，但“后端”工藝通常包括在較低溫度(粗略約為450℃)下執(zhí)行的工藝步驟。

在另一結(jié)構(gòu)的區(qū)(在這種情況下，在由電容器的底板的橫向尺寸限定的區(qū)中)中的沉積意味著沉積結(jié)構(gòu)的橫向尺寸等于或小于在下面的結(jié)構(gòu)的橫向尺寸。因此，在俯視圖中，電容器的頂板的面積等于或小于電容器的底板的面積。此外，在第二層的頂部上的第一層的沉積可以被當(dāng)作直接在相應(yīng)層的頂部上的沉積。

參考圖1，起始半導(dǎo)體襯底102(例如，硅襯底)可以包括已經(jīng)在半導(dǎo)體襯底102的各個區(qū)域中形成的各種有源和無源器件(未示出)，諸如雙極型晶體管和/或MOS晶體管。標準金屬化和布線層級(level)104被提供在半導(dǎo)體襯底102上。布線跡線由第一金屬間介電層106覆蓋。在沉積之后，可以根據(jù)半導(dǎo)體制造中的常規(guī)工藝步驟來平坦化該第一金屬間介電層106。

仍參考圖1，薄膜層108(例如硅鉻(sicrome)(SiCr)，SiCr：C，NiCr或NiCrAl)、第一導(dǎo)電層110和第二介電層112(諸如氮化硅層(Si₃N₄)或二氧化硅層(SiO₂))被順序地沉積在第一金屬間介電層106的頂部上。例如，這些層可以直接彼此相鄰。當(dāng)將硅鉻用于薄膜層108時，其可以具有范圍從30Ω/□到2000Ω/□的典型薄層電阻。薄膜層108被沉積在第一金屬間介電層106的上表面上。第一導(dǎo)電層110被沉積在薄膜層108上。第一導(dǎo)電層110具有比薄膜層108更低的薄層電阻，并且用作減小隨后形成的電容器底板的串聯(lián)電阻。例如，第一導(dǎo)電層110可以包括10-20Ω/□的TiN。也可以替換地使用其它導(dǎo)電材料，諸如鋁。第二介電層112(Si₃N₄)被沉積在第一導(dǎo)電層110的頂部上。在一個示例中：(a)薄膜層108可以具有在的范圍內(nèi)的厚度，并且被直接形成在第一介電層106上；(b)第一導(dǎo)電層106可以具有在的范圍內(nèi)的厚度，并且被直接形成在薄膜層108上；和(c)第二介電層110可以具有在的范圍內(nèi)的厚度，并且被直接形成在第一導(dǎo)電層108上。

參考圖2，在第二介電層112上方沉積用于形成電容器的頂板的第二導(dǎo)電層114，并且在第二導(dǎo)電層114上方沉積硬掩模層116。第二導(dǎo)電材料114包括諸如TiN或TiW的導(dǎo)電材料。硬掩模層116可以包括氧化物、氮化物或氮氧化物。掩模圖案118被沉積在第二導(dǎo)電材料114上方。掩模圖案118覆蓋指定用于后端電容器的區(qū)域并且暴露用于后端薄膜電阻器的區(qū)域。雖然第一和第二導(dǎo)電層114可以包括金屬，但是它們都不是常規(guī)的金屬化層級的一部分。相反，它們在金屬化層級之間形成。

在圖3中，已經(jīng)執(zhí)行第一圖案化和回蝕(etch back)步驟以提供：(a)在第二導(dǎo)電層114中的薄膜電容器122的頂板120；以及(b)在第二介電層112中的電容器電介質(zhì)124。第一圖案化和蝕刻包括硬掩模蝕刻(例如，使用諸如C_xF_y/O₂的蝕刻化學(xué)物質(zhì)(etch chemistry)的干蝕刻)、頂板蝕刻(例如，使用諸如BCl₃/Cl₂/N₂的蝕刻化學(xué)物質(zhì)在第二介電層112中停止的TiN 114的干蝕刻)，以及第二介電層112蝕刻(例如，使用諸如C_xF_y/O₂的蝕刻化學(xué)物質(zhì)在TiN層110中停止的干蝕刻)。因此，從指定用于薄膜電阻器的區(qū)域中移除硬掩模層116、第二導(dǎo)電層114和第二介電層112。有利地，第二介電層112在標準圖案化和回蝕步驟期間提供蝕刻停止件(etch stop)，其可以根據(jù)常規(guī)半導(dǎo)體技術(shù)使用常規(guī)光刻膠沉積、蝕刻和清潔步驟等來執(zhí)行。

參考圖4，通過諸如灰化工藝來移除掩模圖案118。然后，使用硬掩模層116的剩余部分來保護電容器122，執(zhí)行濕蝕刻以從指定用于薄膜電阻器126的區(qū)域中移除第一導(dǎo)電層110，僅留下薄膜電阻器區(qū)域中的薄膜層108。該濕蝕刻可能導(dǎo)致電容器122中頂板120和第一導(dǎo)電層110的一些底切(undercutting)。

參考圖5，硬掩模層128被沉積。硬掩模128也可以包括氧化物、氮化物或氮氧化物。

參考圖6，掩模圖案130被形成。掩模圖案130覆蓋電容器122和薄膜電阻器126，并且暴露電容器122和薄膜電阻器126之間的區(qū)域。硬掩模128的暴露部分通過蝕刻被移除，其中蝕刻在薄膜層108中停止。然后掩模圖案130被移除(例如，灰化)。標準灰化后清潔工藝也可以被執(zhí)行。

薄膜層108和導(dǎo)電層110被應(yīng)用于制造薄膜電容器的底板。薄膜層108單獨用于形成薄膜電阻器的主體。為了提供與薄膜電阻器的主體分開或橫向間隔開的薄膜電容器的底板，使用硬掩模128作為圖案蝕刻薄膜層108，如圖7中所示。

在圖7中，薄膜層108的蝕刻已經(jīng)被執(zhí)行以提供電阻器126的橫向分開的薄膜電阻器主體132(薄膜層108的第一部分)和薄膜后端電容器122的底板134(同一薄膜層108的第二部分)。底板134包括薄膜層108和第一導(dǎo)電層110。在底板134中包括第一導(dǎo)電層110提供了較低的串聯(lián)電阻的優(yōu)點。

在圖8中，第二金屬間介電層140(其是第三介電層)被沉積在圖7的結(jié)構(gòu)的頂部上。該第二金屬間介電層140可以經(jīng)歷進一步的工藝步驟，諸如平坦化。第二金屬間介電層140為進一步的金屬化層級提供了基礎(chǔ)，該金屬化層級可以用于半導(dǎo)體結(jié)構(gòu)中的跡線的布線。

在圖8中，進一步的金屬化層級142被沉積在第二金屬間介電層140的頂部上。同樣，垂直導(dǎo)電通孔144-150被形成以便將薄膜電阻器主體132(通孔144)、金屬化層級104(通孔146)、電容器122的底板134(通孔148)和頂板120(通孔150)電耦合到該第二金屬化層級142。雖然薄膜電阻器126和電容器122可以包括金屬層，但是它們不是常規(guī)的金屬化層級的一部分。相反，如圖8所示，它們形成在金屬化層級104和142之間。金屬化層級104是層級M_N(例如，M₂)，并且金屬化層級142是層級M_N+1(例如，M₃)。

圖8的電子器件160可以包括進一步的有源和無源部件，其(為了簡化附圖)未示出。

在所描述的實施例中，修改是可能的，并且在權(quán)利要求的范圍內(nèi)其它實施例是可能的。