1.一種計算機系統(tǒng)，用于處理電路設(shè)計的計算機實施表示，所述計算機系統(tǒng)包括：
處理器和耦合至所述處理器的存儲器，所述存儲器存儲可由所述處理器執(zhí)行的指令，包括從單元庫中選擇單元的指令；
所述單元庫包括用于多個單元的實體，所述單元庫中的實體包括計算機可執(zhí)行語言中的特定單元的規(guī)范；以及
所述單元庫中的至少一個實體包括電路的物理結(jié)構(gòu)和定時參數(shù)的規(guī)范，所述電路包括：
第一晶體管，
第二晶體管，和
互連件，將所述第一晶體管的端子連接至所述第二晶體管的端子，所述互連件包括并行布置的一個或多個納米線或2D材料帶。
2.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其中所述互連件的所述一個或多個納米線或2D材料帶包括設(shè)置在多個堆疊件中的納米線或2D材料帶的集合。
3.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其中所述互連件的所述一個或多個納米線或2D材料帶相對于襯底的表面水平設(shè)置。
4.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其中所述第一晶體管所具有的溝道包括并行布置的納米線或2D材料帶的第一集合，并且所述第二晶體管所具有的溝道包括并行布置的納米線或2D材料帶的第二集合。
5.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其中所述第一晶體管被配置用于n溝道操作，并且所述第二晶體管被配置用于p溝道操作。
6.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其中所述一個或多個納米線或2D材料帶中的納米線或2D材料帶具有小于10納米的最小尺寸。
7.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其中所述一個或多個納米線或2D材料帶中的納米線或2D材料帶具有與納米線或2D材料帶的縱軸正交的高度和寬度，并且所述寬度等于或大于所述高度的兩倍。
8.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其中所述第一晶體管所具有的溝道包括并行布置且相對于襯底的表面水平設(shè)置的納米線或2D材料帶的第一集合，并且所述第二晶體管所具有的溝道包括并行布置且相對于所述襯底的表面水平設(shè)置的納米線或2D材料帶的第二集合，其中所述互連件的所述一個或多個納米線或2D材料帶設(shè)置在所述襯底的表面與納米線的所述第一集合和所述第二集合之間。
9.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其中所述第一晶體管所具有的溝道包括并行布置且相對于襯底的表面垂直設(shè)置的納米線或2D材料帶的第一集合，并且所述第二晶體管所具有的溝道包括并行布置且相對于所述襯底的表面垂直設(shè)置的納米線或2D材料帶的第二集合，其中所述互連件的所述一個或多個納米線或2D材料帶設(shè)置在納米線的所述第一集合和所述第二集合與所述襯底的表面之間。
10.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其中，
所述指令還包括利用所述至少一個實體中的規(guī)范來確定所述單元的物理布局的邏輯。
11.一種計算機程序產(chǎn)品，包括：
存儲設(shè)備，其上存儲有單元的機器可讀規(guī)范，所述單元的規(guī)范包括指定電路的物理實施的結(jié)構(gòu)特征的計算機可讀參數(shù)，所述規(guī)范可由計算機執(zhí)行，所述計算機運行布局過程以控制所述電路與其他電路或部件的物理布局，所述電路包括：
第一晶體管，
第二晶體管，以及
互連件，將所述第一晶體管的端子連接至所述第二晶體管的端子，所述互連件包括并行布置的一個或多個納米線或2D材料帶。
12.根據(jù)權(quán)利要求11所述的計算機程序產(chǎn)品，其中所述互連件的所述一個或多個納米線或2D材料帶包括設(shè)置在多個堆疊件中的納米線或2D材料帶的集合。
13.根據(jù)權(quán)利要求11所述的計算機程序產(chǎn)品，其中所述互連件的所述一個或多個納米線或2D材料帶相對于襯底的表面水平設(shè)置。
14.根據(jù)權(quán)利要求11所述的計算機程序產(chǎn)品，其中所述第一晶體管所具有的溝道包括并行布置的納米線或2D材料帶的第一集合，并且所述第二晶體管所具有的溝道包括并行布置的納米線或2D材料帶的第二集合。
15.根據(jù)權(quán)利要求11所述的計算機程序產(chǎn)品，其中所述第一晶體管被配置用于n溝道操作，并且所述第二晶體管被配置用于p溝道操作。
16.根據(jù)權(quán)利要求11所述的計算機程序產(chǎn)品，其中所述一個或多個納米線或2D材料帶中的納米線或2D材料帶具有小于10納米的最小尺寸。
17.根據(jù)權(quán)利要求11所述的計算機程序產(chǎn)品，其中所述一個或多個納米線或2D材料帶中的納米線或2D材料帶具有與納米線或2D材料帶的縱軸正交的高度和寬度，并且所述寬度等于或大于所述高度的兩倍。
18.根據(jù)權(quán)利要求11所述的計算機程序產(chǎn)品，其中所述第一晶體管所具有的溝道包括并行布置且相對于襯底的表面水平設(shè)置的納米線或2D材料帶的第一集合，并且所述第二晶體管所具有的溝道包括并行布置且相對于所述襯底的表面水平設(shè)置的納米線或2D材料帶的第二集合，其中所述互連件的所述一個或多個納米線或2D材料帶設(shè)置在所述襯底的表面與納米線的所述第一集合和所述第二集合之間。
19.根據(jù)權(quán)利要求11所述的計算機程序產(chǎn)品，其中所述第一晶體管所具有的溝道包括并行布置且相對于襯底的表面垂直設(shè)置的納米線或2D材料帶的第一集合，并且所述第二晶體管所具有的溝道包括并行布置且相對于所述襯底的表面垂直設(shè)置的納米線或2D材料帶的第二集合，其中所述互連件的所述一個或多個納米線或2D材料帶設(shè)置在納米線的所述第一集合和所述第二集合與所述襯底的表面之間。
20.一種用于設(shè)計電路的方法，包括：
指定包括第一晶體管、第二晶體管和互連件的電路，以形成電路結(jié)構(gòu)的機器可讀規(guī)范，所述互連件將所述第一晶體管的端子連接至所述第二晶體管的端子，所述互連件包括并行布置的一個或多個納米線或2D材料帶；
執(zhí)行利用電路結(jié)構(gòu)的所述機器可讀規(guī)范來在與其他電路或部件布局時確定用于仿真所述電路的物理實施的定時特性的參數(shù)的過程；
創(chuàng)建包括所述參數(shù)的單元的機器可讀規(guī)范，所述規(guī)范可由計算機執(zhí)行，所述計算機運行布局過程以控制所述電路與其他電路或部件的物理布局；以及
在計算機可讀存儲器中存儲所述單元的所述機器可讀規(guī)范。
21.根據(jù)權(quán)利要求20所述的方法，其中所述互連件的所述一個或多個納米線或2D材料帶包括設(shè)置在多個堆疊件中的納米線或2D材料帶的集合。
22.根據(jù)權(quán)利要求20所述的方法，其中所述互連件的所述一個或多個納米線或2D材料帶相對于襯底的表面水平設(shè)置。
23.根據(jù)權(quán)利要求20所述的方法，其中所述第一晶體管所具有的溝道包括并行布置的納米線或2D材料帶的第一集合，并且所述第二晶體管所具有的溝道包括并行布置的納米線或2D材料帶的第二集合。
24.根據(jù)權(quán)利要求20所述的方法，其中所述第一晶體管被配置用于n溝道操作，并且所述第二晶體管被配置用于p溝道操作。
25.根據(jù)權(quán)利要求20所述的方法，其中所述一個或多個納米線或2D材料帶中的納米線或2D材料帶具有小于10納米的最小尺寸。
26.根據(jù)權(quán)利要求20所述的方法，其中所述一個或多個納米線或2D材料帶中的納米線或2D材料帶具有與所述納米線或2D材料帶的縱軸正交的高度和寬度，并且所述寬度等于或大于所述高度的兩倍。
27.根據(jù)權(quán)利要求20所述的方法，其中所述第一晶體管所具有的溝道包括并行布置且相對于襯底的表面水平設(shè)置的納米線或2D材料帶的第一集合，并且所述第二晶體管所具有的溝道包括并行布置且相對于所述襯底的表面水平設(shè)置的納米線或2D材料帶的第二集合，其中所述互連件的所述一個或多個納米線或2D材料帶設(shè)置在所述襯底的表面與納米線的所述第一集合和所述第二集合之間。
28.根據(jù)權(quán)利要求20所述的方法，其中所述第一晶體管所具有的溝道包括并行布置且相對于襯底的表面垂直設(shè)置的納米線或2D材料帶的第一集合，并且所述第二晶體管所具有的溝道包括并行布置且相對于所述襯底的表面垂直設(shè)置的納米線或2D材料帶的第二集合，其中所述互連件的所述一個或多個納米線或2D材料帶設(shè)置在納米線的所述第一集合和所述第二集合與所述襯底的表面之間。
29.根據(jù)權(quán)利要求20所述的方法，包括在布局過程中使用所述單元的所述機器可讀規(guī)范。