本公開(kāi)總體上涉及固態(tài)熱電器件，具體地涉及適于利用平面處理技術(shù)和異質(zhì)或混合3D集成的相關(guān)技術(shù)制造的熱電發(fā)電機(jī)(TEG)。

背景技術(shù)：

熱電發(fā)電機(jī)(TEG)除了由環(huán)保材料制成以外，還作為具有優(yōu)異的堅(jiān)固性、可靠性和幾乎無(wú)限的服務(wù)壽命的低焓廢熱利用器件而被認(rèn)真地研究。

隨著越來(lái)越流行的電子器件的功耗不斷地被最小化，TEG開(kāi)始被認(rèn)為是結(jié)合或者甚至代替電池或諸如超級(jí)電容器的其它能量存儲(chǔ)器件的補(bǔ)充電源。

有越來(lái)越多數(shù)量的出版物涉及薄膜技術(shù)TEG，其利用在微電子和微機(jī)電系統(tǒng)(MEMS)中開(kāi)發(fā)的良好建立的處理技術(shù)，諸如平面處理、微加工植入和后植入處理、倒裝芯片(flip-chip)和鍵合技術(shù)等等。

由佛羅里達(dá)大學(xué)的Israel Boniche于2010年的博士論文“Silicon-Micromachined Thermoelectric Generators for Power Generation from hot gas streams”以及由巴塞羅那自治大學(xué)的Diana Davila Pineda于2011年的博士論文“Monolithic integration of VLS silicon nanowires into planar thermoelectric generators”提供了用于固態(tài)熱泵和發(fā)電機(jī)的熱電器件領(lǐng)域中最先進(jìn)實(shí)踐的廣泛介紹性綜述。

該綜述還包括用硅相容的微米&納米技術(shù)制造的兩個(gè)TEG族：在第一族的器件中，熱流是平行的，而在另一族中，熱流垂直于基板。這些集成TEG的體系架構(gòu)通常包括具有n-p摻雜管腳(leg)的多個(gè)單位單元，其以單位單元被熱并聯(lián)且電串聯(lián)的方式進(jìn)行布置。

通常，其中熱流平行于基板的集成TEG器件可以具有沉積在非常高的熱阻材料或膜上、懸浮在基板上方幾百微米的熱電活性材料的導(dǎo)電管腳，或者活性材料本身的管腳是不需要支撐物的[無(wú)膜]。

其它相關(guān)例子在以下中報(bào)告：

■Huesgen,T.；Wois,P.；Kockmann,N.Design and fabrication of MEMS thermoelectric generators with high temperature efficiency.Sens.Actuators A 2008,145–146,423–429。

■Xie,J.；Lee,C.；Feng,H.Design,fabrication and characterization of CMOS MEMS-based thermoelectric power generators.J.Micromech.Syst.2010,19,317–324。

■Wang,Z.；Leonov,V.；Fiorini,P.；van Hoof,C.Realization of a wearable miniaturized thermoelectric generator for human body applications.Sens.Actuators A 2009,156,95–102。

■Wang,Z.；Fiorini,P.；Leonov,V.；van Hoof,C.Characterization and optimization of polycrystalline Si70％Ge30％for surface micromachined thermopiles in human body applications.J.Micromech.Microeng.2009,doi:10.1088/0960-1317/19/9/094011。

■Su,J.；Leonov,V.；Goedbloed,M.；van Andel,Y.；de Nooijer,M.C.；Elfrink,R.；Wang,Z.；Vullers,R.J.A batch process micromachined thermoelectric energy harvester:Fabrication and characterization.J.Micromech.Microeng.2010,doi:10.1088/0960-1317/20/10/104005。

■Yang,S.M.；Lee,T.；Jeng,C.A.Development of a thermoelectric energy harvester with thermal isolation cavity by standard CMOS process.Sens.Actuators A 2009,153,244–250。

■Kao,P.-H.；Shih,P.-J.；Dai,C.-L.；Liu,M.-C.Fabrication and characterization of CMOS-MEMS thermoelectric micro generators.Sensors 2010,10,1315–1325。

■Wang,Z.；van Andel,Y.；Jambunathan,M.；Leonov,V.；Elfrink,R.；Vullers,J.M.Characterization of a bulk-micromachined membraneless in-plane thermopile.J.Electron.Mater.2011,40,499–503.13。

■專利US 7,875,791 B1“Method for manufacturing a thermopile on a membrane and a membrane-less thermopile,the thermopile thus obtained and a thermoelectric generator comprising such thermopiles”Vladimir Leonov,Paolo Fiorini,Chris Van Hoof(2011)。

■膜上的小型化熱電堆也由A.Jacquot,W.L Liu,G.Chen,,J.P Flrial,A.Dauscher,B.Lenoir在“Fabrication and Modeling of an in-plane thermoelectric micro-generator”,Proceedings ICT'02.21st International Conference on Thermoelectrics,第561-564頁(yè)，(2002)中描述。

平行熱流TEG結(jié)構(gòu)的其它例子依賴于在低熱導(dǎo)率的平面基板上生長(zhǎng)或限定具有幾十納米的平均直徑的平行和極細(xì)長(zhǎng)導(dǎo)體(納米線)的群體并且最終堆疊瓦片模塊以形成熱沿與平行納米線相同方向流過(guò)的熱電活性隔膜的能力。文章：“A.I.Hobabaum，R.K.Chen，R.D.Delgado，W.J.Liang，E.C.Garnett，M.Najarian，A.Majumdar和P.D.Yang，Nature 451，163-U5(2008)”和“A.I.Boukai，Y.Bunimovich，J.Tahir-Kheli，J.-K.Yu，W.A.Goddard Iii和J.R.Hath，Nature 451，168-171(2008)”；WO2009/125317；EP1,083,610；WO2011/07241；WO2011/073142；提供了對(duì)按照這種方法進(jìn)行實(shí)踐的綜述。

US 7,875,791 B1(由Leonov等人)公開(kāi)了可以由膜層支撐或可以是自支撐的熱電堆。雖然這些器件明顯地容易制造，但是熱量被迫在復(fù)雜結(jié)構(gòu)中移動(dòng)，具有顯著熱損失。此外，在一些情況下，需要粘合劑以便確保與初始基板的頂部或底部表面處的熱源的熱接觸。這導(dǎo)致系統(tǒng)級(jí)的熱耦合、有損耗的熱路徑以及機(jī)械脆性，所有這些特征都會(huì)損害熱電堆的性能。

第二族TEG器件通常被稱為“平面外”熱通量TEG。它們的特征在于熱垂直于基板流動(dòng)的事實(shí)。在這些器件中，熱電活性材料通常鋪設(shè)在基板上站立的高縱橫比支撐結(jié)構(gòu)上或者是基板上站立的高縱橫比支撐結(jié)構(gòu)的一部分。雖然這種構(gòu)造是更復(fù)雜并且顯然昂貴的制造工藝，但是這種構(gòu)造使熱損失最小化、簡(jiǎn)化了系統(tǒng)級(jí)的熱耦合，從而增強(qiáng)了整體性能。

“平面外”熱通量TEG利用常規(guī)的CMOS/BiCMOS/MEM材料和工藝制造，其適于微電子和光電子器件中的小型化和集成，以及其它應(yīng)用。

例子由M.Strasser等人在“Miniaturized Thermoelectric Generators Based on Poly-Si and Poly-SiGe Surface Micromachining”(在2001年6月10-14日，德國(guó)慕尼黑的第11屆固態(tài)傳感器和致動(dòng)器國(guó)際會(huì)議中給出)和“Micromachined CMOS Thermoelectric Generators as On-Chip Power Supply”(在2003年6月8-12日，美國(guó)波士頓的第12屆固態(tài)傳感器和致動(dòng)器以及微系統(tǒng)國(guó)際會(huì)議中給出)中報(bào)告。

平面外或正交熱通量薄膜結(jié)構(gòu)對(duì)于無(wú)數(shù)應(yīng)用都是有用的，例如用于微發(fā)電或用于復(fù)雜集成系統(tǒng)中的溫度管理、用于能量回收或收獲。

基于公共半導(dǎo)體或與IC制造工藝相兼容的任何材料，來(lái)自給定熱流的電功率產(chǎn)出以及相對(duì)于現(xiàn)有技術(shù)的平面外或正交熱通量器件的覆蓋面積的電功率產(chǎn)出仍然很差，并且需要更高效和功率密集的器件。

技術(shù)實(shí)現(xiàn)要素：

利用如所附權(quán)利要求中定義的新穎平面外(即正交)熱通量、Z-器件結(jié)構(gòu)實(shí)現(xiàn)了集成TEG的每單位覆蓋面積顯著增加的功率產(chǎn)出和增強(qiáng)的轉(zhuǎn)換效率，所述權(quán)利要求的內(nèi)容旨在作為本描述的整體部分并且通過(guò)明確引用被結(jié)合于此。

在隨后的描述中，將參考Z-器件結(jié)構(gòu)的單元，其包括：基板晶片、連接多晶半導(dǎo)體片段的限定薄膜線的交替p-摻雜和n-摻雜片段的并置端的山頂接頭金屬觸點(diǎn)和谷底接頭金屬觸點(diǎn)，所述片段在具有比所述多晶半導(dǎo)體的熱導(dǎo)率低的熱導(dǎo)率的材料的山丘的傾斜相對(duì)側(cè)翼上延伸，所述較低熱導(dǎo)率的材料形成谷和所述山丘。

在本公開(kāi)的TEG體系架構(gòu)中，通常通過(guò)介電填充物(沉積在順序交替的p-型和n-型沉積半導(dǎo)體薄膜的限定束(tract)或片段上以及在谷底接頭處的p-型和n-型半導(dǎo)體的限定片段的并置端之間、在梯形橫截面的間隔山丘(在山丘的相對(duì)傾斜側(cè)翼上放置典型的Z-器件輪廓的單位單元的限定半導(dǎo)體薄膜管腳)之間提供電連續(xù)性的金屬橋上的谷中的(例如氧化硅))發(fā)生的熱傳導(dǎo)的內(nèi)部旁路熱傳遞通過(guò)實(shí)現(xiàn)相對(duì)低輪廓(即，低縱橫比)的接頭金屬觸點(diǎn)和減小的阻礙并且使谷空間保持為空的并因此不再用介電材料填充并且不再承擔(dān)p-型和n-型管腳的并置端的電連接的高縱橫比的金屬橋而被顯著減少。優(yōu)選地，在包裝成品器件時(shí)，內(nèi)部空隙空間被抽空。

根據(jù)本公開(kāi)，通過(guò)不是由鍵合在山頂接頭金屬觸點(diǎn)上的無(wú)源平面覆蓋物，而是由在相同或第二硅晶片基板上復(fù)制的幾何形狀上相同的鏡狀集成結(jié)構(gòu)形式的封蓋元件限定在基板的硅晶片上形成的多單元集成Z-器件結(jié)構(gòu)的這些內(nèi)部空隙，這種效率增強(qiáng)特征被最好地利用。

根據(jù)本公開(kāi)的第一實(shí)施例，集成在兩個(gè)不同硅晶方(dice)中的兩個(gè)幾何形狀上相同的集成Z-器件結(jié)構(gòu)可以具有反轉(zhuǎn)導(dǎo)電類型的薄膜多晶半導(dǎo)體線的限定束或片段，并且通過(guò)普通的倒裝芯片鍵合技術(shù)或類似的技術(shù)(即晶片與晶片鍵合)以面對(duì)面構(gòu)造連接在一起，使得一個(gè)結(jié)構(gòu)的p-摻雜薄膜管腳面向另一結(jié)構(gòu)的n-摻雜薄膜管腳，反之亦然。

在將兩個(gè)鏡狀Z-器件結(jié)構(gòu)連接在一起時(shí)，一個(gè)集成結(jié)構(gòu)的山頂金屬觸點(diǎn)可以與另一個(gè)集成結(jié)構(gòu)的對(duì)應(yīng)山頂金屬觸點(diǎn)以電和熱連續(xù)的方式進(jìn)行鍵合，從而形成對(duì)于相同覆蓋面積具有增加的功率產(chǎn)出的基本上“雙瓣(bivalve)”(鏡狀結(jié)構(gòu))TEG，并且由于考慮到增大的內(nèi)部空的空間，進(jìn)一步減少的輻射的內(nèi)部旁路熱量，具有增強(qiáng)的轉(zhuǎn)換效率。

熱電生成的電流可以從一個(gè)或若干端墊對(duì)收集，端墊對(duì)的墊在分別屬于兩個(gè)耦合晶方中的一個(gè)和另一個(gè)的微單元的導(dǎo)電線的端部處連接到在雙瓣器件的兩個(gè)晶方中的一個(gè)和另一個(gè)上的相應(yīng)谷底觸點(diǎn)。

根據(jù)替代實(shí)施例，電再現(xiàn)傳統(tǒng)半導(dǎo)體TEG的經(jīng)典電路，熱電生成的電流可以從一個(gè)或多個(gè)端墊對(duì)收集，端墊對(duì)的墊連接到均屬于雙瓣器件的兩個(gè)耦合晶方中之一的相應(yīng)的谷底觸點(diǎn)。在這種情況下，就薄膜半導(dǎo)體線的相對(duì)片段的導(dǎo)電類型而言，存在兩個(gè)耦合晶方的鏡狀狀態(tài)，而山頂金屬觸點(diǎn)被分成兩個(gè)電隔離的部分，以便分別在山頂?shù)囊粋?cè)和另一側(cè)處電連接屬于一個(gè)和另一個(gè)晶方的相同導(dǎo)電類型的片段，并且兩個(gè)晶方中的一個(gè)的谷底觸點(diǎn)自身圍繞在相應(yīng)山丘基部處的周邊延伸，用于連接由分離的山頂觸點(diǎn)的兩個(gè)部分連接的導(dǎo)電片段的另一端。

可替代地，不是通過(guò)倒裝芯片鍵合技術(shù)鍵合山頂金屬觸點(diǎn)，而是兩個(gè)晶方的結(jié)構(gòu)都可以具有未分離的金屬觸點(diǎn)，并且兩個(gè)晶方與在電絕緣中介層的兩側(cè)的表面上限定的金屬鍵合焊盤機(jī)械鍵合，例如具有氧化表面的薄化硅晶片。

附圖說(shuō)明

圖1是根據(jù)第一實(shí)施例的、由通過(guò)倒裝芯片鍵合技術(shù)以面對(duì)面構(gòu)造連接在一起的具有相同鏡狀幾何形狀但具有反轉(zhuǎn)導(dǎo)電類型的薄膜半導(dǎo)體線的限定片段的兩個(gè)單片集成Z-器件晶方組成的、本公開(kāi)的集成TEG的幾個(gè)基本微單元的橫截面圖。

圖2是根據(jù)另一種實(shí)施例的本公開(kāi)的集成TEG的幾個(gè)基本微單元的橫截面圖。

圖3是根據(jù)替代實(shí)施例的、由通過(guò)倒裝芯片鍵合技術(shù)以面對(duì)面構(gòu)造連接在一起的兩個(gè)單片集成Z-器件晶方組成的、本公開(kāi)的集成TEG的幾個(gè)基本微單元的橫截面圖，再現(xiàn)了傳統(tǒng)半導(dǎo)體TEG的經(jīng)典電路。

圖4是其中可以實(shí)現(xiàn)傳統(tǒng)半導(dǎo)體TEG的經(jīng)典電路的替代方式的橫截面圖。

具體實(shí)施方式

參考附圖，組成本公開(kāi)的TEG器件的雙瓣、雙Z-器件結(jié)構(gòu)、通過(guò)共同的倒裝芯片技術(shù)或等效技術(shù)鍵合在一起的、多單元Z-器件結(jié)構(gòu)的單片集成的兩個(gè)晶方的幾何鏡狀特性通過(guò)使用相同的標(biāo)號(hào)來(lái)標(biāo)記，用于指示Z-器件結(jié)構(gòu)的相同功能部分(針對(duì)屬于上部晶方的那些)。

可以使用任何尺寸并且具有通常不超過(guò)675微米(μm)厚度的市售硅晶片。

參考圖1，通常可以包括在1納米(nm)和1微米(μm)之間(優(yōu)選地為大約10nm)的基本上均勻厚度的介電基層2(2')在基板晶片1(1')的表面處提供必要的底部電絕緣，而不引入顯著的熱阻。

根據(jù)良好建立的微加工處理技術(shù)，相對(duì)低熱導(dǎo)率材料(諸如厚氧化物)的間隔山丘3(3')的平行線或其它布置熱生長(zhǎng)或沉積在首先生長(zhǎng)的基層2(2')的未掩蔽區(qū)域上，直到通?？梢园ㄔ?.1和50μm之間的高度。山丘3(3')的典型傾斜側(cè)翼限定其間的谷，其基本平坦的底部通?？删哂邪ㄔ?.1和100μm之間，最優(yōu)選地在0.2和50μm之間的寬度，類似于山丘3(3')的頂部的寬度。

可替代地，山丘3(3')可以在受控的各向同性蝕刻條件下，通過(guò)一系列掩蔽和蝕刻步驟，從沉積的氧化物或其它材料(諸如氮化硅)的層開(kāi)始限定，以便使逐漸蝕刻的谷的壁朝基本平坦的底部?jī)A斜了與基平面的傾斜角，該傾斜角優(yōu)選地包括在45和85度之間。

利用不同量的磷和/或氫雜質(zhì)以及促進(jìn)結(jié)構(gòu)紊亂的特定處理和后處理?xiàng)l件進(jìn)行沉積的LPCVD氧化硅(參考：Y.S.Ju和K.E.Goodson，“Process-dependent thermal transport properties of silicon-dioxide films deposited using low-pressure chemical vapor deposition”，AIP Journal of Applied Physics，第85卷，第10期，第7130-7134頁(yè))也是有效的材料，利用該材料可以在基板晶片1(1')的氧化表面上形成具有增強(qiáng)的耐熱傳導(dǎo)的山丘3(3')。利用其可以在基板晶片1(1')的氧化表面上形成具有增強(qiáng)的耐熱傳導(dǎo)的山丘3的還有的另一種替代材料是聲子硅的納米網(wǎng)結(jié)構(gòu)的族(參考：由Jen-Kan Yu，S.Mitrovic，D.Tham，J.Varghese和J.R.Heath的“Reduction of thermal conductivity in phononic nanomesh structures”，Nature Nanotechnology，第5卷，2010年10月，2010 Macmillan Publishers Lim.)。

利用其可以制成山丘3(3')的材料必須具有低熱導(dǎo)率，顯著低于其上支撐的導(dǎo)電材料的p-型和n-型管腳的材料的熱導(dǎo)率，以便進(jìn)一步損害熱流的旁路路徑，該路徑是沿著多晶摻雜半導(dǎo)體薄膜片段或管腳4，5(4'，5')的生產(chǎn)性熱傳導(dǎo)的路徑的替代，其中多晶摻雜半導(dǎo)體薄膜片段或管腳4，5(4'，5')被限定在截頂四棱錐形山丘3(3')或具有沿著一個(gè)軸線的梯形橫截面以及與其正交的直側(cè)面或側(cè)翼的山丘的相對(duì)傾斜表面上。

具有比熱電活性多晶半導(dǎo)體的熱導(dǎo)率低的熱導(dǎo)率的合適材料及其相應(yīng)的導(dǎo)熱系數(shù)的例子在以下表中報(bào)告。

在基板表面上的介電基層上實(shí)現(xiàn)的聲子硅的納米級(jí)薄膜的超晶格的山丘3(3')是能夠顯著降低集成TEG結(jié)構(gòu)的山丘3(3')的熱導(dǎo)率的另一種替代方案。

以基本上均勻厚度的薄膜形式沉積在底部隔離電介質(zhì)2(2')和間隔山丘3(3')上方的、多晶半導(dǎo)體材料(諸如摻雜的Si或SiGe)的平行線的分別為4(4')和5(5')的交替p-摻雜和n-摻雜的限定束或片段構(gòu)成熱電材料的兩個(gè)管腳，其將谷底部處的接頭電連接到山丘3(3')頂部上的兩個(gè)相鄰接頭(即，Z-器件結(jié)構(gòu)的單元或基本單元)。片段4(4')和5(5')的沉積摻雜多晶硅層可以具有通常包括在10和1000nm之間的厚度，但是甚至可以厚至一個(gè)或多個(gè)微米，這取決于預(yù)期的應(yīng)用、基本單元結(jié)構(gòu)的尺度、所使用的多晶半導(dǎo)體材料的屬性以及集成TEG的設(shè)計(jì)選擇。

物理上，分別在谷底和山頂或反之亦然的接頭都由合適的金屬觸點(diǎn)(分別為6(6')和7(7'))構(gòu)成，其電橋接多晶薄膜半導(dǎo)體的p-摻雜片段或管腳5(5')的限定端和n-摻雜熱電片段或管腳4(4')的限定端之間的中斷間隙，以便避免沿著基本集成模塊的串或系列導(dǎo)電線(鏈)單元中的單元形成p-n結(jié)。

在多晶半導(dǎo)體的兩個(gè)片段4(4')和5(5')的端部上延伸并與其電接觸的接頭金屬觸點(diǎn)6(6')和7(7')的沉積金屬層，對(duì)于其置于基本平坦的谷底和山頂上的部分中的大部分，可以具有在大約0.1至大約5μm范圍的厚度。

附圖的橫截面圖很好地表示了基本單元的熱電材料的導(dǎo)電管腳4(4')和5(5')的特征“Z輪廓”。

優(yōu)選地，在金屬與多晶半導(dǎo)體薄膜之間存在多層界面，其用于控制金屬和半導(dǎo)體材料之間的電界面電阻并且最終導(dǎo)致不成比例的導(dǎo)電率與熱導(dǎo)率，以便減少朝金屬觸點(diǎn)，即，谷底觸點(diǎn)6(6')和山頂觸點(diǎn)7(7')的金屬本體的熱傳導(dǎo)。如放大透鏡所示，有效界面多層可以包括與多晶摻雜半導(dǎo)體接觸的屬于以下組的硅化物的1-50nm膜(6a)：TiSi₂、WSi₂、MoSi₂、PtSi₂和CoSi₂，中間的W或Ti的1-10nm的膜6b以及與Al或Al-Si合金或銅的金屬層6(6')和7(7')接觸的TiN的5-30nm厚的膜6c。

在本公開(kāi)的新穎集成平面外通量、雙瓣TEG結(jié)構(gòu)中，在間隔山丘3(3')的平行線或其它布置中，與相同申請(qǐng)人的先前意大利專利申請(qǐng)No.MI2014-A-001637中描述的TEG結(jié)構(gòu)的空隙谷空間相比，存在兩倍體積的空隙谷空間V，其在如附圖中繪出的基本上鏡狀幾何形狀的兩半鍵合在一起時(shí)產(chǎn)生。以上指出的先前專利申請(qǐng)的任何相關(guān)內(nèi)容通過(guò)明確引用被結(jié)合于此。

倒裝芯片對(duì)準(zhǔn)鍵合可以在經(jīng)處理的晶片上執(zhí)行，從中TEG器件晶方被連續(xù)地進(jìn)行切割以被封裝或在其切割晶方上。通常，取決于具體應(yīng)用，用于實(shí)現(xiàn)本公開(kāi)的TEG器件的對(duì)準(zhǔn)鍵合可以芯片與芯片、芯片與晶片或晶片與晶片模式執(zhí)行。

根據(jù)圖1的實(shí)施例，在該新穎TEG結(jié)構(gòu)中，是在基板1和1'的相同或不同硅晶片上實(shí)現(xiàn)的兩個(gè)鏡狀Z-器件結(jié)構(gòu)的山頂金屬觸點(diǎn)7和7'的平面表面，其根據(jù)許多倒裝芯片鍵合技術(shù)中的一種以電接觸的方式進(jìn)行鍵合，優(yōu)選地在CMP平面化之后使用具有或沒(méi)有擴(kuò)散層的熱壓縮金屬與金屬鍵合的對(duì)準(zhǔn)鍵合技術(shù)：Cu-Cu、W-W、Ti-Ti等，或者經(jīng)由等離子體鍵合(Y-Ox/Y-Ox)、PECVD SiO2-SiO2、苯并環(huán)丁烯(BCB)與BCB鍵合。可以替代地使用諸如BCB和各種聚合物或聚酰亞胺的混合鍵合技術(shù)、諸如Ti膜和金屬間化合物(IMC)的金屬層、Cu-Sn固-液相互擴(kuò)散(SLID)鍵合、Au-Sn或Au-In共晶鍵合以及陽(yáng)極鍵合或微凸塊堆疊。

優(yōu)選地，在器件制造之后，頂部和底部晶片1和1'都可以經(jīng)受旨在減小商業(yè)晶片厚度的背面減薄工藝，包括機(jī)械或化學(xué)處理，諸如機(jī)械研磨、干拋光、化學(xué)-機(jī)械研磨、旋轉(zhuǎn)蝕刻化學(xué)機(jī)械拋光和等離子體干蝕刻。目的是將原始厚度減小到小于100μm或者小于40μm的超薄值。晶片的變薄減小了集成平面外雙瓣TEG結(jié)構(gòu)的總體熱阻，并使其適合在下一代3D集成電路中部署。

創(chuàng)建其中在其傾斜相對(duì)側(cè)之上限定片段4(4')和5(5')的、相對(duì)于由熱阻高于熱電活性多晶硅的熱阻的材料制成的間隔山丘3(3')的線陣列正交延伸、由谷底和山頂接頭金屬觸點(diǎn)6(6')和7(7')連接的多晶半導(dǎo)體材料的交替p-摻雜和n-摻雜的限定束或片段4(4')和5(5')的間隔開(kāi)的平行導(dǎo)電線的方式可以由在CMOS或BiCMOS處理技術(shù)中的任何普通技術(shù)人員立即認(rèn)識(shí)到。

平行間隔的導(dǎo)電線(即片段4(4')和5(5'))的寬度通?？梢园ㄔ?.1和500μm之間，優(yōu)選地在0.5和10μm之間。

圖1示出了新型TEG體系架構(gòu)的基本特征，其基于將與根據(jù)相同申請(qǐng)人的以上指出的先前專利申請(qǐng)不同的硅集成TEG、以倒裝芯片方式鍵合兩個(gè)鏡狀集成Z-器件結(jié)構(gòu)，以形成杰出執(zhí)行的雙瓣器件，一旦鍵合在一起的集成幾何形狀上鏡狀集成Z-器件結(jié)構(gòu)的兩個(gè)硅基板被封裝，由此硅晶體的兩個(gè)基板1和1'之間的周邊側(cè)間隙被永久地密封，從而留下這樣兩倍體積的空隙內(nèi)部空間V。

實(shí)際上，如從圖1的橫截面圖可以觀察到，其繪出了整個(gè)微單元的橫截面，并且通過(guò)重復(fù)多單元結(jié)構(gòu)相鄰的半個(gè)部分，新穎雙瓣體系架構(gòu)產(chǎn)生由谷底和山頂接頭金屬觸點(diǎn)6(6')和7(7')連接的多晶半導(dǎo)體材料的交替p-摻雜和n-摻雜的限定束或片段4(4')和5(5')的間隔平行“雙”線(即，上和下線)，其與具有大致梯形橫截面的間隔山丘3(3')的線陣列正交。

優(yōu)選地，在封裝完成的TEG器件時(shí)，兩個(gè)Z-器件結(jié)構(gòu)的間隔山丘3(3')之間空的谷空間V被抽空，以基本上消除通過(guò)其的熱對(duì)流貢獻(xiàn)，以沿著旁路路徑而不是在雙瓣TEG的兩個(gè)相對(duì)Z-器件結(jié)構(gòu)的間隔平行“雙”線(即，上和下線)的交替地p-摻雜和n-摻雜多晶半導(dǎo)體材料的片段4(4')和5(5')中從熱接頭金屬觸點(diǎn)到冷接頭金屬觸點(diǎn)進(jìn)行熱轉(zhuǎn)移。

不同于基于所謂的Z-器件結(jié)構(gòu)的已知硅集成TEG和相同申請(qǐng)人的以上指出的先前專利申請(qǐng)的TEG，本公開(kāi)的功能雙瓣熱電發(fā)電機(jī)的熱接頭和冷接頭分別與在硅基板1上形成的Z-器件結(jié)構(gòu)的谷底接頭金屬觸點(diǎn)6以及在硅基板1'上形成的Z-器件結(jié)構(gòu)的谷底接頭金屬觸點(diǎn)6'重合。

根據(jù)本實(shí)施例，以電接觸鍵合在一起、在硅基板1上形成的Z-器件結(jié)構(gòu)的山頂接頭金屬觸點(diǎn)7和在硅基板1'上形成的Z-器件結(jié)構(gòu)的山頂接頭金屬觸點(diǎn)7'構(gòu)成可以或可以不被連接到外部負(fù)載或電路的內(nèi)部電節(jié)點(diǎn)。

根據(jù)本公開(kāi)的集成TEG的修改后實(shí)施例在圖2的基本微單元的橫截面圖中示出。

在硅晶片1(1')上形成薄氧化物基層2(2')之前，在硅晶體中蝕刻寬溝槽9(9')，并且此后用具有比硅高的熱阻的材料8(8')(例如氮化硅)進(jìn)行填充，與比待在薄氧化物基層2(2')上形成的山丘3(3')的基區(qū)的幾何投影的寬度大的寬度對(duì)應(yīng)。

實(shí)際上，相鄰平行填充溝槽之間的間隔可以與待在相對(duì)薄的介電氧化物基層2(2')上和在多晶半導(dǎo)體的沉積薄膜的相對(duì)摻雜片段4和5(5'和4')的并置限定端部上形成的谷底接頭金屬觸點(diǎn)6(6')的幾何投影的寬度一致或剛好超過(guò)它。

在薄氧化物基層2(2')上形成的山丘3(3')可以由與用作溝槽9(9')中的填充物8(8')相同的高熱阻材料(例如氮化硅)或者聲子硅的納米級(jí)薄膜的網(wǎng)格制成。

相同或不同高熱阻材料的高熱阻填充物8(8')和山丘3(3')使得正交于集成TEG器件的面對(duì)面耦合的Z-器件的平面從熱側(cè)到冷側(cè)的熱流的直接傳導(dǎo)路徑比穿過(guò)摻雜多晶半導(dǎo)體的Z-器件輪廓的接頭金屬觸點(diǎn)6、7、7'、6'和導(dǎo)電管腳5-4'和4-5'的路徑具有更大的阻力，而抽空空隙空間V實(shí)際上消除了對(duì)通過(guò)其的旁路熱傳遞的任何對(duì)流貢獻(xiàn)。

根據(jù)本公開(kāi)的三維集成雙瓣TEG體系架構(gòu)的替代實(shí)施例，可以復(fù)制傳統(tǒng)半導(dǎo)體TEG的經(jīng)典電路。

圖3是由通過(guò)倒裝芯片鍵合技術(shù)以面對(duì)面構(gòu)造連接在一起的單片集成Z-器件結(jié)構(gòu)的兩個(gè)晶方1(1')組成的、該替代實(shí)施例的集成TEG器件的幾個(gè)基本微單元的橫截面圖，再現(xiàn)了傳統(tǒng)半導(dǎo)體TEG的經(jīng)典電路。

在這種替代實(shí)施例中，熱電生成的電流從一個(gè)或若干個(gè)端墊對(duì)收集，其墊連接到相應(yīng)的谷底觸點(diǎn)，其均屬于附圖中的下面晶方1(即，下面的Z-器件結(jié)構(gòu))，并且集成TEG的開(kāi)路輸出電壓與上部Z-器件結(jié)構(gòu)的熱側(cè)谷底觸點(diǎn)6'和下部Z-器件結(jié)構(gòu)的冷側(cè)谷底觸點(diǎn)6之間幾乎加倍的溫度差幾乎成比例地加倍。

為了復(fù)制傳統(tǒng)分立半導(dǎo)體TEG的經(jīng)典電路，就相對(duì)限定片段4-4'和5-5'的導(dǎo)電類型而言，存在半導(dǎo)體薄膜的導(dǎo)電線的兩個(gè)耦合晶方的鏡狀狀態(tài)，而倒裝芯片鍵合的山頂金屬觸點(diǎn)7(7')被分成兩個(gè)電隔離的部分，以便電連接分別在山頂表面的一側(cè)和另一側(cè)處、屬于一個(gè)和另一個(gè)晶方的相同導(dǎo)電類型的片段，并且上部晶方1'的谷底觸點(diǎn)6'自身圍繞相應(yīng)山丘3'的基部處的周邊延伸，以便將分別由相同山丘3'的山頂處的分離金屬觸點(diǎn)7'的一部分和另一部分連接的相反導(dǎo)電類型的導(dǎo)電片段的另一端連接在一起。

上部晶方1'的谷底金屬觸點(diǎn)6'的矩形環(huán)輪廓的樣品布局圖直接在該圖的左側(cè)處的觸點(diǎn)7'的橫截面上被跟蹤。

熱電生成的電流i將流出構(gòu)成發(fā)電機(jī)的正端子的一串微單元的p-摻雜管腳或片段5，負(fù)端子是在該串的另一端處的n-摻雜管腳或片段，兩者都屬于底部晶方1的Z-器件結(jié)構(gòu)。

圖4中示出了本公開(kāi)的集成雙瓣TEG的基本上等同的實(shí)施例，其復(fù)制了傳統(tǒng)半導(dǎo)體TEG的經(jīng)典電路。

不是通過(guò)如圖3的實(shí)施例中的倒裝芯片鍵合技術(shù)鍵合在兩個(gè)分離部分中限定的山頂金屬觸點(diǎn)7和7'，兩個(gè)晶方的結(jié)構(gòu)都可以具有未分離的金屬觸點(diǎn)7和7'，并且兩個(gè)晶方的必要電絕緣和鍵合可以通過(guò)采用虛設(shè)中介層(或隔膜)來(lái)實(shí)現(xiàn)，例如具有氧化表面層2的薄化硅晶片I，其上限定有鍵合金屬焊盤10，如所選擇的對(duì)準(zhǔn)鍵合技術(shù)所要求的。