本發(fā)明涉及包含由氧化物半導體構成的半導體層的半導體裝置及其制造方法。

背景技術：

具有由氧化銦鎵鋅和氧化錫等氧化物半導體構成的半導體層(溝道層)的TFT(薄膜晶體管)，與使用非晶硅層作為半導體層的TFT相比具有動作速度變快的特征，與使用多晶硅層作為半導體層的TFT相比具有不需要結晶化工序的特征。因此，近年來，具有由氧化物半導體構成的半導體層(氧化物半導體層)的TFT的開發(fā)在活躍地進行。

使用氧化物半導體層作為半導體層的TFT與使用非晶硅層作為半導體層的TFT一樣，經(jīng)利用光刻法進行的各種工序制作。光刻法的工序包括基板的清洗、成膜、抗蝕劑涂敷、預烘焙、曝光、顯影、后烘焙、蝕刻、抗蝕劑除去等工序。

在利用光刻法制作使用氧化物半導體層作為半導體層的TFT的情況下，存在產(chǎn)生TFT間的特性的參差不齊的情況。因此，在日本的特開2009-099944號公報中公開了一種改善在形成保護層時半導體層受到的損傷的不均勻性所致的TFT間的特性的參差不齊的發(fā)明。根據(jù)該日本的特開2009-099944號公報中公開的發(fā)明，半導體層由作為溝道層發(fā)揮作用的第一層和與第一層相比高電阻的第二層(第二層在半導體層中設置于保護層側)構成。因為像這樣在作為溝道層發(fā)揮作用的第一層的上層設置有高電阻的第二層，所以形成保護層的工序對TFT的溝道區(qū)域的電傳導特性產(chǎn)生的影響小，TFT間的特性的參差不齊的產(chǎn)生受到抑制。

現(xiàn)有技術文獻

專利文獻

專利文獻1：日本特開2009-099944號公報

技術實現(xiàn)要素：

發(fā)明所要解決的技術問題

此外，在利用光刻法進行的TFT的制作過程中，在形成半導體層的圖案時進行濕式蝕刻。因此，半導體層的圖案的周緣部、上表面部暴露于蝕刻液。由此，半導體層的圖案的周緣部、上表面部成為膜質(zhì)容易發(fā)生變化的狀態(tài)。氧化物半導體層中，例如In(銦)、Ga(鎵)和Zn(鋅)以氧化物的狀態(tài)存在。但是，如上述那樣半導體層的圖案的周緣部、上表面部暴露于蝕刻液，因此成為組成比容易發(fā)生變化的狀態(tài)。其結果是，有在多個TFT間產(chǎn)生特性的參差不齊(例如，閾值電壓的大小的參差不齊)的情況。關于這一點，在日本的特開2009-099944號公報中公開的發(fā)明中，僅采取針對半導體層的圖案的上面?zhèn)鹊拇胧虼?，由于半導體層的圖案的周緣部暴露于蝕刻液，該周緣部的膜質(zhì)發(fā)生變化。由此，成為在多個TFT間產(chǎn)生特性的參差不齊的結果。此外，認為在混有不同形狀的TFT的情況下特性的參差不齊會進一步變大。

因此，本發(fā)明的目的在于在包含由氧化物半導體構成的半導體層的半導體裝置中，抑制TFT間的特性的參差不齊的產(chǎn)生。

解決技術問題的技術方案

本發(fā)明的第一方面是一種以形成薄膜晶體管的方式層疊有包含由氧化物半導體構成的半導體層的多個層的半導體裝置，該半導體裝置的特征在于：

在上述半導體層中，表示純金屬與上述氧化物半導體的所有構成成分的比例的純金屬比率，與上述半導體層的主體中相比，在上述半導體層的與上述半導體層的上層的界面更高。

本發(fā)明的第二方面在本發(fā)明的第一方面的基礎上，特征在于：

上述界面中的上述半導體層的圖案的周緣部的純金屬比率比上述主體中的純金屬比率高。

本發(fā)明的第三方面在本發(fā)明的第一方面的基礎上，特征在于：

上述界面中的上述半導體層的圖案的上表面部的純金屬比率比上述主體中的純金屬比率高。

本發(fā)明的第四方面在本發(fā)明的第一方面的基礎上，特征在于：

上述界面中的上述半導體層的圖案的周緣部的純金屬比率和上述界面中的上述半導體層的圖案的上表面部的純金屬比率這兩者，比上述主體中的純金屬比率高。

本發(fā)明的第五方面在本發(fā)明的第一方面的基礎上，特征在于：

作為上述半導體層的上層，形成有用于保護上述半導體層的鈍化膜。

本發(fā)明的第六方面在本發(fā)明的第一方面的基礎上，特征在于：

作為上述半導體層的上層，形成有用于將上述薄膜晶體管的柵極電極與上述半導體層絕緣的絕緣膜。

本發(fā)明的第七方面在本發(fā)明的第一方面的基礎上，特征在于：

上述半導體層的上層由氧化硅膜構成。

本發(fā)明的第八方面在本發(fā)明的第一方面的基礎上，特征在于：

上述氧化物半導體為氧化銦鎵鋅。

本發(fā)明的第九方面在本發(fā)明的第八方面的基礎上，特征在于：

上述氧化銦鎵鋅具有結晶性。

本發(fā)明的第十方面是以形成薄膜晶體管的方式層疊有包含由氧化物半導體構成的半導體層的多個層的半導體裝置的制造方法，該制造方法的特征在于，包括：

形成上述半導體層的半導體層形成步驟；和

形成上述半導體層的上層的上層形成步驟，

在上述上層形成步驟中，以使得在上述半導體層中，表示純金屬與上述氧化物半導體的所有構成成分的比例的純金屬比率，與上述半導體層的主體中相比，在上述半導體層的與上述半導體層的上層的界面更高的方式，進行上述上層的成膜。

本發(fā)明的第十一方面在本發(fā)明的第十方面的基礎上，特征在于：

在上述上層形成步驟中，以使得上述界面中的上述半導體層的圖案的周緣部的純金屬比率比上述主體中的純金屬比率高的方式，進行上述上層的成膜。

本發(fā)明的第十二方面在本發(fā)明的第十方面的基礎上，特征在于：

在上述上層形成步驟中，以使得上述界面中的上述半導體層的圖案的上表面部的純金屬比率比上述主體中的純金屬比率高的方式，進行上述上層的成膜。

本發(fā)明的第十三方面在本發(fā)明的第十方面的基礎上，特征在于：

在上述上層形成步驟中，以使得上述界面中的上述半導體層的圖案的周緣部的純金屬比率和上述界面中的上述半導體層的圖案的上表面部的純金屬比率這兩者比上述主體中的純金屬比率高的方式，進行上述上層的成膜。

本發(fā)明的第十四方面在本發(fā)明的第十方面的基礎上，特征在于：

在上述上層形成步驟中，作為上述半導體層的上層，形成鈍化膜。

本發(fā)明的第十五方面在本發(fā)明的第十方面的基礎上，特征在于：

在上述上層形成步驟中，作為上述半導體層的上層，形成用于將上述薄膜晶體管的柵極電極與上述半導體層絕緣的絕緣膜。

本發(fā)明的第十六方面在本發(fā)明的第十方面的基礎上，特征在于：

上述半導體層的上層由氧化硅膜構成。

本發(fā)明的第十七方面在本發(fā)明的第十六方面的基礎上，特征在于：

在上述上層形成步驟中，形成上述氧化硅膜時的成膜溫度設定為150度以上250度以下。

本發(fā)明的第十八方面在本發(fā)明的第十六方面的基礎上，特征在于：

在上述上層形成步驟中，形成上述氧化硅膜時的成膜功率設定為800W以上。

本發(fā)明的第十九方面在本發(fā)明的第十六方面的基礎上，特征在于：

在上述上層形成步驟中，對上述氧化硅膜實施烘焙處理時的烘焙溫度設定為250度以上350度以下。

發(fā)明的效果

根據(jù)本發(fā)明的第一方面，在包含由氧化物半導體構成的半導體層的半導體裝置中，半導體層的與該半導體層的上層的界面的純金屬比率(純金屬與氧化物半導體的所有構成成分的比例)比該半導體層的主體中的純金屬比率高。因此，在半導體層的界面，關于氧化物半導體的構成成分，成為純金屬和氧化物混合存在的狀態(tài)。純金屬和氧化物混合存在的狀態(tài)為穩(wěn)定的狀態(tài)，因此即使半導體層的界面暴露于蝕刻液，也能夠抑制構成氧化物半導體的元素的脫離等。因而，氧化物半導體的構成成分的組成比穩(wěn)定化。其結果是，多個TFT(薄膜晶體管)間的特性的參差不齊的發(fā)生得到抑制。如上所述，在包含由氧化物半導體構成的半導體層的半導體裝置中，TFT間的特性的參差不齊的發(fā)生得到抑制。

根據(jù)本發(fā)明的第二方面，在半導體層的界面中的周緣部，關于氧化物半導體的構成成分，成為純金屬和氧化物混合存在的狀態(tài)。由此抑制該周緣部暴露于蝕刻液所致的TFT間的特性的參差不齊的產(chǎn)生。

根據(jù)本發(fā)明的第三方面，在半導體層的界面中的上表面部，關于氧化物半導體的構成成分，成為純金屬和氧化物混合存在的狀態(tài)。由此抑制該上表面部暴露于蝕刻液所致的TFT間的特性的參差不齊的產(chǎn)生。

根據(jù)本發(fā)明的第四方面，在半導體層的與上層的界面整體，純金屬比率提高。因此，在包含由氧化物半導體構成的半導體層的半導體裝置中，TFT間的特性的參差不齊的產(chǎn)生得到有效抑制。

根據(jù)本發(fā)明的第五方面，在半導體層上形成有鈍化膜的半導體裝置中，與本發(fā)明的第一方面一樣，TFT間的特性的參差不齊的產(chǎn)生受到抑制。

根據(jù)本發(fā)明的第六方面，在具備頂柵結構的TFT的半導體裝置中，與本發(fā)明的第一方面一樣，TFT間的特性的參差不齊的產(chǎn)生受到抑制。

根據(jù)本發(fā)明的第七方面，在半導體層中不會強烈地進行還原。因此，半導體層的純金屬比率的降低受到抑制。

根據(jù)本發(fā)明的第八方面，使用具有遷移率高且漏電流小的特性的氧化物半導體，因此能夠大幅削減顯示裝置的耗電。

根據(jù)本發(fā)明的第九方面，能夠實現(xiàn)顯示裝置的高精細化和小型化。

根據(jù)本發(fā)明的第十方面，在包含由氧化物半導體構成的半導體層的半導體裝置的制造過程中，形成半導體層之后，以使得半導體層的與上層的界面的純金屬比率(純金屬與氧化物半導體的所有構成成分的比例)比該半導體層的主體中的純金屬比率高的方式，進行半導體層的上層的成膜。因此，在半導體層的界面，關于氧化物半導體的構成成分，成為純金屬和氧化物混合存在的狀態(tài)。因為純金屬和氧化物混合存在的狀態(tài)是穩(wěn)定的狀態(tài)，所以即使半導體層的界面暴露于蝕刻液，也能夠抑制構成氧化物半導體的元素的脫離等。因而，氧化物半導體的構成成分的組成比穩(wěn)定化。其結果是，多個TFT(薄膜晶體管)間的特性的參差不齊的產(chǎn)生得到抑制。如上述那樣，在包含由氧化物半導體構成的半導體層的半導體裝置中，TFT間的特性的參差不齊的產(chǎn)生得到抑制。

根據(jù)本發(fā)明的第十一方面，在半導體層的界面中的周緣部，關于氧化物半導體的構成成分，成為純金屬和氧化物混合存在的狀態(tài)。由此，該周緣部暴露于蝕刻液所致的TFT間的特性的參差不齊的產(chǎn)生得到抑制。

根據(jù)本發(fā)明的第十二方面，在半導體層的界面中的上表面部，關于氧化物半導體的構成成分，成為純金屬和氧化物混合存在的狀態(tài)。由此，該上表面部暴露于蝕刻液所致的TFT間的特性的參差不齊的產(chǎn)生得到抑制。

根據(jù)本發(fā)明的第十三方面，在半導體層的與上層的界面整體中，純金屬比率提高。因此，在包含由氧化物半導體構成的半導體層的半導體裝置中，TFT間的特性的參差不齊的產(chǎn)生得到有效抑制。

根據(jù)本發(fā)明的第十四方面，在半導體層上形成有鈍化膜的半導體裝置中，與本發(fā)明的第十方面一樣，TFT間的特性的參差不齊的產(chǎn)生得到抑制。

根據(jù)本發(fā)明的第十五方面，在具備頂柵結構的TFT的半導體裝置中，與本發(fā)明的第十方面一樣，TFT間的特性的參差不齊的產(chǎn)生得到抑制。

根據(jù)本發(fā)明的第十六方面，在半導體層中不會強烈地進行還原。因此，半導體層的純金屬比率的降低受到抑制。

根據(jù)本發(fā)明的第十七方面，能夠向半導體層適度地供給氧，因此，能夠在半導體層的與上層的界面維持恰當?shù)募兘饘俦嚷省?/p>

根據(jù)本發(fā)明的第十八方面，與本發(fā)明的第十七方面一樣，能夠在半導體層的與上層的界面維持恰當?shù)募兘饘俦嚷省?/p>

根據(jù)本發(fā)明的第十九方面，與本發(fā)明的第十七方面一樣，能夠在半導體層的與上層的界面維持恰當?shù)募兘饘俦嚷省?/p>

附圖說明

圖1是圖7的A-A線截面圖。

圖2是用于對半導體層進行說明的圖。

圖3是表示按某個成膜條件(成膜條件A)進行鈍化膜的成膜時的俄歇分析的結果的圖表。

圖4是表示按成膜條件A進行鈍化膜的成膜時的TFT特性的圖表。

圖5是表示按與成膜條件A不同的成膜條件(成膜條件B)進行鈍化膜的成膜時的俄歇分析的結果的圖表。

圖6是表示按成膜條件B進行鈍化膜的成膜時的TFT特性的圖表。

圖7是本發(fā)明的第一實施方式的半導體裝置中所含的TFT的概略俯視圖。

圖8是圖7的B-B線截面圖。

圖9是用于對上述第一實施方式的半導體層中的純金屬比率進行說明的圖。

圖10是用于對上述第一實施方式的半導體裝置的制造方法進行說明的流程圖。

圖11是用于對上述第一實施方式的第一變形例的半導體層中的純金屬比率進行說明的圖。

圖12是用于對上述第一實施方式的第二變形例的半導體層中的純金屬比率進行說明的圖。

圖13是本發(fā)明的第二實施方式的半導體裝置中所含的TFT的概略俯視圖。

圖14是圖13的B-B線截面圖。

圖15是用于對上述第二實施方式的半導體裝置的制造方法進行說明的流程圖。

圖16是本發(fā)明的第三實施方式的半導體裝置中所含的TFT的概略俯視圖。

圖17是圖16的A-A線截面圖。

圖18是圖16的B-B線截面圖。

圖19是用于對上述第三實施方式的半導體裝置的制造方法進行說明的流程圖。

具體實施方式

＜0.基礎研究＞

在對實施方式進行說明之前，參照圖2～圖6對本發(fā)明的概略進行說明。本發(fā)明的半導體裝置(半導體基板)由含有半導體層的多個層構成。另外，此處，假設是在半導體層的下層形成柵極絕緣膜，在半導體層的上層形成鈍化膜的結構，對該結構進行說明。此外，為了便于說明而將半導體層的與鈍化膜的界面(形成邊界的表面)稱為“Pas界面”。

如上所述，在利用光刻法進行的TFT的制作過程中，半導體層的圖案的周緣部(圖2中以標記51表示的部分)和上表面部(圖2中以標記52表示的部分)暴露于蝕刻液。因此，在現(xiàn)有技術中，在半導體層的圖案的周緣部和上表面部，膜質(zhì)發(fā)生變化，產(chǎn)生TFT特性的參差不齊。

圖3是表示按某個成膜條件(以下稱為“成膜條件A”)進行鈍化膜的成膜時的俄歇分析的結果的圖表。圖4是表示按該成膜條件A進行鈍化膜的成膜時的TFT特性的圖表。圖5是表示按與成膜條件A不同的成膜條件(以下稱為“成膜條件B”)進行鈍化膜的成膜時的俄歇分析的結果的圖表。圖6是表示按該成膜條件B進行鈍化膜的成膜時的TFT特性的圖表。

由圖3可知，在按成膜條件A進行鈍化膜的成膜時，在半導體層的Pas界面附近，In(銦)和Zn(鋅)幾乎不以純金屬的狀態(tài)存在，In和Zn以氧化物的狀態(tài)存在。此外，關于半導體層，可以認為純金屬和氧化物混合存在的狀態(tài)是穩(wěn)定的狀態(tài)。在不穩(wěn)定的狀態(tài)下，元素可能部分脫離。此處，因為在In、Ga(鎵)和Zn中Zn最容易脫離，所以在不存在純金屬而成為不穩(wěn)定的狀態(tài)的區(qū)域，所有構成要素中的In的比率變高。其結果是，如圖4所示，無論柵極電壓的大小如何，TFT都成為導通狀態(tài)。在利用圖4所示那樣的圖表表示TFT特性時，TFT不是正常地動作。

與此相對，在按成膜條件B進行鈍化膜的成膜時，如圖5所示，在半導體層的Pas界面附近，關于In和Zn純金屬和氧化物混合存在。此時，In、Ga、Zn的組成比成為所期望的組成比。而且，由圖6可知，TFT具有正常的TFT特性。

根據(jù)以上說明，通過使半導體層的圖案的Pas界面含有一定程度的量的純金屬，半導體層的構成成分(例如In、Ga、Zn)的組成比可以認為是穩(wěn)定的。因此，在本發(fā)明中，為了使半導體層的構成成分的組成比穩(wěn)定，提高半導體層的Pas界面的純金屬比率(純金屬與半導體層的所有構成成分的比例)。具體而言，使得圖2中以標記51表示的部分的純金屬比率，或者圖2中以標記52表示的部分的純金屬比率，或者圖2中以標記51表示的部分和圖2中以標記52表示的部分的純金屬比率比半導體層的主體中的純金屬比率高。

根據(jù)以上的內(nèi)容，以下參照附圖對本發(fā)明的實施方式進行說明。

＜1.第一實施方式＞

＜1.1半導體裝置(半導體基板)的結構＞

對本發(fā)明的第一實施方式的半導體裝置(半導體基板)的結構進行說明。圖7是本實施方式的半導體裝置中包含的TFT10的概略俯視圖(從上方看到的圖)。另外，為了便于說明，在圖7中僅示出TFT10的構成要素中的半導體層11、柵極電極12、源極電極13和漏極電極14。此外，在圖7中，對所有柵極電極和柵極總線(掃描信號線)標注標記12，對所有源極電極和源極總線(視頻信號線)標注標記13。

由圖7可知，在柵極電極12的上層側形成有半導體層11，在半導體層11的上層側形成有源極電極13和漏極電極14。即，在本實施方式中，TFT10具有底柵結構，關于半導體層11與源極電極13及漏極電極14的關系，采用頂接觸型(半導體層11的上表面與源極電極13和漏極電極14接觸的形態(tài))。

圖1是圖7的A-A線截面圖。圖8是圖7的B-B線截面圖。如圖1和圖8所示，本實施方式的半導體裝置100中包含的TFT10包括：在玻璃基板15上形成的柵極電極12；以覆蓋柵極電極12的方式形成的柵極絕緣膜16；在柵極絕緣膜16上形成的島狀的半導體層(溝道層)11；以與半導體層11接觸的方式在柵極絕緣膜16上形成的源極電極13和漏極電極14；以覆蓋半導體層11、源極電極13和漏極電極14的方式形成的鈍化膜17；和在鈍化膜17上形成的有機絕緣膜18。另外，該半導體裝置100作為液晶顯示裝置和有機EL顯示裝置等顯示裝置的基板使用。

柵極電極12例如由依次層疊膜厚10～100nm的鈦(Ti)膜、膜厚50～500nm的鋁(Al)膜和膜厚50～300nm的鈦膜而形成的層疊金屬膜構成。另外，柵極電極12也可以由依次層疊鈦膜和銅(Cu)膜而形成的層疊金屬膜構成。

柵極絕緣膜16例如由在膜厚100～500nm的氮化硅(SiNx)膜上層疊膜厚20～100nm的氧化硅(SiO₂)膜而形成的層疊絕緣膜構成。另外，柵極絕緣膜16既可以由依次層疊氮化硅膜和氮氧化硅膜而形成的層疊絕緣膜構成，也可以由氧化硅膜等的單層絕緣膜構成。

半導體層11是由氧化物半導體構成的氧化物半導體層。氧化物半導體層例如是In-Ga-Zn-O類的半導體層。氧化物半導體層的膜厚例如為20～200nm左右。氧化物半導體層例如含有In-Ga-Zn-O類的半導體。此處，In-Ga-Zn-O類半導體為In(銦)、Ga(鎵)、Zn(鋅)的三元系氧化物，In、Ga和Zn的比例(組成比)并無特別限定。例如也可以為In:Ga:Zn＝2:2:1、In:Ga:Zn＝1:1:1、In:Ga:Zn＝1:1:2等。

具有In-Ga-Zn-O類半導體層的TFT具有高的遷移率(與a-SiTFT相比超過20倍的遷移率)和低的漏電流(與a-SiTFT相比不到100分之1的漏電流)，因此優(yōu)選用作驅動TFT和像素TFT。如果使用具有In-Ga-Zn-O類半導體層的TFT，則能夠大幅削減顯示裝置的耗電。

In-Ga-Zn-O系半導體既可以為非晶硅，也可以包含晶質(zhì)部分而具有結晶性。作為晶質(zhì)In-Ga-Zn-O類半導體，優(yōu)選c軸與層面大致垂直地取向的晶質(zhì)In-Ga-Zn-O類半導體。這樣的In-Ga-Zn-O類半導體的結晶結構例如在日本特開2012-134475號公報中公開。

氧化物半導體層還可以包含其它氧化物半導體來代替In-Ga-Zn-O類半導體。例如Zn-O類半導體(ZnO)、In-Zn-O類半導體(IZO(注冊商標))、Zn-Ti-O類半導體(ZTO)、Cd-Ge-O類半導體、Cd-Pb-O類半導體、CdO(氧化鎘)、Mg-Zn-O類半導體、In-Sn-Zn-O類半導體(例如In₂O₃-SnO₂-ZnO)、In-Ga-Sn-O類半導體等。

此外，在本實施方式中，半導體層11的圖案中的周緣部(圖9中以標記61表示的部分)的純金屬比率(純金屬與半導體層11的所有構成成分的比例)比半導體層11的主體中的純金屬比率高。即，當設半導體層11的圖案的周緣部的純金屬比率為“R1”、半導體層11的主體中的純金屬比率為“R2”時，R1比R2大。

在半導體層11的上表面，隔著規(guī)定的距離地配置有源極電極13和漏極電極14。如圖8所示，源極電極13和漏極電極14延伸設置至柵極絕緣膜16上。源極電極13和漏極電極14例如由依次層疊膜厚10～100nm的鈦膜、膜厚50～400nm的鋁膜、膜厚50～300nm的鈦膜而形成的層疊金屬膜構成。另外，源極電極13和漏極電極14也可以由鈦、鋁、銅、鎢(W)、鉬(Mo)、鉭(Ta)等的單層金屬膜構成。此外，源極電極13和漏極電極14還可以由鋁-釹(Nd)、鈦-鋁、鉬-鎢、銦-錫等的單層合金膜構成。進一步，源極電極13和漏極電極14也可以由在鈦膜上層疊銅膜而形成的層疊金屬膜、在鈦膜上層疊鋁膜而形成的層疊金屬膜、在鈦膜上層疊鉬膜而形成的層疊金屬膜等構成。

鈍化膜17以覆蓋半導體層11、源極電極13和漏極電極14的方式形成。鈍化膜70例如由膜厚50～500nm的氧化硅膜構成。有機絕緣膜18為在鈍化膜17的上表面形成的平坦化膜。有機絕緣膜18例如由膜厚1～4μm的丙烯酸類樹脂膜構成。

＜1.2制造方法＞

參照圖10，對本實施方式的半導體裝置100的制造方法進行說明。首先，在玻璃基板15上，例如使用濺射法，按鈦膜、鋁膜、鈦膜的順序連續(xù)進行成膜，形成層疊金屬膜。接著，在該層疊金屬膜的表面，使用光刻法形成抗蝕劑圖案。以該抗蝕劑圖案為掩模，利用干式蝕刻法對層疊金屬膜進行蝕刻。如以上那樣形成柵極電極12(步驟S110)。另外，在該步驟S110中，還形成柵極總線、輔助電容電極、下部配線等。

接著，使用等離子體化學氣相沉積法(以下，稱為“等離子體CVD法”)，以覆蓋包含柵極電極12的玻璃基板15整體的方式，連續(xù)地形成氮化硅膜和氧化硅膜，形成柵極絕緣膜16(步驟S120)。由此，柵極電極12被柵極絕緣膜16覆蓋。

接著，使用DC(Direct Current：直流電)濺射法，在柵極絕緣膜16的表面形成含有銦、鎵、鋅和氧的氧化物半導體膜。氧化物半導體膜使用將氧化銦(In₂O₃)、氧化鎵(Ga₂O₃)和氧化鋅(ZnO)分別等摩爾混合并燒結而得到的濺射靶，利用DC濺射法形成。接著，在氧化物半導體膜的表面形成抗蝕劑圖案，將該抗蝕劑圖案作為掩模，利用濕式蝕刻法對氧化物半導體膜進行蝕刻。由此，形成島狀的半導體層(溝道層)11(步驟S130)。

接著，例如使用濺射法，按鈦膜、鋁膜、鈦膜的順序連續(xù)地進行成膜，形成層疊金屬膜。之后，在該層疊金屬膜的表面，使用光刻法形成抗蝕劑圖案。以該抗蝕劑圖案為掩模，利用干式蝕刻法對層疊金屬膜進行蝕刻。如以上那樣形成源極電極13和漏極電極14(步驟S140)。另外，在該步驟S140中，還形成源極總線等。

接著，使用等離子體CVD法，以覆蓋包含源極電極13和漏極電極14在內(nèi)的玻璃基板15整體的方式，形成鈍化膜17(步驟S150)。在該步驟S150中，以使得上述的Pas界面中的半導體層11的圖案的周緣部的純金屬比率比該半導體層11的主體中的純金屬比率高的方式，設定鈍化膜17的成膜條件。具體而言，通過進行成膜溫度、成膜功率、烘焙溫度等的調(diào)整，將成膜條件最佳化。另外，以使得溝道間不被純金屬充滿的方式，確定半導體層11的圖案的周緣部的純金屬比率的上限值。此外，在利用氧化硅膜形成鈍化膜17的情況下，在半導體層11中不會強烈地進行還原。因此，不會溝道間全部純金屬化。

接著，通過使用旋涂法在鈍化膜17上例如形成丙烯酸類樹脂膜，形成有機絕緣膜18(步驟S160)。

另外，在本實施方式中，通過步驟S130實現(xiàn)半導體層形成步驟，通過步驟S150實現(xiàn)上層形成步驟。

＜1.3成膜條件的具體例＞

此處，關于鈍化膜17的成膜條件說明三個具體例。另外，本發(fā)明并不限定于以下的三個具體例，也可以通過其它成膜條件使得半導體層11的圖案的周緣部的純金屬比率比該半導體層11的主體中的純金屬比率高。

(第一例)

將形成鈍化膜17時的成膜溫度設定為150度以上250度以下。另外，以采用氧化硅(SiO₂)膜作為鈍化膜17為前提。當在半導體層11中成為氧缺陷的狀態(tài)時，由于產(chǎn)生載流子電子而半導體層11的電阻變低，因此TFT10的漏電流增大。關于這一點，通過如上述那樣將成膜溫度設定為150度以上250度以下進行鈍化膜17的成膜，向半導體層11適當?shù)毓┭?。由此在Pas界面維持恰當?shù)募兘饘俦嚷?。假如成膜溫度設定為250度以上，則半導體層11被過度供氧，雖然半導體層11的膜中缺陷變少，但是由于金屬元素氧化，Pas界面的純金屬比率降低。此外，當成膜溫度設定為150度以下時，半導體層11的膜的致密性受損。因此會制作出不具有正常的TFT特性的TFT或在可靠性方面不充分的TFT。

(第二例)

將形成鈍化膜17時的成膜功率設定為800W以上。另外，以采用氧化硅(SiO₂)膜作為鈍化膜17、基板尺寸為620mm×750mm為前提。在該第二例中，也與上述第一例一樣，能夠向半導體層11適度地供氧，在Pas界面維持恰當?shù)募兘饘俦嚷省?/p>

(第三例)

將對鈍化膜17實施烘焙處理時的烘焙溫度設定為250度以上350度以下。另外，以采用氧化硅(SiO₂)膜作為鈍化膜17為前提。通過將烘焙溫度設定為250度以上350度以下，能夠向半導體層11恰當?shù)毓┭?，在Pas界面維持恰當?shù)募兘饘俦嚷?。假如烘焙溫度被設定為350度以上，則半導體層11會被過度供氧，雖然半導體層11的膜中缺陷變少，但由于金屬元素氧化，Pas界面的純金屬比率降低。此外，當烘焙溫度被設定為250度以下時，半導體層11的膜的致密性受損。因此會制作出不具有正常的TFT特性的TFT或在可靠性方面不充分的TFT。

＜1.4效果＞

根據(jù)本實施方式，在進行作為半導體層11的上層的鈍化膜17的成膜時，以使得半導體層11的圖案的周緣部的純金屬比率比該半導體層11的主體中的純金屬比率高的方式設定鈍化膜17的成膜條件。由此，鈍化膜17形成后，在半導體層11的圖案的周緣部，關于氧化物半導體的構成成分成為純金屬和氧化物混合存在的狀態(tài)。因為純金屬和氧化物混合存在的狀態(tài)是穩(wěn)定的狀態(tài)，所以即使半導體層11的圖案的周緣部暴露于蝕刻液，例如也能夠抑制Zn等元素的脫離。因而，氧化物半導體的構成成分的組成比穩(wěn)定化。其結果是，抑制TFT10間的特性的參差不齊(例如閾值電壓的參差不齊)的產(chǎn)生。如上所述，根據(jù)本實施方式，在包含由氧化物半導體構成的半導體層11的半導體裝置100中，TFT10間的特性的參差不齊的產(chǎn)生被抑制。

此外，氧化物半導體具有遷移率高且漏電流小的特性。因此，通過使用該半導體裝置100作為基板，能夠大幅削減顯示裝置的耗電。進一步，通過采用具有結晶性的In-Ga-Zn-O類半導體，能夠實現(xiàn)顯示裝置的高精細化和小型化。

＜1.5變形例＞

在上述第一實施方式中，半導體層11的圖案的周緣部的純金屬比率比該半導體層11的主體中的純金屬比率高。但是，本發(fā)明并不限定于此。以下，說明關于將純金屬比率提高的部分的變形例。

＜1.5.1第一變形例＞

圖11是用于說明上述第一實施方式的第一變形例的半導體層11中的純金屬比率的圖。在本變形例中，在進行鈍化膜17的成膜時，以使得半導體層11的圖案的上表面部(圖11中以標記62表示的部分)的純金屬比率比該半導體層11的主體中的純金屬比率高的方式設定鈍化膜17的成膜條件。由此，在鈍化膜17形成后，在半導體層11的圖案的上表面部，純金屬比率變高。因此，即使半導體層11的圖案的上表面部暴露于蝕刻液，在該上表面部，也能夠抑制氧化物半導體的構成成分的組成比的參差不齊的產(chǎn)生。其結果是，TFT10間的特性的參差不齊的產(chǎn)生被抑制。

＜1.5.2第二變形例＞

圖12是用于說明上述第一實施方式的第二變形例的半導體層11中的純金屬比率的圖。在本變形例中，在進行鈍化膜17的成膜時，以使得半導體層11的圖案的周緣部(圖12中以標記61表示的部分)和上表面部(圖12中以標記62表示的部分)這兩者的純金屬比率比該半導體層11的主體中的純金屬比率高的方式，設定鈍化膜17的成膜條件。由此，在鈍化膜17形成后，在半導體層11的圖案的周緣部和上表面部，純金屬比率變高。因此，即使半導體層11的圖案的周緣部、上表面部暴露于蝕刻液，在該周緣部和該上表面部，也能夠抑制氧化物半導體的構成成分的組成比的參差不齊的產(chǎn)生。這樣，在上述的Pas界面整體抑制氧化物半導體的構成成分的組成比的參差不齊的產(chǎn)生，因此TFT10間的特性的參差不齊的產(chǎn)生被有效抑制。

＜2.第二實施方式＞

＜2.1半導體裝置(半導體基板)的結構＞

對本發(fā)明的第二實施方式的半導體裝置(半導體基板)的結構進行說明。另外，對于與上述第一實施方式相同之處省略說明。圖13是本實施方式的半導體裝置中所含的TFT20的概略俯視圖(從上方看到的圖)。由圖13可知，在柵極電極22的上層側形成有半導體層21，在半導體層21的下層側形成有源極電極23和漏極電極24。即，在本實施方式中，TFT20具有底柵結構，關于半導體層21與源極電極23及漏極電極24的關系，采用底接觸型(半導體層21的下表面與源極電極23及漏極電極24接觸的形態(tài))。

圖14是圖13的B-B線截面圖。圖13的A-A線截面圖為圖1所示。如圖1和圖14所示，本實施方式的半導體裝置200中包含的TFT20包括：在玻璃基板25上形成的柵極電極22；以覆蓋柵極電極22的方式形成的柵極絕緣膜26；在柵極絕緣膜26上形成的源極電極23和漏極電極24；以與源極電極23及漏極電極24接觸的方式在柵極絕緣膜26上形成的島狀的半導體層(溝道層)21；以覆蓋半導體層21、源極電極23和漏極電極24的方式形成的鈍化膜27；和在鈍化膜27上形成的有機絕緣膜28。另外，柵極電極22、柵極絕緣膜26、源極電極23、漏極電極24、半導體層21、鈍化膜27和有機絕緣膜28的結構與上述第一實施方式相同。

在本實施方式中，半導體層21的圖案中的周緣部的純金屬比率也比半導體層21的主體中的純金屬比率高。另外，也可以與上述第一實施方式的第一變形例一樣，半導體層21的圖案中的上表面部的純金屬比率比半導體層21的主體中的純金屬比率高。此外，還可以與上述第一實施方式的第二變形例一樣，半導體層21的圖案中的周緣部和上表面部這兩者的純金屬比率比半導體層21的主體中的純金屬比率高。

＜2.2制造方法＞

參照圖15，對本實施方式的半導體裝置200的制造方法進行說明。另外，圖15的步驟S210、步驟S220、步驟S250和步驟S260分別相當于圖10的步驟S110、步驟S120、步驟S150和步驟S160。在本實施方式中，在進行柵極絕緣膜的形成(步驟S220)之后，形成源極電極13和漏極電極14(步驟S230)。然后，在源極電極13和漏極電極14形成之后，形成半導體層(溝道層)21(步驟S240)。另外，在本實施方式中，通過步驟S240實現(xiàn)半導體層形成步驟，通過步驟S250實現(xiàn)上層形成步驟。

此外，在本實施方式中，也在形成鈍化膜27(步驟S250)時，以使得上述的Pas界面中的半導體層21的圖案的周緣部的純金屬比率比該半導體層21的主體中的純金屬比率高的方式設定鈍化膜27的成膜條件。

＜2.3效果＞

根據(jù)本實施方式，在包含由氧化物半導體構成的半導體層21且關于半導體層21與源極電極23及漏極電極24的關系采用底接觸型的半導體裝置200中，與上述第一實施方式一樣地抑制TFT20間的特性的參差不齊的產(chǎn)生。

＜3.第三實施方式＞

＜3.1半導體裝置(半導體基板)的結構＞

對本發(fā)明的第三實施方式的半導體裝置(半導體基板)的結構進行說明。另外，對于與上述第一實施方式相同之處省略說明。圖16是本實施方式的半導體裝置中包含的TFT30的概略俯視圖(從上方看到的圖)。由圖16可知，在半導體層31的上層側形成有柵極電極32。即，在本實施方式中，TFT30具有頂柵結構。此外，在柵極電極32的上層側形成有源極電極33和漏極電極34。

圖17是圖16的A-A線截面圖。圖18是圖16的B-B線截面圖。如圖17和圖18所示，本實施方式的半導體裝置300中包含的TFT30包括在玻璃基板35上形成的第一絕緣膜36、在第一絕緣膜36上形成的島狀的半導體層(溝道層)31、在半導體層31上形成的第二絕緣膜37、在第二絕緣膜37上形成的柵極電極32、以覆蓋柵極電極32的方式形成的第三絕緣膜38以及在半導體層31上形成的源極電極33和漏極電極34。

半導體層31為氧化物半導體層，與上述第一實施方式同樣地構成。柵極電極32、源極電極33和漏極電極34與上述第一實施方式同樣地構成。

第一絕緣膜36例如由膜厚約100nm的氧化硅(SiO₂)膜構成。第二絕緣膜37例如由膜厚約250nm的氧化硅(SiO₂)膜構成。第三絕緣膜38例如由膜厚約1000nm的氧化硅(SiO₂)膜構成。另外，第一絕緣膜36、第二絕緣膜37和第三絕緣膜38既可以由氮化硅(SiNx)膜構成，也可以由依次層疊氮化硅膜和氧化硅膜而形成的層疊絕緣膜構成。

在本實施方式中，提高半導體層31的與第二絕緣膜37的界面(以下，為了便于說明而稱為“第二絕緣膜界面”)的純金屬比率。更詳細而言，第二絕緣膜界面中的半導體層31的圖案的周緣部的純金屬比率比該半導體層31的主體中的純金屬比率高。另外，也可以與上述第一實施方式的第一變形例一樣，使得半導體層31的圖案中的上表面部的純金屬比率比半導體層31的主體中的純金屬比率高。此外，還可以與上述第一實施方式的第二變形例一樣，使得半導體層31的圖案中的周緣部和上表面部這兩者的純金屬比率比半導體層31的主體中的純金屬比率高。

＜3.2制造方法＞

參照圖19，對本實施方式的半導體裝置300的制造方法進行說明。首先，使用等離子體CVD法，在玻璃基板35上形成氧化硅膜，形成第一絕緣膜36(步驟S310)。

接著，使用DC濺射法，在第一絕緣膜36的表面形成含有銦、鎵、鋅和氧的氧化物半導體膜。氧化物半導體膜使用將氧化銦(In₂O₃)、氧化鎵(Ga₂O₃)和氧化鋅(ZnO)分別等摩爾混合并燒結而得到的濺射靶，利用DC濺射法形成。接著，在氧化物半導體膜的表面形成抗蝕劑圖案，將該抗蝕劑圖案作為掩模，利用濕式蝕刻法對氧化物半導體膜進行蝕刻。由此，形成島狀的半導體層(溝道層)31(步驟S320)。

接著，使用等離子體CVD法，以覆蓋半導體層31的方式，形成第二絕緣膜37(步驟S330)。在該步驟S330中，以使得上述的第二絕緣膜界面中的半導體層31的圖案的周緣部的純金屬比率比該半導體層31的主體中的純金屬比率高的方式設定第二絕緣膜37的成膜條件。具體而言，通過進行成膜溫度、成膜功率、烘焙溫度等的調(diào)整，將成膜條件最佳化。

接著，在第二絕緣膜37上，例如使用濺射法，按鈦膜、鋁膜、鈦膜的順序連續(xù)進行成膜，形成層疊金屬膜。接著，在該層疊金屬膜的表面，使用光刻法形成抗蝕劑圖案。以該抗蝕劑圖案為掩模，利用干式蝕刻法對層疊金屬膜進行蝕刻。如以上那樣形成柵極電極32(步驟S340)。另外，在該步驟S340中，還形成柵極總線、輔助電容電極、下部配線等。

接著，利用等離子體CVD法或濺射法，形成第三絕緣膜38(步驟S350)。之后，在氧化物半導體層31上的第二絕緣膜37和第三絕緣膜38形成接觸孔。

接著，例如使用濺射法，按鈦膜、鋁膜、鈦膜的順序連續(xù)地進行成膜，形成層疊金屬膜。之后，在該層疊金屬膜的表面，使用光刻法形成抗蝕劑圖案。以該抗蝕劑圖案為掩模，利用干式蝕刻法對層疊金屬膜進行蝕刻。如以上那樣形成源極電極33和漏極電極34(步驟S360)。另外，在該步驟S360中，還形成源極總線等。

＜3.3效果＞

根據(jù)本實施方式，在具備包含由氧化物半導體構成的半導體層31的頂柵結構的TFT30的半導體裝置300中，與上述第一實施方式一樣，能夠抑制TFT30間的特性的參差不齊的產(chǎn)生。

＜4.其它＞

本發(fā)明并不限定于上述各實施方式，只要不脫離本發(fā)明的范圍就能夠進行各種變形。例如，半導體裝置的層結構也可以為上述各實施方式所示以外的結構。

附圖標記的說明

10、20、30 TFT(薄膜晶體管)

11、21、31 半導體層

12、22、32 柵極電極

13、23、33 源極電極

14、24、34 漏極電極

15、25、35 玻璃基板

16、26 柵極絕緣膜

17、27 鈍化膜

18、28 有機絕緣膜

36 第一絕緣膜

37 第二絕緣膜

38 第三絕緣膜

100、200、300 半導體裝置(半導體基板)