本發(fā)明的實(shí)施例涉及集成電路器件，更具體地，涉及三維集成電路結(jié)構(gòu)及其制造方法。

背景技術(shù)：

近年來(lái)，半導(dǎo)體工業(yè)由于諸如晶體管、二極管、電阻器、電容器等的各種電子元件的集成度不斷提高而經(jīng)歷了快速增長(zhǎng)。這種集成度的提高主要?dú)w因于最小部件尺寸越來(lái)越小，這允許在給定區(qū)域中集成更多元件。

這些更小的電子元件也需要占用面積比現(xiàn)有封裝件更小的較小的封裝件。半導(dǎo)體封裝件的典型類型包括四方扁平封裝(QFP)、插針網(wǎng)格陣列(PGA)、球柵陣列(BGA)、倒裝芯片(FC)、三維集成電路(3DIC)、晶圓極封裝(WLP)和堆疊式封裝(PoP)器件。一些3DIC通過(guò)在半導(dǎo)體晶圓級(jí)上堆疊式放置芯片制備而成。由于堆疊的芯片之間的互連件的長(zhǎng)度減小，因此3DIC提供了集成度升高和諸如速度更快和帶寬更高的其他優(yōu)勢(shì)。然而，3DIC技術(shù)發(fā)展仍面臨相當(dāng)多的挑戰(zhàn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供了一種三維集成電路結(jié)構(gòu)，包括：第一管芯，接合至第二管芯，其中，所述第一管芯的第一介電層接合至所述第二管芯的第二介電層，其中，第一鈍化層位于所述第一管芯的所述第一介電層和第一襯底之間，并且第一測(cè)試焊盤嵌入在所述第一鈍化層中；襯底通孔，穿過(guò)所述第一管芯并電連接至所述第二管芯；以及連接件，通過(guò)所述襯底通孔電連接至所述第一管芯和所述第二管芯。

本發(fā)明的另一實(shí)施例提供了一種三維集成電路結(jié)構(gòu)，包括：第一管芯，接 合至第二管芯，其中，所述第一管芯的第一介電層接合至所述第二管芯的第二介電層，其中，第一鈍化層位于所述第一管芯的所述第一介電層和第一襯底之間，并且第一測(cè)試焊盤在所述第一鈍化層中形成并延伸至所述第一介電層；襯底通孔，穿過(guò)所述第一管芯并電連接至所述第二管芯；以及連接件，通過(guò)所述襯底通孔電連接至所述第一管芯和所述第二管芯。

本發(fā)明的又一實(shí)施例提供了一種制造三維集成電路結(jié)構(gòu)的方法，所述方法包括：對(duì)第一半導(dǎo)體晶圓的第一金屬化結(jié)構(gòu)和第二半導(dǎo)體晶圓的第二金屬化結(jié)構(gòu)實(shí)施管芯性能測(cè)試以識(shí)別第一管芯和第二管芯，其中，所述第一管芯和所述第二管芯是已知良好管芯；在所述第一半導(dǎo)體晶圓上形成第一介電層，并在所述第二半導(dǎo)體晶圓上形成第二介電層；將所述第一管芯拿起以接合至所述第二管芯，其中，將所述第一介電層接合至所述第二介電層；形成連接件以通過(guò)襯底通孔電連接至所述第一管芯和所述第二管芯，從而形成堆疊結(jié)構(gòu)；以及將所述堆疊結(jié)構(gòu)分割以形成所述三維集成電路結(jié)構(gòu)。

附圖簡(jiǎn)述

圖1A至圖1K是示出根據(jù)第一實(shí)施例的三維集成電路(3DIC)結(jié)構(gòu)的制造方法的示意性截面圖。

圖2A至圖2G是示出根據(jù)第二實(shí)施例的3DIC結(jié)構(gòu)的制造方法的示意性截面圖。

圖3A至圖3G是示出根據(jù)第三實(shí)施例的3DIC結(jié)構(gòu)的制造方法的示意性截面圖。

圖4A至圖4F是示出根據(jù)第四實(shí)施例的三維集成電路結(jié)構(gòu)的制造方法的示意性截面圖。

圖5A至圖5G是示出根據(jù)第五實(shí)施例的3DIC結(jié)構(gòu)的制造方法的示意性截面圖。

圖6是示出根據(jù)一些實(shí)施例的3DIC結(jié)構(gòu)的制造方法的流程圖。

具體實(shí)施方式

以下公開(kāi)內(nèi)容提供了許多用于實(shí)現(xiàn)所提供主題的不同特征的不同實(shí)施 例或?qū)嵤├?。下面描述了組件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字符。該重復(fù)是為了簡(jiǎn)單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

此外，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…上方”、“在…上方”、“上部”等的空間相對(duì)術(shù)語(yǔ)，以描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語(yǔ)旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而本文使用的空間相對(duì)描述符可以同樣地作相應(yīng)的解釋。

圖1A至圖1K是示出根據(jù)第一實(shí)施例的三維集成電路(3DIC)結(jié)構(gòu)的制造方法的示意性截面圖。圖6是示出根據(jù)一些實(shí)施例的3DIC結(jié)構(gòu)的制造方法的流程圖。

參考圖1A，提供了第一半導(dǎo)體晶圓100。第一半導(dǎo)體晶圓100包括第一襯底102，第一襯底102可由硅或其他半導(dǎo)體材料制成?？蛇x地或額外地，第一襯底102可包括諸如鍺的其他元素半導(dǎo)體材料。在一些實(shí)施例中，第一襯底102由諸如碳化硅、砷化鎵、砷化銦或磷化銦的化合物半導(dǎo)體制成。在一些實(shí)施例中，第一襯底102由諸如鍺化硅、磷化硅鍺的合金半導(dǎo)體制成。在一些實(shí)施例中，第一襯底102包括外延層。例如，第一襯底102具有位于塊狀半導(dǎo)體上面的外延層。

參考圖1A，在一些實(shí)施例中，在前段制程(FEOL)工藝中形成位于第一半導(dǎo)體晶圓100中的第一器件區(qū)104。第一器件區(qū)104之一包括柵極結(jié)構(gòu)108、源極/漏極區(qū)112和諸如淺溝槽隔離(STI)結(jié)構(gòu)的隔離結(jié)構(gòu)114。柵極結(jié)構(gòu)108包括柵極介電層109、柵電極110并且可能包括間隔件(未示出)。例如，柵極介電層109由氧化硅、高介電常數(shù)(高-k)材料或其組合制成。在一些實(shí)施例中，高-k材料具有大于約4或甚至大于約10的介 電常數(shù)。在一些實(shí)施例中，高-k材料包括金屬氧化物，諸如二氧化鈦(TiO₂)、二氧化鋯(ZrO₂)、二氧化鉿(HfO₂)、五氧化二鉭(Ta₂O₅)和氧化鋇鍶鈦((Ba,Sr)TiO₃)或其組合。在一些實(shí)施例中，柵電極110是包括金屬、金屬合金、金屬硅化物或其組合的金屬柵極。在可選實(shí)施例中，柵電極110是多晶硅柵極。源極/漏極區(qū)112包括外延層(例如，SiGe或SiC)和/或在其中包括摻雜區(qū)。圖1A所示的第一器件區(qū)104僅為實(shí)例，并且在第一器件區(qū)104中可形成其他結(jié)構(gòu)。

第一器件區(qū)104可形成多種N-型金屬氧化物半導(dǎo)體(NMOS)和/或P-型金屬氧化物半導(dǎo)體(PMOS)器件，諸如晶體管或存儲(chǔ)器等，所述器件互連以實(shí)施一種或多種功能。在第一襯底102上也可形成諸如電容器、電阻器、二極管、光電二極管、熔斷器等的其他器件。

參考圖1A，在第一器件區(qū)104的旁邊和上方形成介電層106。例如，介電層106包括氧化硅、氮化硅、氮氧化硅或具有低于4的介電常數(shù)的低介電常數(shù)(低-k)材料。在一些實(shí)施例中，介電層106由氧化硅制成。例如，形成介電層106的方法包括化學(xué)氣相沉積(CVD)法、物理氣相沉積(PVD)工藝等。

在第一器件區(qū)104上方形成第一互連件120以將其電連接至第一器件區(qū)104。在一些實(shí)施例中，第一互連件120包括位于介電層106中或上的接觸插塞122和導(dǎo)線124。

導(dǎo)線124嵌入在第一絕緣層126中。例如，接觸插塞122和導(dǎo)線124包括銅、銅合金、鎳、鋁、鎢、其組合等。在一些實(shí)施例中，接觸插塞122由鎢制成且導(dǎo)線124由銅制成。在一些實(shí)施例中，形成接觸插塞122和導(dǎo)線124包括圖案化介電層，在介電層106中或上形成插塞和金屬層。在可選實(shí)施例中，接觸插塞122和導(dǎo)線124可通過(guò)例如雙鑲嵌工藝形成。

在一些實(shí)施例中，在接觸插塞122和介電層106之間或者在導(dǎo)線124和第一絕緣層126之間可形成阻擋層(未示出)以防止接觸插塞122或?qū)Ь€124的材料遷移至第一器件區(qū)104。例如，阻擋層的材料包括鉭、氮化鉭、鈦、氮化鈦、鈷-鎢(CoW)或其組合。例如，形成阻擋層的方法包括CVD、PVD等。

第一絕緣層126包括低介電常數(shù)(低-k)材料、諸如氮化硅的氮化物、諸如氧化硅的氧化物、未摻雜硅酸鹽玻璃(USG)、磷硅酸鹽玻璃(PSG)、硼硅酸鹽玻璃(BSG)、硼摻雜的磷硅酸鹽玻璃(BPSG)或其組合。在一些實(shí)施例中，低-k材料具有小于約4或甚至小于約3的介電常數(shù)。在一些實(shí)施例中，低-k材料包括諸如苯并環(huán)丁烯(BCB)、或的聚合物基材料；或諸如氫倍半硅氧烷(HSQ)或SiOF的二氧化硅基材料。在一些實(shí)施例中，一個(gè)或多個(gè)第一絕緣層126包括多種介電材料。每個(gè)第一絕緣層126通過(guò)諸如旋轉(zhuǎn)涂布、CVD等的適當(dāng)工藝形成。

示出第一互連件120僅為了說(shuō)明的目的。第一互連件120可包括其他配置并可包括一個(gè)或多個(gè)導(dǎo)線和通孔層。參考圖1A，導(dǎo)線124是指頂部導(dǎo)線，其可連接至在隨后的步驟中形成的測(cè)試焊盤。

此后，在第一絕緣層126和導(dǎo)線124上方形成第一鈍化層130。在一些實(shí)施例中，第一鈍化層130包括氧化硅、氮化硅、苯并環(huán)丁烯(BCB)聚合物、聚酰亞胺(PI)、聚苯并噁唑(PBO)或其組合并通過(guò)諸如旋轉(zhuǎn)涂布、CVD等的適當(dāng)工藝形成。在一些實(shí)施例中，第一鈍化層130的厚度為從6000埃至10000埃的范圍內(nèi)。第一鈍化層130之中具有開(kāi)口132。在一些實(shí)施例中，開(kāi)口132通過(guò)實(shí)施光刻工藝和蝕刻工藝形成。蝕刻工藝為諸如反應(yīng)離子蝕刻工藝等的干蝕刻工藝。

在一些實(shí)施例中，在形成第一鈍化層130之前，任選在第一絕緣層126和導(dǎo)線124上方形成覆蓋層128。在一些實(shí)施例中，覆蓋層128的材料可與第一鈍化層130的材料不同。在可選實(shí)施例中，覆蓋層128的材料可與第一鈍化層130的材料相同。例如，覆蓋層128由氮化硅、氧化硅、氮氧化硅等制成。在一些實(shí)施例中，第一鈍化層130由氧化硅制成，且覆蓋層128由氮化硅制成。在實(shí)施蝕刻工藝以形成開(kāi)口132期間，還去除位于導(dǎo)線124上方的覆蓋層128的部分以暴露導(dǎo)線124的頂面的部分。

參考圖1A，在第一鈍化層130和導(dǎo)線124上面形成第一導(dǎo)電材料層134。第一導(dǎo)電材料層134可為金屬材料層。開(kāi)口132并未完全填充第一導(dǎo)電材料層134。在一些實(shí)施例中，在第一鈍化層130和導(dǎo)線124上面共 形地形成第一導(dǎo)電材料層134，并在開(kāi)口132中的導(dǎo)線124上方形成凹槽132a。在一些實(shí)施例中，第一導(dǎo)電材料層134的厚度為從2000埃至6000埃的范圍內(nèi)。第一導(dǎo)電材料層134的材料不同于導(dǎo)線124的材料。在一些實(shí)施例中，第一導(dǎo)電材料層134的材料比第一互連件120的材料柔軟。例如，第一導(dǎo)電材料層134包括鋁、銅、鎳、金、銀、鎢、其組合等。在一些實(shí)施例中，第一互連件120由銅或銅合金制成，且第一導(dǎo)電材料層134由鋁制成。例如，形成第一導(dǎo)電材料層134的方法包括電化學(xué)鍍工藝、CVD、PECVD、原子層沉積(ALD)、PVD、其組合等。

參考圖1B，在凹槽132a中的第一導(dǎo)電材料層134的頂面上面形成掩模140。在一些實(shí)施例中，凹槽132a中的掩模140的頂面低于第一鈍化層130的頂面。掩模140的材料不同于第一導(dǎo)電材料層134的材料。例如，掩模140可由可流動(dòng)材料形成。在一些實(shí)施例中，掩模140可為光刻膠、旋涂玻璃(SOG)等。在一些實(shí)施例中，例如，形成掩模140的方法包括旋轉(zhuǎn)涂布、沉積等。例如，首先通過(guò)旋轉(zhuǎn)涂布方法將掩模材料(未示出)涂覆于第一導(dǎo)電材料層134的表面。然后，例如，除了凹槽132a中的掩模材料之外，可通過(guò)回蝕刻去除第一導(dǎo)電材料層134的表面上的掩模材料。此后，保留在凹槽132a中的掩模材料形成為掩模140，并且凹槽132a中的掩模140的頂面低于第一鈍化層130的頂面。

參考圖1B和圖1C，使用掩模140作為蝕刻掩模，對(duì)第一導(dǎo)電材料層134實(shí)施蝕刻工藝(例如，干蝕刻)。去除位于第一鈍化層130上的第一導(dǎo)電材料層134。同時(shí)，還去除未被掩模140覆蓋的位于開(kāi)口132中的第一導(dǎo)電材料層134的部分。因此，在開(kāi)口132中形成第一測(cè)試焊盤134a，并且開(kāi)口132的側(cè)壁附近的第一測(cè)試焊盤134a的頂面低于第一鈍化層130的頂面。換言之，第一測(cè)試焊盤134a具有U-形，且第一測(cè)試焊盤134a的頂面和第一鈍化層130的頂面形成一種臺(tái)階結(jié)構(gòu)。在這些實(shí)施例中，第一測(cè)試焊盤134a和第一互連件120的組合是指第一金屬化結(jié)構(gòu)136。此后，例如，通過(guò)干蝕刻、濕蝕刻或其組合去除掩模140。

參考圖1D和圖6，步驟S10，對(duì)第一半導(dǎo)體晶圓100的第一金屬化結(jié)構(gòu)136實(shí)施管芯性能測(cè)試以識(shí)別或選擇已知良好管芯(KGD)。在一些 實(shí)施例中，管芯性能測(cè)試通過(guò)使用管芯性能探針150實(shí)施。將管芯性能探針150插入第一金屬化結(jié)構(gòu)136的第一測(cè)試焊盤134a中，在管芯性能測(cè)試之后在第一測(cè)試焊盤134a的上部形成探針標(biāo)記152。例如，探針標(biāo)記152的深度為從2000埃至6000埃的范圍內(nèi)。

參考圖1E和圖1F以及圖6，步驟S12，在第一半導(dǎo)體晶圓100的第一鈍化層130和第一測(cè)試焊盤134a上方形成第一介電材料層160。例如，第一介電材料層160包括氧化硅、氮化硅、氮氧化硅或其組合。例如，形成第一介電層160的方法包括CVD、PVCVD等。此后，對(duì)第一介電材料層160實(shí)施平坦化工藝以形成第一介電層160a。在一些實(shí)施例中，平坦化工藝可為化學(xué)機(jī)械拋光(CMP)工藝，使得第一介電層160a具有平坦表面。

參考圖1G，在實(shí)施管芯性能測(cè)試并且形成第一介電材料層160后，對(duì)第一半導(dǎo)體晶圓100實(shí)施分割或切割工藝以使第一管芯100a彼此分離。用于分離第一管芯100a的切割工藝通常包括使用旋轉(zhuǎn)葉片或激光束(未示出)沿著劃線區(qū)分割第一半導(dǎo)體晶圓100。換言之，分割或切割工藝為例如激光切割工藝或機(jī)械切割工藝。

參考圖1G，提供了第二半導(dǎo)體晶圓200。第二半導(dǎo)體晶圓200的結(jié)構(gòu)可與第一半導(dǎo)體晶圓100的結(jié)構(gòu)類似或不同。在一些實(shí)施例中，提供了與第一半導(dǎo)體晶圓100類似的第二半導(dǎo)體晶圓200。半導(dǎo)體晶圓200包括第二襯底202和器件區(qū)204。第二襯底202的材料與第一襯底102的材料類似。與第一器件區(qū)104類似，第二器件區(qū)204可包括柵極結(jié)構(gòu)208、源極/漏極區(qū)212和隔離結(jié)構(gòu)214。與柵極結(jié)構(gòu)108類似，柵極結(jié)構(gòu)208包括柵極介電層209、柵電極210，并且可能包括間隔件(未示出)。與第一半導(dǎo)體晶圓100類似，第二半導(dǎo)體晶圓200還包括第二金屬化結(jié)構(gòu)236、覆蓋層228、第二鈍化層230、第二測(cè)試焊盤234a和第二介電層260a。第二金屬化結(jié)構(gòu)236包括第二測(cè)試焊盤234a和第二互連件220。與第一互連件120類似，第二互連件220包括嵌入在介電層材料206中的接觸插塞222和嵌入在第二絕緣材料層226中的導(dǎo)線224。

在可選實(shí)施例中，第二半導(dǎo)體晶圓200與第一半導(dǎo)體晶圓100不同。 例如，可根據(jù)下列實(shí)施例中的制造半導(dǎo)體晶圓的方法中的任何一種方法制造第二半導(dǎo)體晶圓200。

參考圖1G和圖6，步驟S10至步驟12，在第二半導(dǎo)體晶圓200上形成第二介電層260a之前，也可對(duì)第二半導(dǎo)體晶圓200實(shí)施管芯性能測(cè)試。在該情況下，將第一管芯100a(選自第一半導(dǎo)體晶圓100的KGD)接合至第二管芯200a(第二半導(dǎo)體晶圓200的KGD)。因此，可提高產(chǎn)率。

在可選實(shí)施例中，第二半導(dǎo)體晶圓200還可為載體、襯底、管芯或適于裝載或接合選自第一半導(dǎo)體晶圓100的KGD的任何物理結(jié)構(gòu)。

參考圖1G和圖6，步驟S14，在一些實(shí)施例中，第一管芯100a選自和拿自第一半導(dǎo)體晶圓100。第一管芯100a和第二半導(dǎo)體晶圓200的第二管芯200a通過(guò)熔融接合而面對(duì)面地接合在一起。第一管芯100a和第二管芯200a在第一介電層160a的頂面和第二介電層260a的頂面處接合。在一些實(shí)施例中，例如，通過(guò)直接表面接合工藝將第一管芯100a接合至第二半導(dǎo)體晶圓200的第二管芯200a。直接表面接合工藝通過(guò)清洗和/或表面活化工藝以及隨后對(duì)結(jié)合的表面施加壓力、熱和/或其他接合工藝步驟建立氧化物之間的接合。在一些實(shí)施例中，將一些接合的管芯或接合的管芯/晶圓烘烤、退火、加壓或其他處理以加強(qiáng)或完成接合。

參考圖1H，在第一管芯100a旁邊形成密封劑304。更具體地，在第一管芯100a周圍和第二半導(dǎo)體200的頂面上方形成密封劑304。密封劑304為模塑料、模制底充膠、樹(shù)脂(諸如環(huán)氧樹(shù)脂)等。在一些實(shí)施例中，例如，使用模具(未示出)將密封劑304成形或模制，模具可能具有邊框或其他特征以用于在施加時(shí)保留密封劑304。這種模具可用于在第一管芯100a旁邊或周圍加壓模制密封劑304以迫使密封劑304進(jìn)入開(kāi)口和凹槽中，消除密封劑304中的氣袋等。在一些實(shí)施例中，密封劑304為諸如環(huán)氧樹(shù)脂、樹(shù)脂的非導(dǎo)電材料或介電材料；諸如聚苯并噁唑(PBO)、聚酰亞胺、苯并環(huán)丁烯(BCB)、其組合等的可模制聚合物；或另外的可模制材料。例如，密封劑304為可通過(guò)化學(xué)反應(yīng)或通過(guò)干燥固化的環(huán)氧樹(shù)脂或樹(shù)脂。在一些實(shí)施例中，密封劑304為紫外線(UV)固化的聚合物。在一些實(shí)施例中，在封裝件上形成包括氧化物、氮化物等的介電膜或絕 緣膜。在這類實(shí)施例中，密封劑304被絕緣膜替代。然而，為了簡(jiǎn)潔，密封劑304的實(shí)施例在本文是指包括介電膜或絕緣膜的實(shí)施例。在一些實(shí)施例中，絕緣膜可為諸如氮化硅、氧化硅、氮氧化硅的氧化物膜或氮化物膜，或另外的介電材料，并通過(guò)CVD、PECVD或另外的工藝形成。

例如，可通過(guò)研磨、CMP、蝕刻或另外的工藝削減或平坦化密封劑304。例如，在密封劑304為諸如氧化物或氮化物的絕緣膜的情況下，干蝕刻或CMP用于削減或平坦化密封劑304的頂面。在一些實(shí)施例中，在如圖1H所示的平坦化之后，密封劑304可能覆蓋第一管芯100a。在可選實(shí)施例中，削減密封劑304使得第一管芯100a暴露(未示出)。在一些實(shí)施例中，以與密封劑304相同的工藝將第一管芯100a的第一襯底102削薄或削減，導(dǎo)致第一管芯100a的后側(cè)面與密封劑304的表面基本共面。在其他實(shí)施例中，可以相同工藝將第二管芯200a的第二襯底202削薄或削減。

參考圖1I至圖1J以及圖6，步驟S16，形成襯底通孔(TSV)311以穿過(guò)第一管芯100a。TSV 311用于提供電連接并用于堆疊結(jié)構(gòu)300a的散熱。在一些實(shí)施例中，TSV 311用于將位于第二半導(dǎo)體晶圓200上的導(dǎo)線224連接至第一管芯100a的后側(cè)。在可選實(shí)施例中，TSV 311可通過(guò)再分布線(RDL)與第一管芯100a連接，再分布線可在下列實(shí)施例中在第二半導(dǎo)體晶圓200上形成。在另一可選實(shí)施例中，第一導(dǎo)線124和第二導(dǎo)線224可通過(guò)TSV 311電連接。盡管圖1J僅示出一個(gè)TSV 311，但可形成多于一個(gè)TSV。

參考圖1I，將堆疊結(jié)構(gòu)300a圖案化并通過(guò)一種或多種蝕刻工藝形成延伸穿過(guò)第一管芯100a的TSV開(kāi)口313以暴露第二半導(dǎo)體晶圓200的導(dǎo)線224的部分。在一些實(shí)施例中，使用雙鑲嵌后通孔工藝形成TSV開(kāi)口313。在可選實(shí)施例中，使用兩種或多種蝕刻工藝和時(shí)間模式蝕刻工藝形成TSV開(kāi)口313以便可將TSV開(kāi)口313的深度和寬度控制在預(yù)定的深度和寬度。在另一可選實(shí)施例中，如圖1I所示，TSV開(kāi)口313的上部的寬度大于TSV開(kāi)口313的下部的寬度。

在一些實(shí)施例中，TSV 311包括間隔件312和導(dǎo)電通孔材料316。間 隔件312形成在TSV開(kāi)口313的側(cè)壁上以充當(dāng)隔離層，從而使得導(dǎo)電通孔材料316和第一襯底102彼此不直接接觸。在一些實(shí)施例中，如圖1J所示，間隔件312使導(dǎo)線124的橫向表面的部分暴露在TSV開(kāi)口313中，從而使得隨后形成的導(dǎo)電通孔材料316可與導(dǎo)線224電接觸。在一些雙鑲嵌實(shí)施例中，在TSV開(kāi)口313的上部和下部形成間隔件312，其中，上部和下部間隔件312彼此橫向隔開(kāi)并且暴露導(dǎo)線124的橫向表面。

間隔件312的形成包括形成絕緣材料層(未示出)，然后實(shí)施各向異性蝕刻工藝。例如，絕緣材料層由包括氧化硅、氮化硅、氮氧化硅的絕緣材料制成。絕緣材料層可通過(guò)使用PECVD工藝或其他適用工藝形成。絕緣材料層可為單層或多層。在一些實(shí)施例中，間隔件312的厚度為從約100埃至5000埃的范圍內(nèi)。導(dǎo)電通孔材料316由銅、銅合金、鋁合金或其組合制成。可選地，可使用其他適用材料。在一些實(shí)施例中，通過(guò)鍍形成導(dǎo)電通孔材料316。

在一些實(shí)施例中，在間隔件312上方共形地形成擴(kuò)散阻擋層(未示出)。擴(kuò)散阻擋層用于防止隨后形成的導(dǎo)電通孔材料316遷移至第一器件區(qū)104和第二器件區(qū)204。例如，擴(kuò)散阻擋層由鉭、氮化鉭、鈦、氮化鈦、鈷-鎢(CoW)或其組合制成。在一些實(shí)施例中，擴(kuò)散阻擋層通過(guò)PVD工藝形成。

參考圖1K，可在密封劑304的頂面304a上形成具有一個(gè)或多個(gè)絕緣層(例如，在圖1K中示出兩個(gè)絕緣層331和333)和導(dǎo)電元件332的再分布線(RDL)層330。在一些實(shí)施例中，在導(dǎo)電元件332和絕緣層331之間形成擴(kuò)散阻擋層(未示出)。在RDL層330上形成導(dǎo)電焊盤322，并且在導(dǎo)電焊盤322和RDL層330的部分上形成鈍化層328。導(dǎo)電焊盤322通過(guò)RDL層330電連接至TSV 311。在一些實(shí)施例中，例如，導(dǎo)電焊盤322由諸如銅、鋁、銅合金、鋁合金的具有低電阻率的導(dǎo)電材料或其他適用材料制成。

參考圖1K，在導(dǎo)電焊盤322上形成UBM層324。UBM 324層可包括粘附層和/或潤(rùn)濕層。在一些實(shí)施例中，例如，UBM層324由鉭、氮化鉭、鈦、氮化鈦等制成。在一些實(shí)施例中，UBM層324還包括銅晶種層 (未示出)。

參考圖1K和圖6，步驟S16，在UBM層324上方形成連接件326(諸如焊球、導(dǎo)電柱等)。在一些實(shí)施例中，連接件326可由諸如焊料或焊料合金的具有低電阻率的導(dǎo)電材料制成。例如，焊料合金包括錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鎳(Ni)、鉍(Bi)或其組合。在一些實(shí)施例中，第一管芯100a的導(dǎo)線124通過(guò)TSV 311電連接至第二管芯200a的導(dǎo)線224并且通過(guò)導(dǎo)電元件332進(jìn)一步電連接至連接件326。

參考圖1K和圖6，步驟S18，對(duì)堆疊結(jié)構(gòu)300a實(shí)施分割或切割工藝以使3DIC結(jié)構(gòu)310a彼此分離。例如，分割或切割工藝為激光切割工藝或機(jī)械切割工藝。

參考圖1K，在該情況下，將第一管芯100a(其為選自第一半導(dǎo)體晶圓100的KGD)接合至第二管芯200a(其為選自第二半導(dǎo)體晶圓200的KGD)，其中，將第一管芯100a的第一介電層160a接合至第二管芯200a的第二介電層260a。每個(gè)3DIC的產(chǎn)率均提高，因?yàn)樵诜指钪耙淹瓿晒苄拘阅軠y(cè)試和選擇。此外，在第一實(shí)施例中，接合層的平坦表面可提高接合強(qiáng)度。而且，與傳統(tǒng)制造工藝相比，省略測(cè)試焊盤的光掩模或額外的鈍化層以簡(jiǎn)化制造工藝并降低工藝成本。

圖2A至圖2G是示出根據(jù)第二實(shí)施例的3DIC結(jié)構(gòu)的制造方法的示意性截面圖。

參考圖2A，第二實(shí)施例與上述第一實(shí)施例類似。然而，可形成圖2A中位于第一半導(dǎo)體晶圓100上的第一鈍化層130，其厚度比圖1A中的鈍化層薄。在一些實(shí)施例中，例如，第一鈍化層130的厚度小于6000埃。

參考圖2A，在第一鈍化層130和導(dǎo)線124上面形成第一導(dǎo)電材料層134。第一鈍化層130中的開(kāi)口132完全填充第一導(dǎo)電材料層134。在一些實(shí)施例中，第一導(dǎo)電材料層134的厚度可能比第一鈍化層130的厚度略厚。形成第一導(dǎo)電材料層134的材料和方法已在上文描述。因此，此處省略重復(fù)描述。

參考圖2A和圖2B，對(duì)第一導(dǎo)電材料層134實(shí)施平坦化工藝。第一導(dǎo)電材料層134的部分保留在開(kāi)口132中，由此第一測(cè)試焊盤134a形成 并且嵌入在第一鈍化層130中。在一些實(shí)施例中，第一測(cè)試焊盤134a的頂面與第一鈍化層130的頂面基本共面。例如，平坦化工藝為CMP工藝等。在一些實(shí)施例中，第一金屬化結(jié)構(gòu)136包括第一測(cè)試焊盤134a和互連件120。

參考圖2C至圖2G以及圖6，根據(jù)第一實(shí)施例中描述的方法實(shí)施步驟S10至步驟S16以形成堆疊結(jié)構(gòu)300b。此后，參考圖6，步驟S18，可將堆疊結(jié)構(gòu)300b分割以隨后形成3DIC結(jié)構(gòu)310b。將第一鈍化層130的厚度制成比圖1H中的鈍化層薄，因此降低了堆疊結(jié)構(gòu)300b的厚度。

圖3A至圖3G是示出根據(jù)第三實(shí)施例的3DIC結(jié)構(gòu)的制造方法的示意性截面圖。

參考圖3A，第三實(shí)施例與上述第二實(shí)施例類似。然而，在第一鈍化層130中形成多個(gè)開(kāi)口132以暴露位于第一半導(dǎo)體晶圓100上的互連件120的頂部導(dǎo)線124的部分?？蛇x地或額外地，在第一鈍化層130中還可形成另外的開(kāi)口133。在一些實(shí)施例中，可同時(shí)形成開(kāi)口132和開(kāi)口133。例如，開(kāi)口132和開(kāi)口133分別包括溝槽和通孔。

參考圖3A，在第一鈍化層130和導(dǎo)線124上面形成第一導(dǎo)電材料層134。在一些實(shí)施例中，開(kāi)口132和開(kāi)口133完全填充第一導(dǎo)電材料層134。

參考圖3B，對(duì)第一導(dǎo)電材料層134實(shí)施平坦化工藝。保留在開(kāi)口132和開(kāi)口133中的第一導(dǎo)電材料層134形成為嵌入在第一鈍化層130中的第一測(cè)試焊盤134a和RDL 134b。在一些實(shí)施例中，在平坦化之后，第一測(cè)試焊盤134a的頂面和RDL的頂面與第一鈍化層130的頂面基本共面。例如，平坦化工藝可為CMP工藝等。在一些實(shí)施例中，第一測(cè)試焊盤134a具有T-形。在一些實(shí)施例中，第一金屬化結(jié)構(gòu)136包括第一測(cè)試焊盤134a、RDL 134b和互連件120。

參考圖3C至圖3G以及圖6，根據(jù)第一實(shí)施例中描述的方法實(shí)施步驟S10至步驟S16以形成堆疊結(jié)構(gòu)300c。此后，參考圖3G和圖6，步驟S18，將堆疊結(jié)構(gòu)300c分割以隨后形成3DIC結(jié)構(gòu)310c。

圖4A至圖4F是示出根據(jù)第四實(shí)施例的3DIC結(jié)構(gòu)的制造方法的示意性截面圖。

參考圖4A和4B，第四實(shí)施例與上述第一實(shí)施例類似。然而，通過(guò)例如光刻工藝和蝕刻工藝將第一導(dǎo)電材料層134圖案化以在第一鈍化層130和互連件120的導(dǎo)線124上方形成第一測(cè)試焊盤134a和RDL 134b。例如，蝕刻工藝為干蝕刻工藝。在一些實(shí)施例中，干蝕刻工藝為反應(yīng)離子蝕刻工藝等。在一些實(shí)施例中，第一金屬化結(jié)構(gòu)136包括第一測(cè)試焊盤134a、RDL 134b和互連件120。

參考圖4B至4D，根據(jù)第一實(shí)施例中描述的方法實(shí)施步驟S10至步驟S12。在實(shí)施管芯性能測(cè)試之后，在第一測(cè)試焊盤134a、RDL 134b和第一鈍化層130上形成第一介電層160a。換言之，第一測(cè)試焊盤134a形成在第一鈍化層130中并延伸至第一介電層160a。RDL 134b嵌入在第一介電層160a中。

參考圖4E和圖6，根據(jù)第一實(shí)施例中描述的方法實(shí)施步驟S14至步驟S16以形成堆疊結(jié)構(gòu)300d。此后，參考圖6，步驟S18，將堆疊結(jié)構(gòu)300d分割以隨后形成3DIC結(jié)構(gòu)310d。

在第三和第四實(shí)施例中，由于可同時(shí)形成測(cè)試焊盤和RDL，因此可簡(jiǎn)化制造方法的工藝并且提高空間利用率。

圖5A至圖5G是示出根據(jù)第五實(shí)施例的3DIC結(jié)構(gòu)的制造方法的示意性截面圖。

參考圖5A，第五實(shí)施例與上述第一實(shí)施例類似。然而，沒(méi)有形成第一實(shí)施例的覆蓋層128、第一鈍化層130和第一導(dǎo)電材料層134。在這些實(shí)施例中，第一半導(dǎo)體晶圓100的第一金屬化結(jié)構(gòu)136包括互連件120。

參考圖5B和圖6，步驟S10，對(duì)第一半導(dǎo)體晶圓100實(shí)施管芯性能測(cè)試以識(shí)別或選擇KGD。在該情況下，導(dǎo)線124用作上述第一測(cè)試焊盤。在一些實(shí)施例中，將管芯性能探針150直接插入導(dǎo)線124中進(jìn)行測(cè)試。在管芯性能測(cè)試之后，在導(dǎo)線124上部形成探針標(biāo)記152。例如，探針標(biāo)記152的深度為從2000埃至6000埃的范圍內(nèi)。

參考圖5C，在一些實(shí)施例中，對(duì)第一絕緣層126和導(dǎo)線124實(shí)施平坦化工藝，從而可去除或減少探針標(biāo)記152。例如，平坦化工藝可為CMP工藝等。在平坦化工藝之后，第一絕緣層126和導(dǎo)線124的表面基本共 面。

參考圖5D和圖5E以及圖6，步驟S12，在第一絕緣層126和導(dǎo)線124上方形成第一介電材料層160。對(duì)第一介電材料層160實(shí)施另一平坦化工藝以形成第一介電層160a。形成第一介電層160a的厚度、材料和方法已在上文描述。因此，此處省略重復(fù)描述。

參考圖5F和圖5G以及圖6，根據(jù)第一實(shí)施例中描述的方法實(shí)施步驟S14至步驟S16以形成堆疊結(jié)構(gòu)300e。此后，參考圖5G和圖6，步驟S18，可將堆疊結(jié)構(gòu)300e分割以隨后形成3DIC結(jié)構(gòu)310e。

在第五實(shí)施例中，由于省略了形成測(cè)試焊盤的步驟，因此可簡(jiǎn)化制造方法的工藝。

根據(jù)上文所述內(nèi)容，因?yàn)樵诜指钪耙淹瓿晒苄拘阅軠y(cè)試和選擇，所以可提高本發(fā)明的每個(gè)3DIC的產(chǎn)率。此外，在第一實(shí)施例中，接合層的平坦表面可提高接合強(qiáng)度。而且，在一些實(shí)施例中，與傳統(tǒng)制造工藝相比，省略用于圖案化測(cè)試焊盤或額外鈍化層的光掩模以簡(jiǎn)化制造工藝并降低工藝成本。在一些實(shí)施例中，由于可同時(shí)形成測(cè)試焊盤和再分布線，因此可簡(jiǎn)化制造方法的工藝，并進(jìn)一步地，提高空間利用率。

根據(jù)本發(fā)明的一些實(shí)施例，3DIC結(jié)構(gòu)包括第一管芯、襯底通孔和連接件。第一管芯接合至第二管芯，其中，第一管芯的第一介電層接合至第二管芯的第二介電層，其中，第一鈍化層位于第一管芯的第一介電層和第一襯底之間，并且第一測(cè)試焊盤嵌入在第一鈍化層中。襯底通孔穿過(guò)第一管芯并電連接至第二管芯。連接件通過(guò)襯底通孔電連接至第一管芯和第二管芯。

在上述3DIC結(jié)構(gòu)中，其中，所述第一測(cè)試焊盤的頂面低于所述第一鈍化層的頂面。

在上述3DIC結(jié)構(gòu)中，其中，所述第一測(cè)試焊盤的頂面與所述第一鈍化層的頂面基本共面。

在上述3DIC結(jié)構(gòu)中，還包括嵌入在所述第一鈍化層中的再分布線。

在上述3DIC結(jié)構(gòu)中，其中，所述第一測(cè)試焊盤之中具有探針標(biāo)記。

在上述3DIC結(jié)構(gòu)中，其中，所述第一測(cè)試焊盤的材料比連接至所述 第一測(cè)試焊盤的第一互連件的材料柔軟，并且所述第一互連件位于所述第一測(cè)試焊盤和所述第一襯底之間。

在上述3DIC結(jié)構(gòu)中，其中，所述第一測(cè)試焊盤的材料比連接至所述第一測(cè)試焊盤的第一互連件的材料柔軟，并且所述第一互連件位于所述第一測(cè)試焊盤和所述第一襯底之間，所述第一測(cè)試焊盤的材料包括鋁，且所述第一互連件的材料包括銅、銅合金、鎳、鋁、鎢或其組合。

在上述3DIC結(jié)構(gòu)中，其中，所述第一管芯與所述第二管芯面對(duì)面地接合在一起。

在上述3DIC結(jié)構(gòu)中，其中，第二鈍化層位于所述第二管芯的所述第二介電層和第二襯底之間，且第二測(cè)試焊盤嵌入在所述第二鈍化層中。

根據(jù)本發(fā)明的可選實(shí)施例，3DIC結(jié)構(gòu)包括第一管芯、襯底通孔和連接件。第一管芯接合至第二管芯，其中，第一管芯的第一介電層接合至第二管芯的第二介電層，其中，第一鈍化層位于第一管芯的第一介電層和第一襯底之間，并且第一測(cè)試焊盤在第一鈍化層中形成并延伸至第一介電層。襯底通孔穿過(guò)第一管芯并電連接至第二管芯。連接件通過(guò)襯底通孔電連接至第一管芯和第二管芯。

在上述3DIC結(jié)構(gòu)中，還包括嵌入在所述第一介電層中的再分布線。

在上述3DIC結(jié)構(gòu)中，其中，所述第一測(cè)試焊盤之中具有探針標(biāo)記。

在上述3DIC結(jié)構(gòu)中，其中，所述第一測(cè)試焊盤的材料比第一互連件的材料柔軟，且所述第一互連件位于所述第一測(cè)試焊盤和所述第一襯底之間。

在上述3DIC結(jié)構(gòu)中，其中，所述第一測(cè)試焊盤的材料比第一互連件的材料柔軟，且所述第一互連件位于所述第一測(cè)試焊盤和所述第一襯底之間，所述第一測(cè)試焊盤的材料包括鋁，且所述第一互連件的材料包括銅、銅合金、鎳、鋁、鎢或其組合。

在上述3DIC結(jié)構(gòu)中，其中，所述第一管芯與所述第二管芯面對(duì)面地接合在一起。

在上述3DIC結(jié)構(gòu)中，其中，第二鈍化層位于所述第二管芯的所述第二介電層和第二襯底之間，且第二測(cè)試焊盤在所述第二鈍化層中形成并延伸至所述第二介電層。

根據(jù)本發(fā)明的一些實(shí)施例，制造3DIC結(jié)構(gòu)的方法包括下列步驟。對(duì)第一半導(dǎo)體晶圓的第一金屬化結(jié)構(gòu)和第二半導(dǎo)體晶圓的第二金屬化結(jié)構(gòu)實(shí)施管芯性能測(cè)試以識(shí)別第一管芯和第二管芯，其中，第一管芯和第二管芯是已知良好管芯。在第一半導(dǎo)體晶圓上形成第一介電層，并在第二半導(dǎo)體晶圓上形成第二介電層。將第一管芯拿起以接合至第二管芯，其中將第一介電層接合至第二介電層。形成連接件以通過(guò)襯底通孔電連接至第一管芯和第二管芯，從而形成堆疊結(jié)構(gòu)。將堆疊結(jié)構(gòu)分割以形成三維集成電路結(jié)構(gòu)。

在上述方法中，其中，所述第一金屬化結(jié)構(gòu)和所述第二金屬化結(jié)構(gòu)分別包括測(cè)試焊盤、互連件、再分布線或其組合。

在上述方法中，其中，所述第一金屬化結(jié)構(gòu)和所述第二金屬化結(jié)構(gòu)分別包括測(cè)試焊盤、互連件、再分布線或其組合，所述測(cè)試焊盤的材料比連接至所述測(cè)試焊盤的所述互連件的材料柔軟。

在上述方法中，其中，將所述第一管芯與所述第二管芯面對(duì)面地接合。

上面概述了若干實(shí)施例的特征，使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或修改用于實(shí)施與本文所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢(shì)的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。