本發(fā)明涉及半導(dǎo)體制造工藝技術(shù)領(lǐng)域，尤其是涉及一種半導(dǎo)體靜態(tài)電流的測試器件及測試方法。

背景技術(shù)：

半導(dǎo)體鋁柵工藝通常為6層光刻完成，通過刻蝕、注入、摻雜等工藝，將客戶設(shè)計的邏輯電路圖形，從光刻版復(fù)制到硅片上。其中，半導(dǎo)體晶圓廠商在制造的尾段，會對基礎(chǔ)器件進行基礎(chǔ)工藝參數(shù)測量。其中，基礎(chǔ)工藝參數(shù)測量包括：晶圓允收測試wat測量，包括金屬-氧化物-半導(dǎo)體mos特性測量、電阻阻值測量和電容大小測量。在wat測量初始判斷合格后，客戶進行產(chǎn)品邏輯功能、頻率、靜態(tài)電流、輸出電流電壓和開短路等芯片探測cp良率測試。通過這些測試的芯粒將進行打線、封裝并最終完成功能ft測試，然后被應(yīng)用到不同的電子產(chǎn)品，實現(xiàn)一定的邏輯控制功能。

客戶的cp測試項目中的靜態(tài)電流是考驗半導(dǎo)體晶圓廠商工藝穩(wěn)定性的重要判斷項目之一，也是失效相對較多的測試項目。靜態(tài)電流idd是指當互補金屬氧化物半導(dǎo)體cmos集成電路中的所有mos管都處于靜止狀態(tài)時的電源總電流。靜態(tài)電流的測試目的是測量邏輯狀態(tài)驗證時的靜止的電流，并與標準靜態(tài)電流相比較以提升測試覆蓋率，最大程度的發(fā)現(xiàn)器件電路核心是否存在其他方法無法檢測出的較小的損傷。

由于在wat測量時，僅僅是對一個mos管的關(guān)態(tài)電流loff測量，很難體現(xiàn)出成千上萬的mos管組合在一起的靜態(tài)電流值，即會缺少對靜態(tài)電流大小的判斷，因此需要客戶在cp測量時，對整個半導(dǎo)體元件ic電路進行靜態(tài)電流判讀。但是如果半導(dǎo)體晶圓廠商等待靜態(tài)電流判讀結(jié)果的反饋，不僅耗時，也會因客戶產(chǎn)品功能設(shè)計不同，芯片內(nèi)mos器件的數(shù)量不同，測量方法不同，造成對ic靜態(tài)電流的判斷繁多復(fù)雜、無規(guī)律，對實驗數(shù)據(jù)的收集不夠及時準確，從 而使實驗的目的大打折扣，最終造成時間及成本上的浪費。

技術(shù)實現(xiàn)要素：

為了使得在對靜態(tài)電流進行測量時，不用再受客戶設(shè)計的限制，而是只針對工藝的波動，并為半導(dǎo)體工藝提供便捷的數(shù)據(jù)支持，本發(fā)明提供了一種半導(dǎo)體靜態(tài)電流的測試器件及測試方法。

為了實現(xiàn)上述目的，本發(fā)明提供了一種半導(dǎo)體靜態(tài)電流的測試器件，所述測試器件包括多個串聯(lián)的測量結(jié)構(gòu)，其中，所述測量結(jié)構(gòu)包括：

襯底，所述襯底上設(shè)置有多對成對設(shè)置的源極和漏極；柵極，每一成對設(shè)置的源極和漏極中間區(qū)域處的襯底表面設(shè)置有一個所述柵極，且每一所述柵極與所述成對設(shè)置的源極和漏極相接觸，構(gòu)成一金屬-氧化物-半導(dǎo)體mos結(jié)構(gòu)；其中，

每一mos結(jié)構(gòu)的源極均通過第一連接線與一源極電壓輸入端連接；

多個mos結(jié)構(gòu)中，每一第一mos結(jié)構(gòu)的柵極與襯底均通過第二連接線與一襯底電壓輸入端連接，其中，第一mos結(jié)構(gòu)為兩個；

多個mos結(jié)構(gòu)中，每一第一mos結(jié)構(gòu)的漏極通過第三連接線相連接；

多個mos結(jié)構(gòu)中，每一第二mos結(jié)構(gòu)的柵極通過第四連接線均與一柵極電壓輸入端連接，其中所述第二mos結(jié)構(gòu)為多個mos結(jié)構(gòu)中除所述第一mos結(jié)構(gòu)之外的mos結(jié)構(gòu)；

多個mos結(jié)構(gòu)中，每一第二mos結(jié)構(gòu)的漏極通過第五連接線均與一漏極電壓輸入端連接，且所述第三連接線和所述第五連接線之間設(shè)置有一開關(guān)，當所述開關(guān)處于閉合狀態(tài)時，所述第一mos結(jié)構(gòu)的漏極和所述第二mos結(jié)構(gòu)的漏極均與所述漏極電壓輸入端連接。

可選的，所述襯底上設(shè)置有至少4對成對設(shè)置的源極和漏極。

可選的，所述襯底上還設(shè)置有兩個導(dǎo)電體，所述導(dǎo)電體的導(dǎo)電性能與所述源極和漏極的導(dǎo)電性能相反，其中，所述每一第一mos結(jié)構(gòu)的柵極分別通過第二連接線與一導(dǎo)電體連接，且每一第一mos結(jié)構(gòu)的柵極和導(dǎo)電體均與所述襯底電壓輸入端連接。

依據(jù)本發(fā)明的另一個方面，本發(fā)明還提供了一種采用半導(dǎo)體靜態(tài)電流的測 試器件進行半導(dǎo)體靜態(tài)電流測試的測試方法，所述測試方法包括：

設(shè)置開關(guān)為打開狀態(tài)時，向所述源極電壓輸入端、襯底電壓輸入端、柵極電壓輸入端和漏極電壓輸入端輸入的輸入電壓，使所述第二mos結(jié)構(gòu)呈導(dǎo)通狀態(tài)；

根據(jù)所述輸入電壓，采集所述開關(guān)為打開狀態(tài)時，第三連接線和第五連接線上的電流，獲得第一電流總值；

根據(jù)所述輸入電壓，采集所述開關(guān)為閉合狀態(tài)時，第三連接線和第五連接線上的電流，獲得第二電流總值；

根據(jù)所述第一電流總值和所述第二電流總值，計算所述第一電流總值和第二電流總值的電流差值；

根據(jù)所述電流差值，得出靜態(tài)電流測試結(jié)果。

可選的，當所述mos結(jié)構(gòu)為nmos結(jié)構(gòu)時，所述設(shè)置開關(guān)為打開狀態(tài)時，向所述源極電壓輸入端、襯底電壓輸入端、柵極電壓輸入端和漏極電壓輸入端輸入的輸入電壓的步驟中，將向所述源極電壓輸入端和襯底電壓輸入端輸入的輸入電壓設(shè)置為0v電壓；將向所述柵極電壓輸入端輸入的輸入電壓設(shè)置為大于nmos結(jié)構(gòu)導(dǎo)通電壓的第一輸入電壓；將向所述漏極電壓輸入端輸入的輸入電壓設(shè)置為大于第一輸入電壓的第二輸入電壓。

可選的，當所述mos結(jié)構(gòu)為pmos結(jié)構(gòu)時，所述設(shè)置開關(guān)為打開狀態(tài)時，向所述源極電壓輸入端、襯底電壓輸入端、柵極電壓輸入端和漏極電壓輸入端輸入的輸入電壓的步驟中，將向所述源極電壓輸入端和襯底電壓輸入端輸入的輸入電壓設(shè)置為0v電壓；將向所述柵極電壓輸入端輸入的輸入電壓設(shè)置為小于pmos結(jié)構(gòu)導(dǎo)通電壓的第三輸入電壓；將向所述漏極電壓輸入端輸入的輸入電壓設(shè)置為小于第三輸入電壓的第四輸入電壓。

可選的，當所述mos結(jié)構(gòu)為nmos結(jié)構(gòu)時，所述根據(jù)所述電流差值，得出靜態(tài)電流測試結(jié)果，具體包括：判斷所述電流差值是否大于零；若所述電流差值大于零，則所述測試器件存在靜態(tài)電流漏電問題；若所述電流差值小于等于零，則所述測試器件不存在靜態(tài)電流漏電問題。

可選的，當所述mos結(jié)構(gòu)為pmos結(jié)構(gòu)時，所述根據(jù)所述電流差值，得出靜態(tài)電流測試結(jié)果，具體包括：判斷電流差值是否小于零；若所述電流差值小 于零，則所述測試器件存在靜態(tài)電流漏電問題；若所述電流差值大于等于零，則所述測試器件不存在靜態(tài)電流漏電問題。

本發(fā)明的有益效果是：

本發(fā)明采用半導(dǎo)體靜態(tài)電流的測試器件進行半導(dǎo)體靜態(tài)電流測試，在測試時，首先設(shè)置開關(guān)為打開狀態(tài)時，向源極電壓輸入端、襯底電壓輸入端、柵極電壓輸入端和漏極電壓輸入端輸入的輸入電壓，使第二mos結(jié)構(gòu)呈導(dǎo)通狀態(tài)，并根據(jù)輸入電壓，得到開關(guān)為打開狀態(tài)時的第一電流總值和開關(guān)為閉合狀態(tài)時的第二電流總值，然后計算第一電流總值和第二電流總值的電流差值，最后根據(jù)電流總值，得出靜態(tài)電流測試結(jié)果。本發(fā)明通過對測試器件進行簡單的電流測量，計算測試器件的漏電流大小，使得在對靜態(tài)電流進行測量時，不用再受客戶設(shè)計的限制，而是只針對工藝的波動，為半導(dǎo)體工藝提供了便捷的數(shù)據(jù)支持，節(jié)省了時間成本。

附圖說明

圖1表示本發(fā)明的第一實施例中半導(dǎo)體靜態(tài)電流的測試器件中一測量結(jié)構(gòu)的結(jié)構(gòu)示意圖；

圖2表示制作半導(dǎo)體靜態(tài)電流的測試器件中測量結(jié)構(gòu)的步驟之一；

圖3表示制作半導(dǎo)體靜態(tài)電流的測試器件中測量結(jié)構(gòu)的步驟之二；

圖4表示制作半導(dǎo)體靜態(tài)電流的測試器件中測量結(jié)構(gòu)的步驟之三；

圖5表示制作半導(dǎo)體靜態(tài)電流的測試器件中測量結(jié)構(gòu)的步驟之四；

圖6表示制作半導(dǎo)體靜態(tài)電流的測試器件中測量結(jié)構(gòu)的步驟之五；

圖7表示本發(fā)明的第二實施例中半導(dǎo)體靜態(tài)電流的測試方法。

其中圖中：

10、襯底；11、源極；12、漏極；13、柵極；14、導(dǎo)電體；

20、第一連接線；21、第二連接線；22、第三連接線；23、第四連接線；24、第五連接線；

30、源極電壓輸入端；31、襯底電壓輸入端；32、柵極電壓輸入端；33、漏極電壓輸入端；

4、開關(guān)。

具體實施方式

下面將參照附圖更詳細地描述本公開的示例性實施例。雖然附圖中顯示了本公開的示例性實施例，然而應(yīng)當理解，可以以各種形式實現(xiàn)本公開而不應(yīng)被這里闡述的實施例所限制。相反，提供這些實施例是為了能夠更透徹地理解本公開，并且能夠?qū)⒈竟_的范圍完整的傳達給本領(lǐng)域的技術(shù)人員。

第一實施例：

半導(dǎo)體靜態(tài)電流的測試器件包括多個串聯(lián)的測量結(jié)構(gòu)。如圖1所示，為本發(fā)明的第一實施例中半導(dǎo)體靜態(tài)電流的測試器件中一測量結(jié)構(gòu)的結(jié)構(gòu)示意圖。該測量結(jié)構(gòu)包括：

襯底10，襯底10上設(shè)置有多對成對設(shè)置的源極11和漏極12，具體的，源極11和漏極12之間具有一預(yù)設(shè)間距。優(yōu)選的，襯底10上可以設(shè)置有至少4對成對設(shè)置的源極11和漏極12。此外，襯底10表面還設(shè)置有柵極13，其中，每一成對設(shè)置的源極11和漏極12中間區(qū)域處的襯底10表面設(shè)置有一個柵極13，且每一柵極13與成對設(shè)置的源極11和漏極12相接觸，構(gòu)成一mos結(jié)構(gòu)。在此需要說明的是，mos結(jié)構(gòu)既可以為pmos結(jié)構(gòu)也可以為nmos結(jié)構(gòu)，在此并不對mos結(jié)構(gòu)的類型進行限制。

在測量結(jié)構(gòu)的多個mos結(jié)構(gòu)中，每一mos結(jié)構(gòu)的源極11均通過第一連接線20與一源極電壓輸入端30連接；每一第一mos結(jié)構(gòu)的柵極13與襯底10均通過第二連接線21與一襯底電壓輸入端31連接，其中，第一mos結(jié)構(gòu)為兩個；每一第一mos結(jié)構(gòu)的漏極12通過第三連接線22相連接；每一第二mos結(jié)構(gòu)的柵極13通過第四連接線23均與一柵極電壓輸入端32連接，其中第二mos結(jié)構(gòu)為多個mos結(jié)構(gòu)中除第一mos結(jié)構(gòu)之外的mos結(jié)構(gòu)；每一第二mos結(jié)構(gòu)中的漏極12通過第五連接線24均與一漏極電壓輸入端33連接，且第三連接線22和第五連接線24之間設(shè)置有一開關(guān)4，當開關(guān)4處于閉合狀態(tài)時，第一mos結(jié)構(gòu)的漏極12和第二mos結(jié)構(gòu)的漏極12均與漏極電壓輸入端33連接。

此外，進一步的，在襯底10上還可以設(shè)置有兩個導(dǎo)電體14，該導(dǎo)電體14與源極11和漏極12的導(dǎo)電性能相反，即當源極11和漏極12的導(dǎo)電類型為n型(電子導(dǎo)電)，則該導(dǎo)電體14的導(dǎo)電類型為p型(空穴導(dǎo)電)；或者，當源極 11和漏極12的導(dǎo)電類型為p型(空穴導(dǎo)電)，則該導(dǎo)電體14的導(dǎo)電類型為n型(電子導(dǎo)電)。另外，當襯底10上設(shè)置有兩個導(dǎo)電體14時，每一第一mos結(jié)構(gòu)的柵極13分別通過第二連接線21與一導(dǎo)電體14連接，且每一第一mos結(jié)構(gòu)的柵極13和導(dǎo)電體14均與襯底電壓輸入端31連接。

下面以nmos結(jié)構(gòu)來說明半導(dǎo)體靜態(tài)電流的測試器件中測量結(jié)構(gòu)的制作流程。

如圖2所示，為制作半導(dǎo)體靜態(tài)電流的測試器件中測量結(jié)構(gòu)的步驟之一。該步驟首先在n型襯底上做p阱光刻、腐蝕、注入以及阱推進并形成具有一定深度的p阱。然后在p阱內(nèi)部做n+光刻、注入以及推進形成具有一定深度的n+圖形。在圖1中可以看出，p阱上設(shè)計有8個n+圖形，其中，每兩個n+圖形為一對，且每一對n+圖形中間均有一預(yù)設(shè)間距，該預(yù)設(shè)間距可以半導(dǎo)體制作廠決定，在這里，該預(yù)設(shè)間距可以為2.25um。此外，在成對設(shè)置的n+圖形中，其中一個n+圖形稱為源極，另一個n+圖形稱為漏極。

進一步的，如圖3所示，為制作半導(dǎo)體靜態(tài)電流的測試器件中測量結(jié)構(gòu)的步驟之二。在該步驟中，可以在n+圖形的兩側(cè)依次制作一p+圖形，該p+圖形即為與n+導(dǎo)電性能相反的導(dǎo)電體。在制作p+圖形時，可以按照p+光刻、注入以及退火等工藝流程形成有一定深度的p+圖形。

進一步的，如圖4所示，為制作半導(dǎo)體靜態(tài)電流的測試器件中測量結(jié)構(gòu)的步驟之三。在該步驟中，可以在每一個n+圖形和p+圖形上做出接觸孔，該接觸孔與襯底相連通。具體的，在制作接觸孔時，可以按照接觸孔光刻、孔腐蝕等工藝進行制作。

進一步的，如圖5所示，為制作半導(dǎo)體靜態(tài)電流的測試器件中測量結(jié)構(gòu)的步驟之四。在該步驟中制作鋁線圖形，該鋁線圖形包括與接觸孔連接的鋁線和設(shè)置在每一對n+圖形中間的鋁柵圖形。此外，該鋁柵圖形稱為柵極。在制作鋁柵圖形時，可以按照鋁層淀積、鋁光刻以及刻蝕等工藝進行制作。從圖5中可以看出，該步驟完成后，即完成了4個nmos的制作。

進一步的，如圖6所示，為制作半導(dǎo)體靜態(tài)電流的測試器件中測量結(jié)構(gòu)的步驟之五。在該步驟中，將圖6中4個nmos的源極通過一連接線均連接到一源極電壓輸入端上；將nmos1和nmos4的柵極和p+圖形通過一連接線連接 在一起，并連接到一襯底電壓輸入端上；將nmos1和nmos4的漏極通過一連接線連接在一起；將nmos2和nmos3的柵極通過一連接線連接到一柵極電壓輸入端上；將nmos2和nmos3的漏極通過一連接線連接到一漏極電壓輸入端上。然后在與nmos1連接的連接線和與nmos2連接的連接線之間設(shè)置一開關(guān)k，從圖6中可以看出，當該開關(guān)閉合時，圖6中的4個nmos的漏極全部連接到漏極電壓輸入端上。

至此，經(jīng)過圖2～圖6的五個步驟后，將nmos結(jié)構(gòu)的半導(dǎo)體靜態(tài)電流的測試器件的測量結(jié)構(gòu)完成。在完成測量結(jié)構(gòu)之后，可以將盡可能多的測量結(jié)構(gòu)串聯(lián)在一起，完成nmos結(jié)構(gòu)的半導(dǎo)體靜態(tài)電流的測試器件的制作。然后以該半導(dǎo)體靜態(tài)電流的測試器件進行半導(dǎo)體靜態(tài)電流的測試。具體的，如下面的第二實施例所示。

第二實施例：

如圖7所示，為本發(fā)明的第二實施例中半導(dǎo)體靜態(tài)電流的測試方法，該方法包括如下步驟：

步驟101，設(shè)置開關(guān)為打開狀態(tài)時，向源極電壓輸入端、襯底電壓輸入端、柵極電壓輸入端和漏極電壓輸入端輸入的輸入電壓，使第二mos結(jié)構(gòu)呈導(dǎo)通狀態(tài)。

在本步驟中，具體的，設(shè)置開關(guān)為打開狀態(tài)時，分別向源極電壓輸入端、襯底電壓輸入端、柵極電壓輸入端和漏極電壓輸入端輸入的輸入電壓，以使第二mos結(jié)構(gòu)呈導(dǎo)通狀態(tài)。

具體的，若mos結(jié)構(gòu)為nmos結(jié)構(gòu)，則將源極電壓輸入端、襯底電壓輸入端、柵極電壓輸入端和漏極電壓輸入端的輸入電壓設(shè)置如下：

將向源極電壓輸入端和襯底電壓輸入端輸入的輸入電壓設(shè)置為0v電壓，即v源＝v襯底＝0v。將向柵極電壓輸入端輸入的輸入電壓設(shè)置為大于nmos結(jié)構(gòu)導(dǎo)通電壓的第一輸入電壓。在此對第一輸入電壓舉例進行說明，假設(shè)nmos結(jié)構(gòu)導(dǎo)通電壓為0.7v，則可以將第一輸入電壓設(shè)置為1.0v，即v柵＝1.0v。將向漏極電壓輸入端輸入的輸入電壓設(shè)置為大于第一輸入電壓的第二輸入電壓。在此舉例進行說明，假設(shè)柵極電壓輸入端輸入的第一輸入電壓為1.0v，則可以將第二輸入電壓設(shè)置為5.0v，即v漏＝5.0v。

此外，若mos結(jié)構(gòu)為pmos結(jié)構(gòu)，則將源極電壓輸入端、襯底電壓輸入端、柵極電壓輸入端和漏極電壓輸入端的輸入電壓設(shè)置如下：

將向源極電壓輸入端和襯底電壓輸入端輸入的輸入電壓設(shè)置為0v電壓，即v源＝v襯底＝0v。將向柵極電壓輸入端輸入的輸入電壓設(shè)置為小于pmos結(jié)構(gòu)導(dǎo)通電壓的第三輸入電壓。在此對第三輸入電壓舉例進行說明，假設(shè)pmos結(jié)構(gòu)導(dǎo)通電壓為-0.7v，則可以將第三輸入電壓設(shè)置為-1.0v，即v柵＝-1.0v。將向漏極電壓輸入端輸入的輸入電壓設(shè)置為小于第三輸入電壓的第四輸入電壓。在此舉例進行說明，假設(shè)柵極電壓輸入端輸入的第三輸入電壓為-1.0v，則可以將第四輸入電壓設(shè)置為-5.0v，即v漏＝-5.0v。

步驟102，根據(jù)輸入電壓，采集開關(guān)為打開狀態(tài)時，第三連接線和第五連接線上的電流，獲得第一電流總值。

在本步驟中，具體的，參見圖1，根據(jù)步驟101中的輸入電壓，采集開關(guān)為打開狀態(tài)時，連接第一mos結(jié)構(gòu)漏極的第三連接線和連接第二mos結(jié)構(gòu)漏極的第五連接線上的電流，獲得第一電流總值。具體的，由于開關(guān)為打開狀態(tài)時，向源極電壓輸入端、襯底電壓輸入端、柵極電壓輸入端和漏極電壓輸入端輸入的輸入電壓使第二mos結(jié)構(gòu)呈導(dǎo)通狀態(tài)，因此開關(guān)為打開狀態(tài)時，第二mos結(jié)構(gòu)中漏極和柵極之間會有電流通過，即第五連接線上會有電流。但由于開關(guān)處于打開狀態(tài)，導(dǎo)致第一mos結(jié)構(gòu)的漏極電壓輸入端沒有電壓輸入，即第一mos結(jié)構(gòu)中無電流，因此，第一電流總值實際為連接第二mos結(jié)構(gòu)漏極的第五連接線上的電流。

下面根據(jù)圖6中nmos結(jié)構(gòu)的測試器件對該步驟進行解釋說明。

在圖6的nmos結(jié)構(gòu)中，假設(shè)開關(guān)k為打開狀態(tài)時，nmos結(jié)構(gòu)的源極電壓輸入端和襯底電壓輸入端的輸入電壓為0v，即v源＝v襯底＝0v；柵極電壓輸入端的輸入電壓為1v，即v柵＝1.0v，nmos結(jié)構(gòu)的導(dǎo)通電壓為0.7v；漏極電壓輸入端的輸入電壓為5v，即v漏＝5.0v。根據(jù)該輸入電壓，采集開關(guān)k打開時4個nmos總的電流，即連接nmos1和nmos4漏極的連接線上的電流和連接nmos2和nmos3漏極的連接線上的電流，即4個nmos的第一電流總值id總1＝id1+id2+id3+id4。因為v柵＝1.0v，大于nmos結(jié)構(gòu)的導(dǎo)通電壓0.7v，因此nmos2和nmos3會導(dǎo)通，此時g2和g3位置會有電流流過，又 因為v漏＝5.0v，遠遠大于柵極電壓輸入端的輸入電壓，因此nmos2和nmos3的電流會達到飽和狀態(tài)，即id2和id3的值大于0。但是由于開關(guān)k為打開狀態(tài)，即此時nmos1和nmos4的漏極電壓輸入端上無電壓輸入，因此nmos1和nmos4中無電流，即id1＝id4＝0，因此圖6中4個nmos的第一電流總值id總1＝id2+id3。

步驟103，根據(jù)輸入電壓，采集開關(guān)為閉合狀態(tài)時，第三連接線和第五連接線上的電流，獲得第二電流總值。

在本步驟中，具體的，參見圖1，根據(jù)步驟101中的輸入電壓，采集開關(guān)為閉合狀態(tài)時，連接第一mos結(jié)構(gòu)漏極的第三連接線和連接第二mos結(jié)構(gòu)漏極的第五連接線上的電流，獲得第二電流總值。具體的，當開關(guān)為閉合狀態(tài)時，連接第一mos結(jié)構(gòu)漏極的第三連接線和連接第二mos結(jié)構(gòu)漏極的第五連接線連接在一起，又因為第一mos結(jié)構(gòu)和第二mos結(jié)構(gòu)的源極通過同一第一連接線連接在一源極電壓輸入端上，且第一mos結(jié)構(gòu)和第二mos結(jié)構(gòu)共用襯底，因此此時第一mos結(jié)構(gòu)和第二mos結(jié)構(gòu)為并聯(lián)狀態(tài)，此時第二電流總值為連接第一mos結(jié)構(gòu)漏極的第三連接線和連接第二mos結(jié)構(gòu)漏極的第五連接線上的電流。但是，由于第一mos結(jié)構(gòu)的柵極都通過第二連接線與襯底電壓輸入端連接，且襯底電壓輸入端的輸入電壓為0v，不滿足mos結(jié)構(gòu)的導(dǎo)通條件，因此，第一mos結(jié)構(gòu)處于靜態(tài)，即理想情況時第一mos結(jié)構(gòu)上不會有電流流過，即理想狀態(tài)時連接第一mos結(jié)構(gòu)漏極的第三連接線上無電流，因此理想情況時第二電流總值同樣為連接第二mos結(jié)構(gòu)漏極的第五連接上的電流。

下面繼續(xù)根據(jù)圖6中nmos結(jié)構(gòu)的測試器件對該步驟進行解釋說明。

在圖6的nmos結(jié)構(gòu)中，假設(shè)開關(guān)k為打開狀態(tài)時，nmos結(jié)構(gòu)的源極電壓輸入端和襯底電壓輸入端的輸入電壓為0v，即v源＝v襯底＝0v；柵極電壓輸入端的輸入電壓為1v，即v柵＝1.0v，nmos結(jié)構(gòu)的導(dǎo)通電壓為0.7v；漏極電壓輸入端的輸入電壓為5v，即v漏＝5.0v。根據(jù)該輸入電壓，采集開關(guān)k閉合時4個nmos總的電流。當開關(guān)為閉合狀態(tài)時，連接nmos1、nmos4漏極的連接線和連接nmos2、nmos3漏極的連接線連接在一起，即4個nmos的漏極都連接在漏極電壓輸入端上，且4個nmos的源極通過同一連接線連接在源極電壓輸入端上，且4個nmos共用襯底，因此4個nmos為并聯(lián)狀態(tài)。 此時連接nmos1、nmos4漏極的連接線和連接nmos2、nmos3漏極的連接線上的電流為第二電流總值，即第二電流總值id總2＝id1+id2+id3+id4。但是，由于nmos1和nmos4的柵極都通過連接線與襯底電壓輸入端連接，襯底電壓輸入端的輸入電壓為0v，即v柵1＝v柵4＝v襯底＝0v，小于nmos結(jié)構(gòu)的導(dǎo)通電壓0.7v，因此nmos1和nmos4處于靜態(tài)，即理想情況時nmos1和nmos4上不會有電流流過，即理想情況時id1＝id4＝0，即理想情況時id總2＝id2+id3。

步驟104，根據(jù)第一電流總值和第二電流總值，計算第一電流總值和第二電流總值的電流差值。

在本步驟中，具體的，根據(jù)開關(guān)打開狀態(tài)時采集的第一電流總值和開關(guān)閉合狀態(tài)時采集的第二電流總值，計算第一電流總值和第二電流總值的電流差值。

下面結(jié)合步驟102和步驟103中的舉例，繼續(xù)根據(jù)圖6中nmos結(jié)構(gòu)的測試器件對該步驟進行解釋說明。

由于步驟102的舉例中第一電流總值id總1＝id2+id3，步驟103的舉例中第二電流總值id總2＝id1+id2+id3+id4，根據(jù)第一電流總值id總1和第二電流總值id總2，得出電流差值△id＝id總2－id總1＝＝id1+id4。

步驟105，根據(jù)電流差值，得出靜態(tài)電流測試結(jié)果。

在本步驟中，可以根據(jù)計算得到的電流差值，得出測試器件靜態(tài)電流的測試結(jié)果。具體的，由于第一電流總值實際為連接第二mos結(jié)構(gòu)漏極的第五連接線上的電流，在理想情況時第二電流總值同樣為連接第二mos結(jié)構(gòu)漏極的第五連接線上的電流，即當?shù)谝浑娏骺傊岛偷诙娏骺傊档碾娏鞑钪禐?時，說明測試器件為理想情況時的測試器件，即測試器件不存在靜態(tài)電流漏電問題。但是，由于測試器件不可能都為理想情況，因此可以根據(jù)電流差值，得出靜態(tài)電流測試結(jié)果。具體的，當mos結(jié)構(gòu)為nmos結(jié)構(gòu)時，判斷電流差值是否大于零，若電流差值大于零，則說明測試器件存在靜態(tài)電流漏電問題，若電流差值小于等于零，則說明測試器件不存在靜態(tài)電流漏電問題。當mos結(jié)構(gòu)為pmos結(jié)構(gòu)時，判斷電流差值是否小于零，若電流差值小于零，則說明測試器件存在靜態(tài)電流漏電問題，若電流差值大于等于零，則說明測試器件不存在靜態(tài)電流漏電問題。

下面繼續(xù)根據(jù)圖6中nmos結(jié)構(gòu)的測試器件對該步驟進行解釋說明。

由于理想情況在nmos1和nmos4不會有電流通過，因此理想情況時電流差值△id＝0。此時，可以根據(jù)實際的電流差值△id來得出靜態(tài)電流的測試結(jié)果。具體的，當△id>0時，說明nmos的靜態(tài)電流存在漏電問題，當△id＝0時，說明nmos的靜態(tài)電流不存在漏電問題，當△id<0時，說明nmos的靜態(tài)電流不存在漏電問題，此時△id可能為噪音導(dǎo)致。

本實施例采用半導(dǎo)體靜態(tài)電流的測試器件進行半導(dǎo)體靜態(tài)電流測試，在測試時，首先設(shè)置開關(guān)為打開狀態(tài)時，向源極電壓輸入端、襯底電壓輸入端、柵極電壓輸入端和漏極電壓輸入端輸入的輸入電壓，使第二mos結(jié)構(gòu)呈導(dǎo)通狀態(tài)，并根據(jù)輸入電壓，得到開關(guān)為打開狀態(tài)時的第一電流總值和開關(guān)為閉合狀態(tài)時的第二電流總值，然后計算第一電流總值和第二電流總值的電流差值，最后根據(jù)電流總值，得出靜態(tài)電流測試結(jié)果。本實施例通過對測試器件進行簡單的電流測量，計算測試器件的漏電流大小，使得在對靜態(tài)電流進行測量時，不用再受客戶設(shè)計的限制，而是只針對工藝的波動，為半導(dǎo)體工藝提供了便捷的數(shù)據(jù)支持，節(jié)省了時間成本。

此外，進一步的，在利用該測試器件及該測試方法對其他mos器件進行靜態(tài)電流測試時，可以以相同工藝流程制作該測試器件和其他mos器件中的基本單元mos，這樣，由于測試器件和其他mos器件中的基本單元mos是以相同工藝流程制作而成的，因此可以以測試器件的測試結(jié)果監(jiān)控其他mos器件是否存在靜態(tài)電流漏電問題。又由于工藝流程相同，因此針對工藝波動來說，測試器件的測試結(jié)果即為其他mos器件的測試結(jié)果。

這樣，通過對測試器件進行簡單的電流測量，計算測試器件的漏電流大小，就可以得到其他mos器件的靜態(tài)電流是否存在漏電問題的測試結(jié)果，使得其他mos器件不用再受客戶設(shè)計的限制，而是只針對工藝的波動，對工藝的研發(fā)、拉偏和優(yōu)化起到了判斷作用，為半導(dǎo)體工藝提供了便捷的數(shù)據(jù)支持，節(jié)省了時間成本。

以上所述的是本發(fā)明的優(yōu)選實施方式，應(yīng)當指出對于本技術(shù)領(lǐng)域的普通人員來說，在不脫離本發(fā)明所述的原理前提下還可以作出若干改進和潤飾，這些改進和潤飾也在本發(fā)明的保護范圍內(nèi)。