本發(fā)明的實(shí)施例涉及集成電路器件，更具體地，涉及半導(dǎo)體器件及其制造方法。

背景技術(shù)：

提高半導(dǎo)體器件性能的持續(xù)努力帶來了對(duì)成比例縮小器件部件尺寸的持續(xù)努力，從而提高器件性能速度及其功能性性能。在半導(dǎo)體集成電路(IC)演進(jìn)過程中，功能密度(即，每芯片面積的互連器件的數(shù)量)通常在增大，而幾何尺寸(即，可以使用制造工藝產(chǎn)生的最小組件(或線))減小。這樣的成比例縮小也增加了處理和制造IC的復(fù)雜程度。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供了一種半導(dǎo)體器件，包括：襯底；至少一個(gè)層，設(shè)置在所述襯底上，其中，所述層具有開口并且所述開口具有底面和至少一個(gè)側(cè)壁；金屬粘著層，設(shè)置在所述開口的所述底面上，同時(shí)暴露出所述開口的所述側(cè)壁的至少部分；以及金屬結(jié)構(gòu)，設(shè)置在所述開口中和所述金屬粘著層上。

本發(fā)明的另一實(shí)施例提供了一種用于制造半導(dǎo)體器件的方法，包括：在襯底上形成至少一個(gè)層，其中，所述層具有開口，所述開口具有底面和至少一個(gè)側(cè)壁；形成金屬粘著層以覆蓋所述開口的所述底面，同時(shí)暴露出所述開口的所述側(cè)壁的至少部分；以及在所述開口中和所述金屬粘著層上形成金屬結(jié)構(gòu)。

本發(fā)明的又一實(shí)施例提供了一種用于制造半導(dǎo)體器件的方法，包括：在襯底上形成至少一個(gè)層，其中，所述層具有開口；在所述開口中各向異性地形成金屬粘著層；以及在所述開口中和所述金屬粘著層上形成金屬結(jié) 構(gòu)。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明的實(shí)施例。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，對(duì)各種部件沒有按比例繪制并且僅僅用于說明的目的。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。

圖1A至圖1G是根據(jù)本發(fā)明的一些實(shí)施例的用于制造半導(dǎo)體器件的方法在各個(gè)階段的截面圖。

圖2A至圖2D是根據(jù)本發(fā)明的一些實(shí)施例的用于制造半導(dǎo)體器件的方法在各個(gè)階段的截面圖。

具體實(shí)施方式

以下公開內(nèi)容提供了許多用于實(shí)現(xiàn)所提供主題的不同特征的不同實(shí)施例或?qū)嵗?。下面描述了組件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字母。該重復(fù)是為了簡(jiǎn)單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對(duì)術(shù)語，以便于描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而在此使用的空間相對(duì)描述符可以同樣地作相應(yīng)的解釋。

圖1A至圖1G是根據(jù)本發(fā)明的一些實(shí)施例的用于制造半導(dǎo)體器件的方法在各個(gè)階段的截面圖。參考圖1。提供了襯底110。襯底110可以是包括 硅、鍺、硅鍺、砷化鎵(GaAs)或其他適當(dāng)?shù)陌雽?dǎo)體材料的半導(dǎo)體襯底?？蛇x地，襯底110可以包括外延層(未示出)。此外，襯底110可以被應(yīng)變以用于性能增強(qiáng)。可選地，襯底110可以包括諸如掩埋介電層的絕緣體上半導(dǎo)體(SOI)結(jié)構(gòu)。同樣可選地，襯底110可以包括諸如通過稱為注氧隔離(SIMOX)技術(shù)、晶圓接合、選擇性外延生長(zhǎng)(SEG)的方法或其他適當(dāng)?shù)姆椒ㄐ纬傻闹T如埋氧(BOX)層的掩埋介電層。襯底110也可以包括通過諸如光刻圖案化工藝和蝕刻工藝的合適的工藝形成的鰭式場(chǎng)效應(yīng)晶體管(FinFET)的鰭結(jié)構(gòu)。實(shí)際上，各個(gè)實(shí)施例可以包括各種襯底結(jié)構(gòu)和材料的任何結(jié)構(gòu)和材料。

襯底110也包括由注入技術(shù)形成的各種摻雜區(qū)域(未示出)。例如，摻雜襯底110的部分以形成P型區(qū)域和其中將要制造n溝道器件的P阱。相似地，可以摻雜襯底110的另一部分以形成N型區(qū)域和其中將要制造p溝道器件的N阱。摻雜區(qū)域摻雜有P型摻雜劑(諸如硼或BF₂)和/或N型摻雜劑(諸如磷或砷)?？梢栽谝r底110上以P阱結(jié)構(gòu)、N阱結(jié)構(gòu)、雙阱結(jié)構(gòu)的形式，或使用凸起結(jié)構(gòu)直接形成摻雜區(qū)域。

襯底110也包括形成在襯底110中的諸如淺溝槽隔離(STI)(未示出)的各個(gè)隔離部件以將各個(gè)器件分隔開。STI的形成可以包括在襯底110中蝕刻溝槽，由諸如氧化硅、氮化硅或氧氮化硅的介電材料填充溝槽，并且使用化學(xué)機(jī)械拋光(CMP)以去除過量的介電金屬層。

在圖1A中，通過諸如原子層沉積(ALD)、化學(xué)汽相沉積(CVD)和臭氧氧化的任何合適的方法在襯底110上形成介電材料120’。ALD是汽相化學(xué)工藝并且是自限制原子逐層生長(zhǎng)方法。ALD的表面控制生長(zhǎng)機(jī)制提供了較好的階梯覆蓋和具有少量(或沒有)針孔的致密薄膜。通過ALD實(shí)現(xiàn)的精度允許在納米量級(jí)下以控制的方式處理極薄的薄膜。介電材料120’包括氧化物、HfSiO和/或氮氧化物。已經(jīng)觀察到，介電材料120’可以提供用于一些高k介電柵極堆疊件集成問題的補(bǔ)救措施，諸如閾值電壓固定和減小載流子遷移率。介電材料120’也可以是擴(kuò)散阻擋以防止高k介電材料和襯底110之間的不期望的界面反應(yīng)。

通過本領(lǐng)域已知的沉積技術(shù)，在介電材料120’上或之上沉積諸如多晶 硅的柵極材料210’?？蛇x地，可以可選擇地形成非晶硅層，而不是多晶硅層。此外，圖案化的硬掩模300形成在柵極材料210’上。圖案化的硬掩模300包括氮化硅和/或氧化硅或可選地光刻膠。圖案化的硬掩模300可以包括多層。通過光刻工藝和蝕刻工藝圖案化圖案化的硬掩模300。

參考圖1B。通過使用圖1A的圖案化的硬掩模300作為蝕刻掩模，應(yīng)用蝕刻工藝以形成偽柵極堆疊件200。偽柵極堆疊件200包括從柵極材料210’(見圖1A)圖案化的偽柵極210和從介電材料120’(見圖1A)圖案化的界面層(IL)120。蝕刻工藝包括干蝕刻、濕蝕刻或干蝕刻和濕蝕刻的組合。干蝕刻工藝可以執(zhí)行含氟氣體(例如，CF₄、SF₆、CH₂F₂、CHF₃和/或C₂F₆)、含氯氣體(例如，Cl₂、CHCl₃、CCl₄和/或BCl₃)、含溴氣體(例如，HBr和/或CHBR₃)、含碘氣體、其他合適的氣體和/或等離子體、和/或它們的組合。蝕刻工藝可以包括多步蝕刻以獲得蝕刻選擇性、靈活性以及期望的蝕刻輪廓。

在形成偽柵極堆疊件200之后，側(cè)壁間隔件130形成在偽柵極堆疊件200的側(cè)壁上。側(cè)壁間隔件130可以包括諸如氧化硅、氮化硅、碳化硅、氮氧化硅或它們的組合的介電材料。在一些實(shí)施例中，兩個(gè)側(cè)壁間隔件130分別由多個(gè)層或多個(gè)間隔件形成。例如，首先，密封間隔件形成在偽柵極堆疊件200的側(cè)壁上，然后主間隔件形成在密封間隔件上?？梢酝ㄟ^本領(lǐng)域已知的沉積和蝕刻工藝形成側(cè)壁間隔件130。

參考圖1C。去除圖1B的偽柵極210以形成開口105。在一些實(shí)施例中，在去除偽柵極210之前，在襯底110上的側(cè)壁間隔件130的外側(cè)處形成介電層140。介電層140包括氧化硅、氮氧化物或其他合適的材料。介電層140包括單層或多層。通過諸如CVD或ALD的合適的技術(shù)形成介電層140?？梢詰?yīng)用化學(xué)機(jī)械平坦化(CMP)工藝以去除過量的介電層140并且將偽柵極210的頂面暴露于隨后的偽柵極去除工藝。

在本發(fā)明中，采用替換柵極(RPG)工藝方案。通常地，在RPG工藝方案中，在實(shí)施高熱預(yù)算工藝之后，首先形成偽多晶硅柵極并且稍后由金屬柵極替代偽多晶硅柵極。在一些實(shí)施例中，去除偽柵極210(見圖1B)以形成有側(cè)壁間隔件130作為其側(cè)壁的開口105。在一些其他實(shí)施例中， 還去除界面層120?？蛇x地，在一些實(shí)施例中，在保留界面層120的同時(shí)去除偽柵極210。可以通過干蝕刻、濕蝕刻或干蝕刻和濕蝕刻的組合去除偽柵極210(以及界面層120)。例如，濕蝕刻工藝可以包括暴露于含氫氧化物溶液(如，氫氧化銨)、去離子水和/或其他合適的蝕刻劑溶液。

參考圖1D。在開口105中共形地形成高k介電層150’。在一些實(shí)施例中，如果在之前工藝步驟中去除圖1B的界面層120，首先沉積另一界面層。高k介電層150’可以包括LaO、AlO、ZrO、TiO、Ta₂O₅、Y₂O₃、SrTiO₃(STO)、BaTiO₃(BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO₃(BST)、Al₂O₃、Si₃N₄、氮氧化物(SiON)或其他合適的材料。通過諸如ALD、CVD、物理汽相沉積(PVD)、熱氧化、它們的組合的合適的技術(shù)或其他合適的技術(shù)來沉積高k介電層150’。PVD是涉及諸如等離子體濺射轟擊的物理工藝而非涉及在表面處的化學(xué)反應(yīng)的沉積方法。在等離子體濺射工藝中，通過高能粒子轟擊，從目標(biāo)材料噴射原子或分子，以使噴射的原子或分子可以如薄膜凝結(jié)在襯底上。

然后，在高k介電層150’上共形地形成覆蓋層155’。覆蓋層155’配置為導(dǎo)電以及防止高k介電層150’和金屬柵極層之間的相互擴(kuò)散和反應(yīng)。覆蓋層155’可以包括難熔金屬和它們的氮化物(例如，TiN、TaN、W₂N、TiSiN、TaSiN)。可以通過PVD、CVD、金屬有機(jī)化學(xué)汽相沉積(MOCVD)和ALD來沉積覆蓋層155’。

然后，阻擋層160’共形地形成在覆蓋層155’上。阻擋層160’可以包括金屬氮化物材料。例如，阻擋層160’包括TiN、TaN或它們的組合。在一些實(shí)施例中，阻擋層160’包括單層或多層。對(duì)于多層配置，這些層包括金屬氮化物的彼此不同的組分。例如，阻擋層160’具有包括TiN的第一金屬氮化物層和包括TaN的第二金屬氮化物層。阻擋層160’配置為抑制金屬離子從金屬層(即，本文中的功函金屬層150’)擴(kuò)散至鄰近的層，從而抑制不期望的空隙形成在柵極堆疊件200的功函金屬層150’的附近。

其后，功函金屬層165’共形地形成在阻擋層160’上。在一些實(shí)施例中，功函金屬層165’可以包括諸如功函薄膜、襯墊薄膜、潤(rùn)濕薄膜和粘附薄膜的單層或多層。功函金屬層165’可以包括Ti、TiAl、TiAlN、TaC、TaCN、 TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、WN、Co、Al或其他合適的材料。例如，當(dāng)柵極堆疊件200是互補(bǔ)MOS(CMOS)器件的N溝道MOS(NMOS)晶體管的一部分時(shí)，功函金屬層165’包括Ti、Al或TiAl的至少一種。可選地，當(dāng)金屬柵極堆疊件250(見圖1G)是CMOS器件的P溝道MOS(PMOS)晶體管的一部分時(shí)，功函金屬層165’包括TiN、Co、WN或TaC的至少一種?？梢酝ㄟ^ALD、PVD、CVD或其他合適的工藝形成功函金屬層165’。

然后，阻擋層170’共形地形成在功函金屬層165’上。阻擋層170’可以包括金屬氮化物材料。例如，阻擋層170’包括TiN、TaN或它們的組合。在一些實(shí)施例中，阻擋層170’包括單層或多層。對(duì)于多層配置，這些層包括金屬氮化物的彼此不同的組分。例如，阻擋層170’具有包括TiN的第一金屬氮化物層和包括TaN的第二金屬氮化物層。阻擋層170’配置為抑制金屬離子從金屬層(即，圖1G中的柵電極190)擴(kuò)散至鄰近的層，從而抑制不期望的空隙形成在金屬柵極堆疊件250的柵電極190的附近。在阻擋層170’形成之后，減小開口105的尺寸至開口175。開口175具有底面175b和兩個(gè)側(cè)壁175s。

參考圖1E。金屬粘著層180各向異性地形成在阻擋層170’上和開口175中，以使金屬粘著層180沉積在開口175的底面175b上，同時(shí)暴露出開口175的側(cè)壁175s的至少部分。沉積金屬粘著層180采用的各向異性沉積方法可以是提供定向沉積的任何方法，以使沉積在水平表面上的金屬粘著材料比沉積在豎直表面上的金屬粘著材料更多。例如，各向異性沉積方法可以是準(zhǔn)直的物理汽相沉積(PVD)方法，其中，第一金屬材料在與示例性的半導(dǎo)體結(jié)構(gòu)的豎直方向基本上平行的方向上向下定向?？蛇x地，各向異性沉積方法可以采用射頻物理汽相沉積(RFPVD)濺射和/或恒壓襯底偏置，即，對(duì)襯底施加的恒電偏壓。沉積速率取決于入射粒子的入射角，導(dǎo)致在開口175的底面175b上的沉積速率比開口175的側(cè)壁175s的沉積速率高。在一些實(shí)施例中，金屬粘著層180由金屬合金制成。在一些其他實(shí)施例中，金屬粘著層180由硅(Si)、硼(B)、鎢硅(WSi_x)、鎢硼(WB_x)、鎢硼硅(WSi_xB)或它們的任何組合制成。

由于使用各向異性沉積工藝形成金屬粘著層180，金屬粘著層180沉 積在開口175的底面175b上并且基本上暴露出開口175的側(cè)壁175s。在一些實(shí)施例中，金屬粘著層180的厚度T為約1埃至約20埃。

參考圖1F。在金屬粘著層180上用金屬層190’填充剩余的開口175。在一些實(shí)施例中，金屬層190’包括鎢(W)。通過ALD、PVD、CVD或其他合適的工藝沉積金屬層190’。由于鎢對(duì)硅、硼、鎢硅、鎢硼、鎢硼硅或它們的組合具有較好的粘附性，所以鎢可以容易地粘附于金屬粘著層180。因此，以自底向上的方式填充剩余開口175而不留空隙，空隙可以降低器件產(chǎn)量并且造成可靠性問題，諸如在可靠性測(cè)試期間的分層和電遷移。在一些其他實(shí)施例中，金屬層190’包括鋁(Al)、銅(Cu)或其他合適的導(dǎo)電材料。

參考圖1G。在一些實(shí)施例中，應(yīng)用CMP工藝以去除過量的金屬層190’(見圖1F)以為金屬層190’、阻擋層170’和160’、功函金屬層165’、覆蓋層155’和高k介電層150’(見1F)提供基本上平坦的頂面。剩余的金屬層190’是柵電極190，剩余的阻擋層170’和160’分別是阻擋層170和160，剩余的功函金屬層165’是功函金屬層165、剩余的覆蓋層155’是覆蓋層155以及剩余的高k介電層150’是高k介電層150。柵電極190、金屬粘著層180、阻擋層170和160、功函金屬層165、覆蓋層155和高k介電層150一起形成金屬柵極堆疊件250。

在圖1A至圖1G中，在形成金屬層190’之前，當(dāng)形成阻擋層170時(shí)，金屬粘著層180形成在開口175的底面175b之上，即，位于開口175的底部處。由于金屬粘著層180各向異性地形成在開口175中，金屬粘著層180形成在開口175的底部處。金屬粘著層180可以粘附金屬層190’的金屬材料。因此，可以以自底向上的方式形成金屬層190’。金屬粘著層180能夠使金屬層190’在剩余的開口175中具有改進(jìn)的填充性能，并且因此通過促進(jìn)以用于形成柵電極190的諸如鎢的金屬填充剩余的開口175而在其中不留下未填充的空隙，產(chǎn)生連續(xù)的無空隙的金屬柵極堆疊件250。柵電極中產(chǎn)生的空隙可能使柵電極的電氣特性和可靠性變差、增加?xùn)烹姌O的電阻和/或削弱柵電極的結(jié)構(gòu)完整性。因此，圖1G的配置可以改進(jìn)上述問題。金屬粘著層180可以由硅(Si)、硼(B)、鎢硅(WSi_x)、鎢硼(WB_x)、鎢 硼硅(WSi_xB)或它們的任何組合制成。在一些實(shí)施例中，金屬粘著層180的厚度T為約1埃至約20埃。

在開口中形成無空隙金屬材料可以應(yīng)用于在半導(dǎo)體器件中形成金屬插塞。圖2A至圖2D是根據(jù)本發(fā)明的一些實(shí)施例的用于制造半導(dǎo)體器件的方法在各個(gè)階段的截面圖。參考圖2A。提供了襯底110。襯底110可以是包括硅、鍺、硅鍺、砷化鎵或其他合適的半導(dǎo)體材料的半導(dǎo)體襯底?？蛇x地，襯底110可以包括外延層(未示出)。此外，襯底110可以被應(yīng)變以用于性能增強(qiáng)?？蛇x地，襯底110可以包括諸如掩埋介電層的絕緣體上半導(dǎo)體(SOI)結(jié)構(gòu)。同樣可選地，襯底110可以包括諸如通過稱為注氧隔離(SIMOX)技術(shù)、晶圓接合、選擇性外延生長(zhǎng)(SEG)的方法或其他合適的方法形成的諸如埋氧(BOX)層的掩埋介電層。襯底110也可以包括通過諸如光刻圖案化工藝和蝕刻工藝的合適的工藝形成的鰭式場(chǎng)效應(yīng)晶體管(FinFET)的鰭結(jié)構(gòu)。實(shí)際上，各個(gè)實(shí)施例可以包括各種襯底結(jié)構(gòu)和材料的任何結(jié)構(gòu)和材料。

襯底110也包括由注入技術(shù)形成的各種摻雜區(qū)域。例如，在圖2A中，摻雜襯底110的部分以形成摻雜區(qū)域112。摻雜區(qū)域112可以是P型區(qū)域或N型區(qū)域。在一些實(shí)施例中，摻雜區(qū)域112可以摻雜有P型摻雜劑(諸如硼或BF₂)和/或N型摻雜劑(諸如磷或砷)。可以在襯底110上以P阱結(jié)構(gòu)、N阱結(jié)構(gòu)、雙阱結(jié)構(gòu)的形式或使用凸起結(jié)構(gòu)直接形成摻雜區(qū)域112。

襯底110也包括形成在襯底110中的諸如淺溝槽隔離(STI)(未示出)的各個(gè)隔離部件以分隔開各個(gè)器件。STI的形成可以包括在襯底110中蝕刻溝槽，由諸如氧化硅、氮化硅或氧氮化硅的介電材料填充溝槽，以及使用化學(xué)機(jī)械拋光(CMP)以去除過量的介電金屬層。

在圖2A中，介電層410形成在襯底110上。介電層410包括氧化硅、氮氧化物或其他合適的材料。介電層410包括單層或多層。通過諸如CVD或ALD的合適的技術(shù)來形成介電層410。

參考圖2B。在介電層410中形成開口415(或通孔)以暴露出襯底110的摻雜區(qū)域112。在一些實(shí)施例中，通過使用標(biāo)準(zhǔn)的光刻和RIE程序可以形成開口415，使用CHF₃作為蝕刻劑。在一些其他實(shí)施例，提供高蝕刻速 率比值的合適的蝕刻劑和技術(shù)是本領(lǐng)域的技術(shù)人員已知的。在圖2B中，開口415具有底面415b和側(cè)壁415s。在圖2B中，底面415b是由開口415暴露出的摻雜區(qū)域112的頂面。

參考圖2C。金屬粘著層180各向異性地形成在開口415中和底面415b上。沉積金屬粘著層180所采用的各向異性沉積方法可以是提供定向沉積的任何方法，以使沉積在水平表面上的金屬粘著材料比沉積在豎直表面上的金屬粘著材料更多。例如，各向異性沉積方法可以是準(zhǔn)直的物理汽相沉積(PVD)方法，其中，第一金屬材料在與示例性的半導(dǎo)體結(jié)構(gòu)的豎直方向基本上平行的方向上向下定向?？蛇x地，各向異性沉積方法可以采用射頻物理汽相沉積(RFPVD)濺射和/或恒壓襯底偏置，即，對(duì)襯底施加的恒電偏壓。沉積速率取決于入射粒子的入射角，導(dǎo)致開口415的底面415b比側(cè)壁415s的沉積速率高。在一些實(shí)施例中，金屬粘著層180由金屬合金制成。在一些其他實(shí)施例中，金屬粘著層180由硅(Si)、硼(B)、鎢硅(WSi_x)、鎢硼(WB_x)、鎢硼硅(WSi_xB)或它們的組合任何制成。

由于使用各向異性沉積工藝形成金屬粘著層180，金屬粘著層180沉積在開口415的底面415b上并且基本上暴露出開口415的側(cè)壁415s。在一些實(shí)施例中，金屬粘著層180的厚度T為約1埃至約20埃。

參考圖2D。在剩余的開口415中和金屬粘著層180上形成金屬插塞420。在一些實(shí)施例中，金屬插塞420包括鎢(W)。例如，通過ALD、PVD、CVD或其他合適的工藝沉積金屬層以填充開口415。然后，用光刻膠圖案化金屬層并且回蝕刻以限定金屬插塞420。由于鎢對(duì)硅、硼、鎢硅、鎢硼、鎢硼硅或它們的組合具有較好的粘附性，所以鎢可以容易地粘附于金屬粘著層180。因此，以自底向上的方式填充剩余開口415而不留空隙，空隙可以降低器件產(chǎn)量并且造成可靠性問題，諸如在可靠性測(cè)試期間的分層和電遷移。在一些其他實(shí)施例中，金屬插塞420包括鋁(Al)、銅(Cu)或其他合適的導(dǎo)電材料。

在圖2A至圖2D中，在形成金屬插塞420之前，金屬粘著層180形成在開口415的底面415b上。由于金屬粘著層180各向異性地形成在開口415中，金屬粘著層180形成在開口415的底部處。金屬粘著層180可以 粘附金屬插塞420的金屬材料。因此，可以以自底向上的方式形成金屬插塞420。金屬粘著層180能夠使金屬插塞420在剩余的開口415中具有改進(jìn)的填充性能，并且因此通過促進(jìn)以用于形成金屬插塞420的諸如鎢的金屬填充剩余的開口415而在其中不留下未填充的空隙，產(chǎn)生連續(xù)的無空隙的金屬插塞420。金屬粘著層180可以由硅(Si)、硼(B)、鎢硅(WSi_x)、鎢硼(WB_x)、鎢硼硅(WSi_xB)或它們的任何組合制成。在一些實(shí)施例中，金屬粘著層180的厚度T為約1埃至約20埃。在一些其他實(shí)施例中，金屬插塞可以是形成在層間電介質(zhì)(ILD)中的插塞。

根據(jù)本發(fā)明的一些實(shí)施例，一種半導(dǎo)體器件包括：襯底、至少一個(gè)層、金屬粘著層和金屬結(jié)構(gòu)。在襯底上設(shè)置層。層具有開口并且開口具有底面和至少一個(gè)側(cè)壁。在暴露出開口的側(cè)壁的至少部分的同時(shí)，在開口的底面上設(shè)置金屬粘著層。在開口中和金屬粘著層上設(shè)置金屬結(jié)構(gòu)。

在上述半導(dǎo)體器件中，其中，所述金屬粘著層由合金制成。

在上述半導(dǎo)體器件中，其中，所述金屬粘著層由硅(Si)、硼(B)、鎢硅(WSi_x)、鎢硼(WB_x)、鎢硼硅(WSi_xB)或它們的組合制成。

在上述半導(dǎo)體器件中，其中，所述金屬結(jié)構(gòu)由鎢(W)制成。

在上述半導(dǎo)體器件中，其中，所述金屬結(jié)構(gòu)是柵電極。

在上述半導(dǎo)體器件中，其中，所述層包括：第一阻擋層，設(shè)置在所述襯底與所述金屬粘著層和所述金屬結(jié)構(gòu)的組合之間。

在上述半導(dǎo)體器件中，其中，所述層包括：第一阻擋層，設(shè)置在所述襯底與所述金屬粘著層和所述金屬結(jié)構(gòu)的組合之間，所述層還包括：功函金屬層，設(shè)置在所述第一阻擋層與所述金屬粘著層和所述金屬結(jié)構(gòu)的組合之間。

在上述半導(dǎo)體器件中，其中，所述層包括：第一阻擋層，設(shè)置在所述襯底與所述金屬粘著層和所述金屬結(jié)構(gòu)的組合之間，所述層還包括：功函金屬層，設(shè)置在所述第一阻擋層與所述金屬粘著層和所述金屬結(jié)構(gòu)的組合之間，所述層還包括：第二阻擋層，設(shè)置在所述功函金屬層與所述金屬粘著層和所述金屬結(jié)構(gòu)的組合之間。

在上述半導(dǎo)體器件中，其中，所述層包括：第一阻擋層，設(shè)置在所述 襯底與所述金屬粘著層和所述金屬結(jié)構(gòu)的組合之間，所述層包括：界面層，設(shè)置在所述金屬粘著層和所述襯底之間；高k介電層，設(shè)置在所述界面層上；以及覆蓋層，設(shè)置在所述高k介電層上，其中，所述第一阻擋層設(shè)置在所述覆蓋層上。

在上述半導(dǎo)體器件中，其中，所述金屬結(jié)構(gòu)是通孔。

根據(jù)本發(fā)明的一些實(shí)施例，一種用于制造半導(dǎo)體器件的方法包括：在襯底上形成至少一個(gè)層。層具有開口并且開口具有底面和至少一個(gè)側(cè)壁。形成金屬粘著層以在暴露出開口的側(cè)壁的至少部分的同時(shí)，覆蓋開口的底面。金屬結(jié)構(gòu)形成在開口中和金屬粘著層上。

在上述方法中，其中，使用物理汽相沉積(PVD)工藝形成所述金屬粘著層。

在上述方法中，其中，使用化學(xué)汽相沉積(CVD)、原子層沉積(ALD)工藝或物理汽相沉積(PVD)工藝形成所述金屬結(jié)構(gòu)。

在上述方法中，其中，所述金屬粘著層由硅(Si)、硼(B)、鎢硅(WSi_x)、鎢硼(WB_x)、鎢硼硅(WSi_xB)或它們的任何組合制成。

在上述方法中，其中，所述金屬結(jié)構(gòu)由鎢(W)制成。

在上述方法中，其中，形成所述層包括：在形成所述金屬粘著層和所述金屬結(jié)構(gòu)之前形成第一阻擋層。

在上述方法中，其中，形成所述層包括：在形成所述金屬粘著層和所述金屬結(jié)構(gòu)之前形成第一阻擋層，形成所述層還包括：在所述第一阻擋層上形成功函金屬層；以及在形成所述金屬粘著層和所述金屬結(jié)構(gòu)之前，在所述功函金屬層上形成第二阻擋層。

在上述方法中，其中，形成所述層包括：在形成所述金屬粘著層和所述金屬結(jié)構(gòu)之前形成第一阻擋層，形成所述層還包括：在所述金屬粘著層和所述襯底之間形成界面層；在所述界面層上形成高k介電層；以及在形成所述第一阻擋層之前，在所述高k介電層上形成覆蓋層。

根據(jù)本發(fā)明的一些實(shí)施例，一種用于制造半導(dǎo)體器件的方法包括：在襯底上形成層。層具有開口。在開口中各向異性地形成金屬粘著層。在開口中和金屬粘著層上形成金屬結(jié)構(gòu)。

在上述方法中，其中，所述金屬粘著層由合金制成。

上面概述了若干實(shí)施例的部件、使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或修改用于實(shí)現(xiàn)與在此所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢(shì)的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍、并且在不背離本發(fā)明的精神和范圍的情況下，在此他們可以做出多種變化、替換以及改變。