本申請(qǐng)要求2015年8月3日提交的第10-2015-0109756號(hào)韓國(guó)專(zhuān)利申請(qǐng)的優(yōu)先權(quán)，該韓國(guó)申請(qǐng)通過(guò)引用其所述的全部整體合并于此。

技術(shù)領(lǐng)域

本公開(kāi)的各個(gè)實(shí)施例涉及一種MOS傳輸晶體管和包括其的電平移位器。

背景技術(shù)：

電平移位器廣泛應(yīng)用在執(zhí)行從某一電壓電平到另一電壓電平的電平轉(zhuǎn)變的各種半導(dǎo)體器件中。具體地，可以使用電平移位器來(lái)將低電壓電平轉(zhuǎn)換為高電壓電平。例如，可以使用電平移位器來(lái)將集成電路的輸出引腳驅(qū)動(dòng)到比集成電路的內(nèi)部邏輯電平高的邏輯電平。在某些情況下，可以使用電平移位器來(lái)將高電壓電平轉(zhuǎn)換為低電壓電平。

總體而言，已經(jīng)使用電平移位器來(lái)驅(qū)動(dòng)連接至構(gòu)成單元陣列的存儲(chǔ)單元晶體管的控制柵的字線，該單元陣列應(yīng)用在非易失性存儲(chǔ)器件(諸如電可擦除可編程只讀存儲(chǔ)(EEPROM)器件、快閃EEPROM器件、非易失性隨機(jī)存取存儲(chǔ)(NOVRAM)器件、一次可編程(OTP)器件或多次可編程(MTP)器件)中。必須將高于讀出電壓的寫(xiě)入電壓供應(yīng)給存儲(chǔ)單元晶體管以將數(shù)據(jù)寫(xiě)入存儲(chǔ)單元晶體管中。例如，當(dāng)在讀取模式中等于或低于電源電壓VDD(即，數(shù)字電源電壓)的讀出電壓(例如，1.8伏至5.5伏)被施加至存儲(chǔ)單元晶體管的控制柵時(shí)，高于電源電壓VDD的寫(xiě)入電壓(例如，10伏至12.5伏)可以在編程模式下被施加至存儲(chǔ)單元晶體管的控制柵。通常，在編程模式中使用的諸如寫(xiě)入電壓(也被稱(chēng)為編程電壓)的高電壓由布置在芯片中的電壓倍增電路(諸如電荷泵電路)來(lái)產(chǎn)生。芯片上的電荷泵電路可以增加芯片的單價(jià)并且可以導(dǎo)致芯片的高功耗。因此，編程模式(即，寫(xiě)入模式)以及讀取模式二者都已經(jīng)使用了電平移位器。在這種情況下，VPP在讀模式中電平移位器的輸出電源電壓電平可以降低。

技術(shù)實(shí)現(xiàn)要素：

各個(gè)實(shí)施例針對(duì)一種MOS傳輸晶體管和包括其的電平移位器。

根據(jù)一個(gè)實(shí)施例，一種MOS傳輸晶體管包括：半導(dǎo)體層，具有第一導(dǎo)電性；溝槽隔離層，設(shè)置在半導(dǎo)體層中以限定第一有源區(qū)和第二有源區(qū)；第一結(jié)區(qū)，具有第二導(dǎo)電性，設(shè)置在第一有源區(qū)中，并且與溝槽隔離層的第一側(cè)壁接觸；第二結(jié)區(qū)，具有第二導(dǎo)電性，設(shè)置在第二有源區(qū)中，與溝槽隔離層的第二側(cè)壁接觸，以及與第一結(jié)區(qū)間隔開(kāi)； 以及柵電極，設(shè)置在溝槽隔離層之上。柵電極的下部從溝槽隔離層的頂表面延伸入所述溝槽隔離層至預(yù)定深度。

根據(jù)另一個(gè)實(shí)施例，一種電平移位器包括：第一N溝道MOS晶體管、第二N溝道MOS晶體管、第一P溝道MOS傳輸晶體管以及第二P溝道MOS傳輸晶體管。第一P溝道MOS傳輸晶體管和第二P溝道MOS傳輸晶體管中的至少一個(gè)包括：半導(dǎo)體層，具有N型導(dǎo)電性；溝槽隔離層，設(shè)置在半導(dǎo)體層中且限定第一有源區(qū)和第二有源區(qū)；第一結(jié)區(qū)，具有P型導(dǎo)電性，設(shè)置在第一有源區(qū)中，并且與溝槽隔離層的第一側(cè)壁接觸；第二結(jié)區(qū)，具有P型導(dǎo)電性，設(shè)置在第二有源區(qū)中，與溝槽隔離層的第二側(cè)壁接觸，并且與第一結(jié)區(qū)間隔開(kāi)；以及柵電極，設(shè)置在溝槽隔離層之上。柵電極的下部從溝槽隔離層的頂表面延伸入溝槽隔離層至預(yù)定深度。

根據(jù)另一個(gè)實(shí)施例，一種電平移位器包括：具有P型區(qū)和N型區(qū)的半導(dǎo)體襯底、設(shè)置在半導(dǎo)體襯底的P型區(qū)上的第一N溝道MOS晶體管和第二N溝道MOS晶體管、以及設(shè)置在半導(dǎo)體襯底的N型區(qū)上的第一P溝道MOS傳輸晶體管和第二P溝道MOS傳輸晶體管。第一P溝道MOS傳輸晶體管和第二P溝道MOS傳輸晶體管中的每個(gè)包括：溝槽隔離層，設(shè)置在N型區(qū)的上部區(qū)域中且限定第一有源區(qū)和第二有源區(qū)；第一阱區(qū)，具有P型導(dǎo)電性，設(shè)置在第一有源區(qū)中，并且與溝槽隔離層的第一側(cè)壁接觸；第二阱區(qū)，具有P型導(dǎo)電性，設(shè)置在第二有源區(qū)中，與溝槽隔離層的第二側(cè)壁接觸，并且與第一阱區(qū)間隔開(kāi)；以及第一接觸插塞、第二接觸插塞和第三接觸插塞，分別設(shè)置在第一阱區(qū)、溝槽隔離層和第二阱區(qū)上。柵電極的下部從溝槽隔離層的頂表面延伸入溝槽隔離層至預(yù)定深度。

附圖說(shuō)明

根據(jù)附圖和所附詳細(xì)描述，本公開(kāi)的各個(gè)實(shí)施例將會(huì)變得更加明顯，其中：

圖1是說(shuō)明根據(jù)實(shí)施例的四晶體管電平移位器的電路圖；

圖2是說(shuō)明在圖1的四晶體管電平移位器中包括的P溝道MOS傳輸晶體管的透視圖；以及

圖3是說(shuō)明圖2所示的包括P溝道MOS傳輸晶體管的電平移位器的截面圖。

具體實(shí)施方式

將理解，盡管本文可以使用術(shù)語(yǔ)第一、第二、第三等來(lái)描述各個(gè)元件，但這些術(shù)語(yǔ)不應(yīng)限制這些元件。這些詞語(yǔ)僅僅用來(lái)區(qū)分一個(gè)元件與另一個(gè)元件。因此，在不偏離本發(fā)明公開(kāi)的教導(dǎo)的情況下，一些實(shí)施例中的第一元件在其它實(shí)施例中可能被稱(chēng)為第二元 件。

還將理解，當(dāng)提及一個(gè)元件位于另一個(gè)元件“上”、“上方”、“之上”、“之下”、“下方”、“下”、“側(cè)部”或“旁邊”時(shí)，它可以直接與另一個(gè)元件接觸，或者在它們之間存在至少一個(gè)中間元件。因此，本文所使用的諸如“上”、“上方”、“之上”、“之下”、“下方”、“下”、“側(cè)部”和“旁邊”等詞語(yǔ)僅僅是出于描述特定實(shí)施例的目的，并非意圖限制本公開(kāi)的范圍。

還將理解，當(dāng)提及一個(gè)元件與另一個(gè)元件“連接”或“耦接”時(shí)，它可以直接連接或耦接至另一個(gè)元件，或可以存在中間元件。相反，當(dāng)提及一個(gè)元件與另一個(gè)元件“直接連接”或“直接耦接”時(shí)，不存在中間元件。

圖1是說(shuō)明根據(jù)實(shí)施例的四晶體管電平移位器100的電路圖。參見(jiàn)圖1，電平移位器100可以包括第一N溝道MOS晶體管111、第二N溝道MOS晶體管112、第一P溝道MOS傳輸晶體管121以及第二P溝道MOS傳輸晶體管122。盡管圖1圖示P溝道MOS晶體管應(yīng)用作為MOS傳輸晶體管的示例，但是本公開(kāi)不限于此。即，在一些實(shí)施例中，N溝道MOS晶體管可以應(yīng)用作為MOS傳輸晶體管。如果使用N溝道MOS晶體管來(lái)實(shí)現(xiàn)MOS傳輸晶體管，則除了一些元件的導(dǎo)電類(lèi)型以外，包括N溝道MOS傳輸晶體管的電平移位器可以實(shí)質(zhì)上具有與以下實(shí)施例中描述的電平移位器相同的配置。

第一N溝道MOS晶體管111的源極端子和第二N溝道MOS晶體管112的源極端子可以連接至接地電壓VSS端子。第一P溝道MOS傳輸晶體管121的源極端子和第二P溝道MOS傳輸晶體管122的源極端子可以連接至源電壓VPP端子。第一N溝道MOS晶體管111的漏極端子可以連接至第一P溝道MOS傳輸晶體管121的漏極端子。第二N溝道MOS晶體管112的漏極端子可以連接至第二P溝道MOS傳輸晶體管122的漏極端子。

第二P溝道MOS傳輸晶體管122的柵極端子可以連接至第一N溝道MOS晶體管111的漏極端子和第一P溝道MOS傳輸晶體管121的漏極端子以構(gòu)成第一節(jié)點(diǎn)N1。第一P溝道MOS傳輸晶體管121的柵極端子可以連接至第二N溝道MOS晶體管112的漏極端子和第二P溝道MOS傳輸晶體管122的漏極端子以構(gòu)成第二節(jié)點(diǎn)N2。即，第一P溝道MOS傳輸晶體管121的柵極端子可以連接至第二P溝道MOS傳輸晶體管122的漏極端子，且第二P溝道MOS傳輸晶體管122的柵極端子可以連接至第一P溝道MOS傳輸晶體管121的漏極端子。因此，第一P溝道MOS傳輸晶體管121和第二P溝道MOS傳輸晶體管122可以構(gòu)成交叉耦接對(duì)。

第二節(jié)點(diǎn)N2可以連接至輸出端子OUT。輸入端子IN可以連接至反相器130的輸 入端子。反相器130的輸出端子可以連接至第一N溝道MOS晶體管111的柵極端子。輸入端子IN還可以連接至第二N溝道MOS晶體管112的柵極端子。

如果經(jīng)由輸入端子IN輸入至電平移位器100的輸入信號(hào)VIN具有“低”電平(即，接地電壓VSS電平)，則第二N溝道MOS晶體管112可以關(guān)斷。反相器130可以由偏置電壓VDD來(lái)驅(qū)動(dòng)。在這種情況下，如果輸入信號(hào)VIN具有“低”電平，則高電平電壓(即，偏置電壓VDD)可以被施加至第一N溝道MOS晶體管111的柵極端子。因此，第一N溝道MOS晶體管111可以導(dǎo)通，以將第一節(jié)點(diǎn)N1驅(qū)動(dòng)到接地電壓VSS的電平。由于第一節(jié)點(diǎn)N1連接至第二P溝道MOS傳輸晶體管122的柵極端子，因此第二P溝道MOS傳輸晶體管122可以導(dǎo)通，以將第二節(jié)點(diǎn)N2驅(qū)動(dòng)到源電壓VPP的電平。因此，如果具有“低”電平的輸入信號(hào)VIN被輸入至電平移位器100，則第一節(jié)點(diǎn)N1可以被驅(qū)動(dòng)為具有接地電壓VSS的電平，而輸出端子OUT可以被驅(qū)動(dòng)為具有源電壓VPP的電平。

如果經(jīng)由輸入端子IN輸入至電平移位器100的輸入信號(hào)VIN具有“高”電平(即，偏置電壓VDD電平)，則第二N溝道MOS晶體管112可以導(dǎo)通以將第二節(jié)點(diǎn)N2驅(qū)動(dòng)到接地電壓VSS的電平。在這種情況下，低電平信號(hào)通過(guò)反相器130被施加至第一N溝道MOS晶體管111的柵極端子，因此第一N溝道MOS晶體管111可以關(guān)斷。由于第二節(jié)點(diǎn)N2連接至第一P溝道MOS傳輸晶體管121的柵極端子，因此第一P溝道MOS傳輸晶體管121可以導(dǎo)通以將第一節(jié)點(diǎn)N1驅(qū)動(dòng)到源電壓VPP的電平。因此，如果具有“高”電平的輸入信號(hào)VIN被輸入至電平移位器100，則第一節(jié)點(diǎn)N1可以被驅(qū)動(dòng)為具有源電壓VPP的電平，且輸出端子OUT可以被驅(qū)動(dòng)為具有接地電壓VSS的電平。

圖2是說(shuō)明圖1所示的電平移位器100的P溝道MOS傳輸晶體管200的透視圖。參見(jiàn)圖2，P溝道MOS傳輸晶體管200可以對(duì)應(yīng)于圖1所示的電平移位器100中所包括的第一P溝道MOS傳輸晶體管121和第二P溝道MOS傳輸晶體管122中的任意一個(gè)。P溝道MOS傳輸晶體管200可以包括N型半導(dǎo)體層210。N型半導(dǎo)體層210可以是設(shè)置在半導(dǎo)體襯底(未示出)中的N型阱區(qū)。更具體而言，N型半導(dǎo)體層210可以是N型深阱區(qū)。在一些實(shí)施例中，N型半導(dǎo)體層210可以是N型半導(dǎo)體襯底。

溝槽隔離層220可以設(shè)置在N型半導(dǎo)體層210的上部區(qū)域中。溝槽隔離層220可以限定至少一個(gè)有源區(qū)。溝槽隔離層220可以包括絕緣層，例如，填充溝槽的氧化物層，所述溝槽被設(shè)置在N型半導(dǎo)體層210中以具有特定深度。與溝槽隔離層220的頂表面與底表面之間的距離相對(duì)應(yīng)的溝槽隔離層220的深度或厚度D1可以在約2000埃至約3500埃的范圍之內(nèi)。溝槽隔離層220的頂表面可以與N型半導(dǎo)體層210的頂表面基本共面。溝槽隔離層220可以限定與溝槽隔離層220的第一側(cè)壁相鄰的第一有源區(qū)以及與溝槽隔 離層220的第二側(cè)壁相鄰的、且與第一有源區(qū)相對(duì)的第二有源區(qū)。即，溝槽隔離層220的第一側(cè)壁和第二側(cè)壁可以對(duì)應(yīng)于溝槽隔離層220的兩個(gè)相對(duì)的側(cè)壁。

第一P型結(jié)區(qū)230和第二P型結(jié)區(qū)240可以分別設(shè)置在第一有源區(qū)和第二有源區(qū)中。第一P型結(jié)區(qū)230和第二P型結(jié)區(qū)240中的每個(gè)可以具有比溝槽隔離層220的深度或厚度D1大的結(jié)深度。第一P型結(jié)區(qū)230可以與溝槽隔離層220的第一側(cè)壁相接觸，且可以延伸到溝槽隔離層220的底表面之下。類(lèi)似地，第二P型結(jié)區(qū)240可以與溝槽隔離層220的第二側(cè)壁接觸，且可以延伸到溝槽隔離層220的底表面之下。第一P型結(jié)區(qū)230和第二P型結(jié)區(qū)240可以是P型阱區(qū)。第一P型結(jié)區(qū)230和第二P型結(jié)區(qū)240彼此可以被溝道區(qū)250分隔，所述溝道區(qū)250位于溝槽隔離層220的底表面之下。

柵電極260可以設(shè)置在溝槽隔離層220的頂表面上。如果沒(méi)有給柵電極260施加偏壓，則溝道區(qū)250可以具有與N型半導(dǎo)體層250相同的導(dǎo)電類(lèi)型。然而，如果柵偏壓高于P溝道MOS傳輸晶體管200的閾值電壓(VT)，則溝道區(qū)250可以被反轉(zhuǎn)為P型導(dǎo)電性。柵電極260可以設(shè)置為暴露出溝槽隔離層220的兩個(gè)邊沿。

柵電極260可以在溝槽隔離層220內(nèi)凹陷到深度D2，所述深度D2是從溝槽隔離層220的頂表面測(cè)量的。深度D2可以在溝槽隔離層220的深度D1的約15％至約50％的范圍之內(nèi)。在一些實(shí)施例中，如果溝槽隔離層220的深度D1為3000埃，則距離溝槽隔離層220的頂表面的柵電極260的深度D2可以在約450埃至約1500埃的范圍之內(nèi)。柵電極260可以包括用于形成各種半導(dǎo)體器件中采用的接觸插塞的金屬材料。例如，柵電極260可以包括鎢材料。

在P溝道MOS傳輸晶體管200中，第一P型結(jié)區(qū)230和第二P型結(jié)區(qū)240可以分別用作源極區(qū)和漏極區(qū)，或反之亦然。溝槽隔離層220可以用作P溝道MOS傳輸晶體管200的柵絕緣層。因此，P溝道MOS傳輸晶體管200的閾值電壓VT可以根據(jù)從溝槽隔離層220的頂表面到柵電極260的底部測(cè)量的柵電極260的深度D2而改變。常規(guī)MOS晶體管的閾值電壓VT可以由下列等式1來(lái)表示。

等式1

其中，“VFB”表示平帶電壓(flat band voltage)，表示半導(dǎo)體襯底的表面電勢(shì)，“ε”表示半導(dǎo)體襯底的介電常數(shù)，“q”表示電子的電荷，“Na”表示半導(dǎo)體襯底的摻雜濃度，“Vsb”表示源極-本體偏壓(也稱(chēng)為背柵偏壓(back gate bias))，以及“Cox” 表示與柵電容相對(duì)應(yīng)的MOS電容。

從等式1可看出，如果柵電容Cox增加，則閾值電壓VT的大小可以降低。柵電容Cox可以與溝道區(qū)250與柵電極260之間的柵絕緣層的厚度成反比。即，如果溝道區(qū)250與柵電極260之間的溝槽隔離層220的厚度(D1-D2)增加，則柵電容Cox可以降低且閾值電壓VT可以升高。因此，可以通過(guò)控制柵電極260的深度D2來(lái)調(diào)節(jié)P溝道MOS傳輸晶體管200的閾值電壓VT，所述深度D2是從溝槽隔離層220的頂表面到柵電極260的底部測(cè)量的。

此外，P溝道MOS傳輸晶體管200采用溝槽隔離層220作為柵絕緣層。因此，與P溝道MOS傳輸晶體管的柵電極設(shè)置在由溝槽隔離層限定的有源區(qū)上的傳統(tǒng)情況相比，包括P溝道MOS傳輸晶體管200的集成電路的平面面積可以減小。由于比較厚的溝槽隔離層220用作柵絕緣層，因此P溝道MOS傳輸晶體管200可以具有高的閾值電壓。然而，根據(jù)一個(gè)實(shí)施例，可以通過(guò)控制柵電極260的深度D2來(lái)減小用作柵絕緣層的溝槽隔離層220的實(shí)質(zhì)厚度，如上所述，所述深度D2是從溝槽隔離層220的頂表面測(cè)量的。

圖3是說(shuō)明包括圖2所示的P溝道MOS傳輸晶體管200的電平移位器的截面圖。參見(jiàn)圖3，電平移位器可以包括第一N溝道MOS晶體管NMOS1、第二N溝道MOS晶體管NMOS2、第一P溝道MOS傳輸晶體管PMOS1和第二P溝道MOS傳輸晶體管PMOS2。包括MOS晶體管NMOS1、NMOS2、PMOS1和PMOS2的這種電平移位器可以具有與參照?qǐng)D1描述的電平移位器100基本相同的等效電路。即，第一N溝道MOS晶體管NMOS1、第二N溝道MOS晶體管NMOS2、第一P溝道MOS傳輸晶體管PMOS1和第二P溝道MOS傳輸晶體管PMOS2可以分別對(duì)應(yīng)于圖1所示的第一N溝道MOS晶體管111、第二N溝道MOS晶體管112、第一P溝道MOS傳輸晶體管121和第二P溝道MOS傳輸晶體管122。因此，圖3所示的電平移位器的操作可以與參照?qǐng)D1描述的電平移位器的操作相同。

MOS晶體管NMOS1、NMOS2、PMOS1和PMOS2可以設(shè)置在具有P型導(dǎo)電性的半導(dǎo)體襯底301上。第一溝槽隔離層311、第二溝槽隔離層312和第三溝槽隔離層313可以設(shè)置在半導(dǎo)體襯底301的上部區(qū)域中。N型阱區(qū)320可以設(shè)置在半導(dǎo)體襯底301的上部區(qū)域中。第二溝槽隔離層312和第三溝槽隔離層313可以設(shè)置在N型阱區(qū)320中。第一N溝道MOS晶體管NMOS1和第二N溝道MOS晶體管NMOS2可以設(shè)置在由第一溝槽隔離層311限定的有源區(qū)上。第一P溝道MOS傳輸晶體管PMOS1和第二P溝道MOS傳輸晶體管PMOS2可以設(shè)置為在N型阱區(qū)320中彼此間隔開(kāi)。

第一N溝道MOS晶體管NMOS1的N型源極區(qū)331和N型漏極區(qū)332可以設(shè)置在與第一溝槽隔離層311的一個(gè)側(cè)壁相鄰的半導(dǎo)體襯底301的上部區(qū)域中并且可以被溝道區(qū)341彼此間隔開(kāi)。第一柵絕緣層351和第一柵電極361可以順序地層疊在溝道區(qū)341上。第一柵電極361可以包括多晶硅層。第一接觸插塞371、第二接觸插塞372和第三接觸插塞373可以分別設(shè)置在N型源極區(qū)331、第一柵電極361和N型漏極區(qū)332上。

第二N溝道MOS晶體管NMOS2的N型源極區(qū)333和N型漏極區(qū)334可以設(shè)置在與第一溝槽隔離層311的另一側(cè)壁相鄰的半導(dǎo)體襯底301的上部區(qū)域中，并且可以被溝道區(qū)342彼此間隔開(kāi)。第二柵絕緣層352和第二柵電極362可以順序地層疊在溝道層342上。第二柵電極362可以包括多晶硅層。第四接觸插塞374、第五接觸插塞375和第六接觸插塞376可以分別設(shè)置在N型源極區(qū)333、第二柵電極362和N型漏極區(qū)334上。

用作第一P溝道MOS傳輸晶體管PMOS1的漏極區(qū)的第一P型阱區(qū)335以及用作第一P溝道MOS傳輸晶體管PMOS1的源極區(qū)的第二P型阱區(qū)336可以設(shè)置成分別與N型阱區(qū)320的上部區(qū)域中的第二溝槽隔離層312的兩個(gè)側(cè)壁相鄰。第一P型阱區(qū)335和第二P型阱區(qū)336可以被第二溝槽隔離層312之下的溝道區(qū)343彼此間隔開(kāi)。第七接觸插塞381、第八接觸插塞382和第九接觸插塞383可以分別設(shè)置在第一P型阱區(qū)335、第二溝槽隔離層312和第二P型阱區(qū)336上。第八接觸插塞382可以對(duì)應(yīng)于參照?qǐng)D2描述的柵電極260。因此，第八接觸插塞382可以從第二溝槽隔離層312的頂表面延伸入第二溝槽隔離層312至預(yù)定深度。即，第八接觸插塞382可以用作第一P溝道MOS傳輸晶體管PMOS1的柵電極且可以具有與參照?qǐng)D2描述的柵電極260相同的配置。

用作第二P溝道MOS傳輸晶體管PMOS2的漏極區(qū)的第三P型阱區(qū)337以及用作第二P溝道MOS傳輸晶體管PMOS2的源極區(qū)的第四P型阱區(qū)338可以設(shè)置成分別與N型阱區(qū)320的上部區(qū)域中的第三溝槽隔離層313的兩個(gè)側(cè)壁相鄰。第三P型阱區(qū)337和第四P型阱區(qū)338可以被第三溝槽隔離層313之下的溝道區(qū)344彼此間隔開(kāi)。第十接觸插塞384、第十一接觸插塞385和第十二接觸插塞386可以分別設(shè)置在第三P型阱區(qū)337、第三溝槽隔離層313和第四P型阱區(qū)338上。第十一接觸插塞385可以對(duì)應(yīng)于參照?qǐng)D2描述的柵電極260。因此，第十一接觸插塞385可以從第三溝槽隔離層313的頂表面延伸入第三溝槽隔離層313至預(yù)定深度。即，第十一接觸插塞385可以用作第二P溝道MOS傳輸晶體管PMOS2的柵電極且可以具有與參照?qǐng)D2描述的柵電極260相同的配置。

盡管未在附圖中示出，但是第一接觸插塞至第十二接觸插塞371-376和381-386可以包括填充接觸孔的金屬插塞(諸如，鎢插塞)，所述接觸孔穿透層間絕緣層。第一觸插塞371和第四接觸插塞374可以連接至接地電壓VSS端子。因此，第一N溝道MOS晶 體管NMOS1的N型源極區(qū)331以及第二N溝道MOS晶體管NMOS2的N型源極區(qū)333可以連接至接地電壓VSS端子。第二接觸插塞372可以連接至反相器390的輸出端子。反相器390的輸入端子可以連接至電平移位器的輸入端子IN。第五接觸插塞375可以直接連接至電平移位器的輸入端子IN。因此，輸入至輸入端子IN的輸入信號(hào)可以被直接施加到柵電極(即，第二N溝道MOS晶體管NMOS2的第二柵電極362)，且輸入信號(hào)的反相信號(hào)可以被施加到柵電極(即，第一N溝道MOS晶體管NMOS1的第一柵電極361)。

第三接觸插塞373、第七接觸插塞381和第十一接觸插塞385可以連接至第一節(jié)點(diǎn)N1。因此，第一N溝道MOS晶體管NMOS1的漏極區(qū)332、第一P溝道MOS傳輸晶體管PMOS1的漏極區(qū)335以及柵電極(即，第二P溝道MOS傳輸晶體管PMOS2的第十二接觸插塞385)可以共同連接至第一節(jié)點(diǎn)N1。

第六接觸插塞376、第八接觸插塞382和第十接觸插塞384可以連接至第二節(jié)點(diǎn)N2。因此，第二N溝道MOS晶體管NMOS2的漏極區(qū)334、第二P溝道MOS傳輸晶體管PMOS2的漏極區(qū)337以及柵電極(即，第一P溝道MOS傳輸晶體管PMOS1的第八接觸插塞382)可以共同連接至與第二節(jié)點(diǎn)N2。

第二節(jié)點(diǎn)N2可以連接至輸出端子OUT。第九接觸插塞383和第十二接觸插塞386可以連接至源電壓VPP端子。因此，第一P溝道MOS傳輸晶體管PMOS1的源極區(qū)336和第二P溝道MOS傳輸晶體管PMOS2的源極區(qū)338可以共同連接至源電壓VPP端子。

已經(jīng)出于說(shuō)明的目的公開(kāi)了本公開(kāi)的實(shí)施例。本領(lǐng)域技術(shù)人員將理解，在不脫離如所附權(quán)利要求所公開(kāi)的本發(fā)明的范圍和精神的情況下，各種修改、增加和替換是可能的。