本發(fā)明涉及半導體制造技術領域，特別涉及一種半導體器件安全認證方法。

背景技術：

隨著數字編碼的應用越來越廣，在承載介質用編碼方式埋藏信息的也越來越多，埋藏在承載介質的編碼的加密方法大都采用數字加密解密方法，這種加密解密方法原則上停留在數字層面上，因此總是能夠破譯的，因此找到一種無法破譯的方法正是本發(fā)明的目的。

另一方面，底層抗反射層(barc)在器件層上具有收縮現象，收縮后的形狀及大小時不可控的。具體的，實際制造電路元件過程中，通常在光刻膠的底部涂覆一層有機底層抗反射層(barc)，利用有機barc比覆蓋其上的光阻具有較強的吸收性，減少光的反射。但實際應用時，barc并非適合各種高反射底材，在其覆蓋的器件層存在階梯圖形時，barc的覆蓋率和厚度可控性較差，此時的barc層表現為收縮變形的不規(guī)則形狀，基于該不規(guī)則形狀作為掩膜層進行再次曝光刻蝕，得到的電路元件的形狀與barc層形狀保持一致。因此，即使制備同一種類電路元件采用完全相同的工藝參數，由于底層抗反射層(barc)的存在，最終制備的電路元件的形狀是不可控的，使得電路元件的元件參數值也會存在差異。

技術實現要素：

本發(fā)明的目的在于提供一種半導體器件安全認證方法，以解決使用現有技術中加密解密方法停留在數字層面上，較容易破譯的問題。

為解決上述技術問題，本發(fā)明提供一種半導體器件安全認證方法，所述半導體器件安全認證方法包括如下步驟：

提供一半導體襯底，所述半導體襯底上形成有半導體器件以及至少一個電 路元件矩陣，所述電路元件矩陣包括多個同一種類的電路元件，所述電路元件包括底層抗反射層，所述電路元件矩陣中至少部分電路元件的底層抗反射層的形狀存在差異；

多次比較所述電路元件矩陣中任意兩個電路元件的元件參數值，并且每次比較的電路元件不完全相同，獲得多個比較結果；

將獲得的多個比較結果構成的序列作為所述半導體器件的密鑰。

可選的，在所述的半導體器件安全認證方法中，所述電路元件為電阻、電容或晶體管。

可選的，在所述的半導體器件安全認證方法中，所述電阻為薄膜電阻或接觸電阻。

可選的，在所述的半導體器件安全認證方法中，所述元件參數值為電阻值、電容值或閾值電壓。

可選的，在所述的半導體器件安全認證方法中，所述電路元件為晶體管或薄膜電阻時，形成所述電路元件的步驟包括：

在所述半導體襯底上形成器件層；

在所述器件層上形成底層抗反射層；

在所述底層抗反射層上形成圖形化的掩膜層，所述圖形化的掩膜層暴露所述底層抗反射層的部分表面和所述器件層的部分表面；

去除所述圖形化的掩膜層暴露的所述器件層的部分表面；

去除所述圖形化的掩膜層及所述底層抗反射層。

可選的，在所述的半導體器件安全認證方法中，所述電路元件為接觸電阻時，形成所述電路元件的步驟包括：

在所述半導體襯底上形成器件層；

在所述器件層上形成底層抗反射層；

在所述底層抗反射層上形成圖形化的掩膜層，所述圖形化的掩膜層暴露所述底層抗反射層的部分表面和所述器件層的部分表面；

去除所述圖形化的掩膜層暴露的所述器件層的部分表面；

去除所述圖形化的掩膜層及所述底層抗反射層；

在剩余的器件層上形成接觸窗。

可選的，在所述的半導體器件安全認證方法中，所述電路元件為電容時，形成所述電路元件的步驟包括：

在所述半導體襯底上形成第一基板，所述第一基板刻蝕有所述電容的圖形；

在所述第一基板上形成底層抗反射層；

在所述底層抗反射層上形成圖形化的掩膜層，所述圖形化的掩膜層暴露所述底層抗反射層和所述第一基板的部分表面；

去除所述圖形化的掩膜層暴露的所述第一基板的部分表面；

去除所述圖形化的掩膜層及所述底層抗反射層；

在剩余的第一基板上形成介質層；

在所述介質層形成第二基板。

可選的，在所述的半導體器件安全認證方法中，所述介質層包括依次形成于所述第一基板上的第一氧化硅層、氮化硅層以及第二氧化硅層。

可選的，在所述的半導體器件安全認證方法中，所述第一基板和/或第二基板為多晶硅層。

可選的，在所述的半導體器件安全認證方法中，所述底層抗反射層為有機聚合物，通過旋轉涂布方式形成。

可選的，在所述的半導體器件安全認證方法中，所述電路元件矩陣的數量為多個，每個電路元件矩陣包括多個同一種類電路元件時，比較所述電路元件矩陣中兩個電路元件的元件參數值時，所述兩個電路元件是選自同一電路元件矩陣或者不同的電路元件矩陣。

可選的，在所述的半導體器件安全認證方法中，所述比較結果采用0或者1表示。

可選的，在所述的半導體器件安全認證方法中，所述兩個電路元件分別為第一電路元件和第二電路元件，若所述第二電路元件的元件參數值小于第一電路元件的元件參數值則比較結果為0，若所述第二電路元件的元件參數值大于所述第一電路元件的元件參數值則比較結果為1。

可選的，在所述的半導體器件安全認證方法中，所述兩個電路元件分別為第一電路元件和第二電路元件，若所述第二電路元件的元件參數值小于等于所述第一電路元件的元件參數值則比較結果為0，若所述第二電路元件的元件參數 值大于所述第一電路元件的元件參數值則比較結果為1。

可選的，在所述的半導體器件安全認證方法中，所述兩個電路元件分別為第一電路元件和第二電路元件，若所述第二電路元件的元件參數值小于所述第一電路元件的元件參數值則比較結果為0，若所述第二電路元件的元件參數值大于等于所述第一電路元件的元件參數值則比較結果為1。

在本發(fā)明所提供的半導體器件安全認證方法中，提供一半導體襯底，半導體襯底上形成有半導體器件以及至少一個電路元件矩陣，電路元件矩陣包括多個同一種類的電路元件，電路元件包括底層抗反射層，電路元件矩陣中至少部分電路元件的底層抗反射層的形狀存在差異；多次比較電路元件矩陣中任意兩個電路元件的元件參數值，并且每次比較的電路元件不完全相同，獲得多個比較結果；將獲得的多個比較結果構成的序列作為半導體器件的密鑰。由于電路元件矩陣中至少部分電路元件的底層抗反射層的形狀存在差異，因此電路元件矩陣中至少部分電路元件的元件參數值存在差異，利用元件參數值差異應用于半導體器件的安全認證，具有廣泛的發(fā)展前景。

附圖說明

圖1是本發(fā)明半導體器件安全認證方法的流程圖；

圖2是本發(fā)明實施例一中晶體管的制造方法的流程圖；

圖2a～2e是圖2中各個步驟的俯視圖；

圖3是本發(fā)明實施例二中薄膜電阻的制造方法的流程圖；

圖3a～3e是圖3中各個步驟的俯視圖；

圖4是本發(fā)明實施例三中接觸電阻的制造方法的流程圖；

圖4a～4f是圖4中各個步驟的俯視圖；

圖5是本發(fā)明實施例四中電容的制造方法的流程圖；

圖5a～5g是圖5中各個步驟的俯視圖；

圖中，

圖2a～2e中：器件層110；底層抗反射層111；圖形化的掩膜層112；

圖3a～3e中：器件層210；底層抗反射層211；圖形化的掩膜層212；

圖4a～4f中：器件層310；底層抗反射層311；圖形化的掩膜層312；接觸窗313；

圖5a～5g中：第一基板410a；第二基板410b；底層抗反射層411；圖形化的掩膜層412；介質層413。

具體實施方式

以下結合附圖和具體實施例對本發(fā)明提出的半導體器件安全認證方法作進一步詳細說明。根據下面說明和權利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。

本申請的核心思想在于：基于物理不可克隆技術，制造的電路元件體現出來的元件參數值各不相同，進而利用該電路元件制備的裝置具有獨特的“指紋”，來保護其加密密鑰，使得它很難被復制，從而有效保護用戶的數據文件。這里的電路元件體現的不可克隆的地方在于在制備電路元件過程中，在光刻膠底部涂覆有底層抗反射層，由于底層抗反射層的收縮變形使得電路元件的元件參數值存在差異，造成兩個電路元件矩陣中相同位置的電路元件的元件參數值存在差異，利用元件參數值差異應用于半導體器件的安全認證，具有廣泛的發(fā)展前景。

請參考圖1，其為本發(fā)明半導體器件安全認證方法的流程圖。如圖1所示，所述半導體器件安全認證方法包括如下步驟：

首先，執(zhí)行步驟s1，提供一半導體襯底，所述半導體襯底上形成有半導體器件以及至少一個電路元件矩陣，所述電路元件矩陣包括多個同一種類的電路元件，所述電路元件包括底層抗反射層，所述電路元件矩陣中至少部分電路元件的底層抗反射層的形狀存在差異；其中，所述底層抗反射層為有機聚合物，通過旋轉涂布方式形成；

接著，執(zhí)行步驟s2，多次比較所述電路元件矩陣中任意兩個電路元件的元件參數值，并且每次比較的電路元件不完全相同，獲得多個比較結果；

接著，執(zhí)行步驟s3，將獲得的多個比較結果構成的序列作為所述半導體器件的密鑰。

進一步地，所述電路元件矩陣的數量為多個，每個電路元件矩陣包括多個同一種類電路元件時，比較所述電路元件矩陣中兩個電路元件的元件參數值時，所述兩個電路元件是選自同一電路元件矩陣或者不同的電路元件矩陣。其中，所述電路元件為電阻、電容或晶體管，與其依次對應的元件參數值為電阻值、電容值或閾值電壓。優(yōu)選的電阻為薄膜電阻或接觸電阻。

在所述電路元件矩陣的數量為多個，每個電路元件矩陣包括多個電阻時，比較所述電路元件矩陣中兩個電阻的電阻值時，所述兩個電阻是選自同一電路元件矩陣或者不同的電路元件矩陣；所述電路元件矩陣的數量為多個，每個電路元件矩陣包括多個晶體管時，比較所述電路元件矩陣中兩個晶體管的閾值電壓時，所述兩個晶體管是選自同一電路元件矩陣或者不同的電路元件矩陣；所述電路元件矩陣的數量為多個，每個電路元件矩陣包括多個電容時，比較所述電路元件矩陣中兩個電容的電容值時，所述兩個電容是選自同一電路元件矩陣或者不同的電路元件矩陣。

較佳的，以電路元件為電容為例進行說明，此時電路元件矩陣為電容矩陣，假設比較所述電容矩陣中兩個電容的電容值時，所述兩個電容是選自不同的電容矩陣，這里每次選擇兩個電容矩陣中相同位置的電容進行比較。例如，兩個電容矩陣分別為矩陣a、矩陣b，矩陣a中包括電容a11、電容a12…電容a1n,矩陣b中包括電容b11、電容b12…電容b1n,則矩陣a和矩陣b中相同位置是指位于矩陣中同行同列的元素，例如電容a11與電容b11，電容a12與電容b12。這里通過預先設定比較結果采用0或者1表示。例如設a11>b11時，輸出結果1，a11<b11時，輸出結果0，依次根據需要進行設定比較規(guī)則，將兩個矩陣中n個位置的比較結果都做預先設定，最終獲得n個比較結果，接下來n個比較結果構成的序列作為所述半導體器件的密鑰。由于制備電容時，barc層的形狀不可控使得制備的電容矩陣中每個位置的電容的結構都是不可克隆的，因此每個半導體器件上用于安全認證的電容矩陣都是無法克隆的。

當然，預先設定的比較規(guī)則包括但不局限于上面一種，例如：設定所述兩個電路元件分別為第一電路元件和第二電路元件，若所述第二電路元件的元件參數值小于第一電路元件的元件參數值則比較結果為0，若所述第二電路元件的元件參數值大于所述第一電路元件的元件參數值則比較結果為1；或者，若所述 第二電路元件的元件參數值小于等于所述第一電路元件的元件參數值則比較結果為0，若所述第二電路元件的元件參數值大于所述第一電路元件的元件參數值則比較結果為1；或者，若所述第二電路元件的元件參數值小于所述第一電路元件的元件參數值則比較結果為0，若所述第二電路元件的元件參數值大于等于所述第一電路元件的元件參數值則比較結果為1。

這里密鑰長度與比較所述電路元件矩陣中任意兩個電路元件的元件參數值的次數有關，比較次數越多，最終獲得的密碼長度越長，因此利用本申請方法可以根據實際需要獲得不同長度的密鑰，進而提高半導體器件的安全。

下面就如何制備出不可克隆的電路元件的方法做詳細的闡述，這里以不同一種類類的電路元件為例做具體解釋，電路元件的結構不同主要是底層抗反射層(barc)的收縮后的形狀不同決定的，表現為底層抗反射層的形狀及厚度的差異。

實施例一

請參考圖2及圖2a～2e所示的內容對本實施例中晶體管的制造方法進行理解，形成所述晶體管的步驟包括：

首先，執(zhí)行步驟s10，請參考圖2a，在所述半導體襯底上形成器件層110；

接著，執(zhí)行步驟s11，請參考圖2b，在所述器件層110上形成底層抗反射層111；

接著，執(zhí)行步驟s12，請參考圖2c，在所述底層抗反射層111上形成圖形化的掩膜層，所述圖形化的掩膜層112暴露所述底層抗反射層111的部分表面和所述器件層110的部分表面；

接著，執(zhí)行步驟s13，請參考圖2d，去除所述圖形化的掩膜層112暴露的所述器件層的部分表面；這里，收縮圖形化的掩膜層112暴露出的器件層110指的是步驟s12中，如圖2c所示的，除了圖形化的掩膜層112及底層抗反射層111覆蓋的器件層110之外的部分。

接著，執(zhí)行步驟s14，請參考圖2e，去除所述圖形化的掩膜層112及所述底層抗反射層111。

實施例二

請參考圖3及圖3a～3e所示的內容對本實施例中薄膜電阻(rs)的制造方法進行理解，形成所述薄膜電阻的步驟包括：

首先，執(zhí)行步驟s20，請參考圖3a，在所述半導體襯底上形成器件層；

接著，執(zhí)行步驟s21，請參考圖3b，在所述器件層210上形成底層抗反射層211；

接著，執(zhí)行步驟s22，請參考圖3c，在所述底層抗反射層211上形成圖形化的掩膜層212，所述圖形化的掩膜層212暴露所述底層抗反射層211的部分表面和所述器件層210的部分表面；

接著，執(zhí)行步驟s23，請參考圖3d，去除所述圖形化的掩膜層212暴露的所述器件層210的部分表面；

接著，執(zhí)行步驟s24，請參考圖3e，去除所述圖形化的掩膜層212及所述底層抗反射層211。

實施例三

請參考圖4及圖4a～4f所示的內容對本實施例中接觸電阻(rc)的制造方法進行理解，比較圖4與圖3的流程圖及圖3e與圖4f可知，兩者的區(qū)別在于由于制備的電路類型不同，所需的工藝步驟存在差異，即rc相比rs結構上多了一個接觸窗(ct)313，形成所述接觸電阻的步驟包括：

首先，執(zhí)行步驟s30，請參考圖4a，在所述半導體襯底上形成器件層310；

接著，執(zhí)行步驟s31，請參考圖4b，在所述器件層310上形成底層抗反射層311；

接著，執(zhí)行步驟s32，請參考圖4c，在所述底層抗反射層311上形成圖形化的掩膜層312，所述圖形化的掩膜層312暴露所述底層抗反射層311的部分表面和所述器件層310的部分表面；

接著，執(zhí)行步驟s33，請參考圖4d，去除所述圖形化的掩膜層312暴露的所述器件層310的部分表面；

接著，執(zhí)行步驟s34，請參考圖4e，去除所述圖形化的掩膜層312及所述底層抗反射層311；

接著，執(zhí)行步驟s35，請參考圖4f，在剩余的器件層310上形成接觸窗313。

實施例四

請參考圖5及圖5a～5g所示的內容對本實施例中電容的制造方法進行理解，形成所述電容的步驟包括：

首先，執(zhí)行步驟s40，請參考圖5a，在所述半導體襯底上形成第一基板410a，所述第一基板410a刻蝕有所述電容的圖形；

接著，執(zhí)行步驟s41，請參考圖5b，在所述第一基板410a上形成底層抗反射層411；

接著，執(zhí)行步驟s42，請參考圖5c，在所述底層抗反射層411上形成圖形化的掩膜層412，所述圖形化的掩膜層412暴露所述底層抗反射層411和所述第一基板410a的部分表面；

接著，執(zhí)行步驟s43，請參考圖5d，去除所述圖形化的掩膜層412暴露的所述第一基板410a的部分表面；

接著，執(zhí)行步驟s44，請參考圖5e，去除所述圖形化的掩膜層412及所述底層抗反射層411；

接著，執(zhí)行步驟s45，請參考圖5f，在剩余的第一基板410a上形成介質層413；其中，所述介質層413包括依次形成于所述第一基板410a上的第一氧化硅層、氮化硅層以及第二氧化硅層(ono)。

接著，執(zhí)行步驟s46，請參考圖5g，在所述介質層413形成第二基板410b。

較佳的，所述第一基板410a和/或第二基板410b為多晶硅層。

當然，本申請的半導體器件安全認證方法中不局限于采用上述幾種電路元件，對于其它電路元件僅需要滿足：制備時涉及使用barc，且barc層存在收縮形變存在會影響最終制備的電路元件的元件參數值。

綜上，在本發(fā)明所提供的半導體器件安全認證方法中，提供一半導體襯底，半導體襯底上形成有半導體器件以及至少一個電路元件矩陣，電路元件矩陣包括多個同一種類的電路元件，電路元件包括底層抗反射層，電路元件矩陣中至少部分電路元件的底層抗反射層的形狀存在差異；多次比較電路元件矩陣中任意兩個電路元件的元件參數值，并且每次比較的電路元件不完全相同，獲得多 個比較結果；將獲得的多個比較結果構成的序列作為半導體器件的密鑰。由于電路元件矩陣中至少部分電路元件的底層抗反射層的形狀存在差異，因此電路元件矩陣中至少部分電路元件的元件參數值存在差異，利用元件參數值差異應用于半導體器件的安全認證，具有廣泛的發(fā)展前景。

上述描述僅是對本發(fā)明較佳實施例的描述，并非對本發(fā)明范圍的任何限定，本發(fā)明領域的普通技術人員根據上述揭示內容做的任何變更、修飾，均屬于權利要求書的保護范圍。