本發(fā)明涉及一種半導(dǎo)體封裝體，特別是涉及一種制造半導(dǎo)體封裝體的方法。

背景技術(shù)：

一般來說，制造半導(dǎo)體封裝體需通過多種不同的制造技術(shù)。在制造半導(dǎo)體封裝體的過程中，有些制造技術(shù)，像是研磨工藝或薄形化工藝，可能產(chǎn)生應(yīng)力作用于半導(dǎo)體封裝體或半導(dǎo)體封裝體的半成品上。而使半導(dǎo)體封裝體在某種程度上可能會(huì)受到破壞或被卷曲(warpage)。因此，在半導(dǎo)體封裝體的制造過程中，需要額外的結(jié)構(gòu)提供半導(dǎo)體封裝體支撐以及強(qiáng)化的功能。舉例來說，傳統(tǒng)的半導(dǎo)體封裝體制作方式常采用將半導(dǎo)體封裝體鑄形于鑄形材料內(nèi)的方式，以避免應(yīng)力作用于半導(dǎo)體封裝體時(shí)，半導(dǎo)體封裝體受到損傷或發(fā)生卷曲。也即，利用鑄形材料作為半導(dǎo)體封裝體支撐以及強(qiáng)化的結(jié)構(gòu)。

然而，隨著半導(dǎo)體封裝體變得更加薄型化，且大多數(shù)的半導(dǎo)體封裝體為增加電性連接的線路，而常于基底中嵌入更多的精細(xì)結(jié)構(gòu)，像是硅穿孔(through silicon vias,TSVs)或重分布導(dǎo)線等導(dǎo)電結(jié)構(gòu)。相對(duì)地，半導(dǎo)體封裝體對(duì)應(yīng)力的抵抗力被劣化，而使得半導(dǎo)體封裝體更易遭受應(yīng)力毀損。由此可見，上述現(xiàn)有的半導(dǎo)體封裝體架構(gòu)，顯然仍存在不便與缺陷，而有待加以進(jìn)一步改進(jìn)。為了解決上述問題，相關(guān)領(lǐng)域莫不費(fèi)盡心思來謀求解決之道，但長久以來一直未見適用的方式被發(fā)展完成。因此，如何能有效解決上述問題，實(shí)屬當(dāng)前重要研發(fā)課題之一，也成為當(dāng)前相關(guān)領(lǐng)域亟需改進(jìn)的目標(biāo)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種半導(dǎo)體封裝體及其制作方法，其利用復(fù)合層強(qiáng)化半導(dǎo)體封裝體，以作為制造半導(dǎo)體封裝體的工藝中的支撐。舉例來說，像是進(jìn)行研磨工藝等工藝時(shí)，復(fù)合層可用以抵抗工藝中作用于半導(dǎo)體封裝體的應(yīng)力，使得半導(dǎo)體封裝體可減少或避免于工藝中損毀或卷曲，讓半導(dǎo)體封裝體的良率提高，以節(jié)省材料成本。

本發(fā)明提供一種半導(dǎo)體封裝體的制作方法，其包含在晶圓的上表面上方設(shè)置多個(gè)半導(dǎo)體晶片；以第一鑄形材料鑄形半導(dǎo)體晶片；以及，在鑄形半導(dǎo)體晶片后，在半導(dǎo)體晶片的上方形成復(fù)合層。

在本發(fā)明一個(gè)或多個(gè)實(shí)施方式中，上述的形成復(fù)合層的步驟可包含在半導(dǎo)體晶片的上方形成第一中間層；以及在第一中間層上形成第二鑄形材料。

在本發(fā)明一個(gè)或多個(gè)實(shí)施方式中，上述的形成復(fù)合層的步驟可還包含在第二鑄形材料上形成第二中間層；以及，在第二中間層上形成第三鑄形材料。

在本發(fā)明一個(gè)或多個(gè)實(shí)施方式中，上述的以第一鑄形材料鑄形半導(dǎo)體晶片的步驟可包含以第一鑄形材料鑄形半導(dǎo)體晶片，并包覆半導(dǎo)體晶片于第一鑄形材料內(nèi)；以及，自第一鑄形材料遠(yuǎn)離晶圓的表面，進(jìn)行薄形化工藝。

在本發(fā)明一個(gè)或多個(gè)實(shí)施方式中，上述的以第一鑄形材料鑄形半導(dǎo)體晶片的步驟中，暴露至少部分的半導(dǎo)體晶片遠(yuǎn)離晶圓的表面。

在本發(fā)明一個(gè)或多個(gè)實(shí)施方式中，上述的復(fù)合層與半導(dǎo)體晶片遠(yuǎn)離晶圓的表面的至少部分物理接觸。

在本發(fā)明一個(gè)或多個(gè)實(shí)施方式中，上述的半導(dǎo)體晶片與復(fù)合層之間設(shè)置有第一鑄形材料。

在本發(fā)明一個(gè)或多個(gè)實(shí)施方式中，上述的半導(dǎo)體封裝體的制作方法可還包含形成多個(gè)硅穿孔于晶圓內(nèi)。每個(gè)硅穿孔的一端暴露于晶圓的上表面，且配置成分別與半導(dǎo)體晶片電性連接。

在本發(fā)明一個(gè)或多個(gè)實(shí)施方式中，上述的半導(dǎo)體封裝體的制作方法可還包含在半導(dǎo)體晶片與晶圓之間設(shè)置中介層。

在本發(fā)明一個(gè)或多個(gè)實(shí)施方式中，上述的設(shè)置中介層的步驟包含在中介層內(nèi)設(shè)置多個(gè)內(nèi)連線結(jié)構(gòu)，且每個(gè)內(nèi)連線結(jié)構(gòu)電性連接于半導(dǎo)體晶片其中一個(gè)與對(duì)應(yīng)的硅穿孔其中一個(gè)之間。

在本發(fā)明一個(gè)或多個(gè)實(shí)施方式中，上述的晶圓還具有相對(duì)于上表面的下表面。半導(dǎo)體封裝體的制作方法可還包含在晶圓的下表面形成多個(gè)導(dǎo)電突塊。

在本發(fā)明一個(gè)或多個(gè)實(shí)施方式中，上述的形成導(dǎo)電突塊的步驟可還包含自晶圓的下表面，對(duì)晶圓進(jìn)行研磨工藝，直到至少暴露硅穿孔遠(yuǎn)離上表面的一端為止；以及在晶圓的下表面設(shè)置多個(gè)焊球，其中焊球與半導(dǎo)體晶片電性連接。

在本發(fā)明一個(gè)或多個(gè)實(shí)施方式中，上述的形成導(dǎo)電突塊的步驟可還包含形成重分布層連接于晶圓以及焊球之間。

本發(fā)明提供一種半導(dǎo)體封裝體，其包含基底、至少一個(gè)半導(dǎo)體晶片、第一鑄形材料以及復(fù)合層。半導(dǎo)體晶片設(shè)置于基底的上表面。第一鑄形材料環(huán)繞半導(dǎo)體晶片。復(fù)合層設(shè)置于半導(dǎo)體晶片上。復(fù)合層包含第一中間層以及第二鑄形材料。第二鑄形材料設(shè)置于第一中間層遠(yuǎn)離半導(dǎo)體晶片的表面。

在本發(fā)明一個(gè)或多個(gè)實(shí)施方式中，上述的復(fù)合層可還包含第二中間層以及第三鑄形材料。第二中間層設(shè)置于第二鑄形材料上。第三鑄形材料設(shè)置于第二中間層遠(yuǎn)離半導(dǎo)體晶片的表面。

在本發(fā)明一個(gè)或多個(gè)實(shí)施方式中，上述的第一中間層物理接觸半導(dǎo)體晶片遠(yuǎn)離晶圓的表面的至少部分。

在本發(fā)明一個(gè)或多個(gè)實(shí)施方式中，上述的第一鑄形材料設(shè)置于第一中間層與半導(dǎo)體晶片之間。

在本發(fā)明一個(gè)或多個(gè)實(shí)施方式中，上述的基底包含多個(gè)硅穿孔。硅穿孔嵌入于基底內(nèi)，且與半導(dǎo)體晶片電性連接。

在本發(fā)明一個(gè)或多個(gè)實(shí)施方式中，上述的半導(dǎo)體封裝體還包含中介層設(shè)置于基底以及半導(dǎo)體晶片之間。中介層可包含多個(gè)內(nèi)連線結(jié)構(gòu)。內(nèi)連線結(jié)構(gòu)設(shè)置于中介層內(nèi)，且電性連接于半導(dǎo)體晶片以及硅穿孔之間。

在本發(fā)明一個(gè)或多個(gè)實(shí)施方式中，上述的半導(dǎo)體封裝體還包含多個(gè)導(dǎo)電突塊。導(dǎo)電突塊設(shè)置于基底遠(yuǎn)離半導(dǎo)體晶片的表面。導(dǎo)電突塊包含重分布層以及多個(gè)焊球。重分布層設(shè)置于基底遠(yuǎn)離半導(dǎo)體晶片的表面。焊球設(shè)置于重分布層遠(yuǎn)離半導(dǎo)體晶片的表面，且通過重分布層與硅穿孔電性連接。

與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果：本發(fā)明的半導(dǎo)體封裝體及其制作方法，其利用復(fù)合層強(qiáng)化半導(dǎo)體封裝體，以作為制造半導(dǎo)體封裝體的工藝中的支撐。舉例來說，像是進(jìn)行研磨工藝等工藝時(shí)，復(fù)合層可用以抵抗工藝中作用于半導(dǎo)體封裝體的應(yīng)力，使得半導(dǎo)體封裝體可減少或避免于工藝中損毀或卷曲，讓半導(dǎo)體封裝體的良率提高，以節(jié)省材料成本。

附圖說明

本發(fā)明的上述和其他目的、特征、優(yōu)點(diǎn)與實(shí)施例，通過下方的實(shí)施例搭配相對(duì)應(yīng)的圖式能更明顯易懂，必須要強(qiáng)調(diào)的是圖式的繪示為本于實(shí)務(wù)，圖式繪示的不同特征并非該特征的實(shí)際尺寸比例，必須了解到這些不同特征可能會(huì)因?yàn)榻庹f的方便而放大或縮小其尺寸：

圖1繪示依據(jù)本發(fā)明多個(gè)實(shí)施方式的半導(dǎo)體封裝體的側(cè)視剖面圖。

圖2至圖8繪示依據(jù)本發(fā)明多個(gè)實(shí)施方式的半導(dǎo)體封裝體在不同制作階段的簡單側(cè)視剖面圖。

圖9至圖12繪示依據(jù)本發(fā)明另外的多個(gè)實(shí)施方式的半導(dǎo)體封裝體在不同制作階段的簡單側(cè)視剖面圖。

圖13繪示依據(jù)本發(fā)明多個(gè)實(shí)施方式的示例的半導(dǎo)體封裝體的側(cè)視剖面圖。

圖14繪示依據(jù)本發(fā)明另外的多個(gè)實(shí)施方式的示例的半導(dǎo)體封裝體的側(cè)視剖面圖。

圖15繪示依據(jù)本發(fā)明多個(gè)實(shí)施方式的部分的半導(dǎo)體封裝體在接續(xù)的制作階段的簡單側(cè)視剖面圖。

圖16繪示依據(jù)本發(fā)明多個(gè)實(shí)施方式的半導(dǎo)體封裝體的制作方法的流程圖。

除非有其他表示，在不同圖式中相同的號(hào)碼與符號(hào)通常被當(dāng)作相對(duì)應(yīng)的部件。該些圖示的繪示為清楚表達(dá)該些實(shí)施方式的相關(guān)關(guān)聯(lián)而非繪示該實(shí)際尺寸。

具體實(shí)施方式

以下將以圖式公開本發(fā)明的多個(gè)實(shí)施方式，為明確說明起見，許多實(shí)務(wù)上的細(xì)節(jié)將在以下敘述中一并說明。然而，應(yīng)了解到，這些實(shí)務(wù)上的細(xì)節(jié)不應(yīng)用以限制本發(fā)明。也就是說，在本發(fā)明部分實(shí)施方式中，這些實(shí)務(wù)上的細(xì)節(jié)是非必要的。此外，當(dāng)一個(gè)元件被稱為在…上時(shí)，它可泛指該元件直接在其他元件上，也可以是有其他元件存在于兩者之中。相反地，當(dāng)一個(gè)元件被稱為直接在另一元件，它是不能有其他元件存在于兩者的中間。如本文所用，詞匯及/或包含了列出的關(guān)聯(lián)項(xiàng)目中的一個(gè)或多個(gè)的任何組合。

圖1繪示依據(jù)本發(fā)明多個(gè)實(shí)施方式的半導(dǎo)體封裝體100的側(cè)視剖面圖。如圖1所示，半導(dǎo)體封裝體100包含晶圓110、半導(dǎo)體晶片120、第一鑄形材料130以及復(fù)合層140。在多個(gè)實(shí)施方式中，晶圓110也可視做基底110。在多個(gè)實(shí)施方式中，晶圓110可由硅基基底、鍺基基底或其他合適的基底。在多個(gè)實(shí)施方式中，晶圓110(基底110)可包含多個(gè)硅穿孔嵌入于晶圓110(基底110)內(nèi)。半導(dǎo)體晶片120被設(shè)置于晶圓110(基底110)的上表面。值得注意的是，此處所述及繪示的半導(dǎo)體封裝體100雖僅包含單一半導(dǎo)體晶片120，然其并非用以限制半導(dǎo)體封裝體100的實(shí)施例。在多個(gè)實(shí)施方式中，半導(dǎo)體封裝體100內(nèi)也可包含多個(gè)半導(dǎo)體晶片120。接續(xù)地，第一鑄形材料130被形成，且環(huán)繞半導(dǎo)體晶片120。在多個(gè)實(shí)施方式中，第一鑄形材料130可將半導(dǎo)體晶片120包覆于其內(nèi)。

復(fù)合層140被設(shè)置于半導(dǎo)體晶片120上。在多個(gè)實(shí)施方式中，復(fù)合層140可包含第一中間層142以及第二鑄形材料144。在多個(gè)實(shí)施方式中，第一中間層142可為薄板、薄膜、金屬材料或其他合適的材料。在其他的多個(gè)實(shí)施方式中，第一中間層142也可包含金屬軌線(圖未繪示)，配置成電性連接半導(dǎo)體晶片120，將如后詳述。在多個(gè)實(shí)施方式中，第二鑄形材料144被設(shè)置于第一中間層142遠(yuǎn)離半導(dǎo)體晶片120的表面。在多個(gè)實(shí)施方式中，第一鑄形材料130與第二鑄形材料144可使用相同的鑄形材料。在多個(gè)實(shí)施方式中，第一鑄形材料130與第二鑄形材料144可使用不相同的鑄形材料。在多個(gè)實(shí)施方式中，第一鑄形材料130的熱膨脹系數(shù)與第二鑄形材料144的熱膨脹系數(shù)可經(jīng)選擇，以互相匹配。

由于半導(dǎo)體封裝體100的新結(jié)構(gòu)可視為將第一中間層142夾于第一鑄形材料130以及第二鑄形材料144之間，使得半導(dǎo)體封裝體100可借由復(fù)合層140提供支撐以及強(qiáng)化的功能，同時(shí)，第二鑄形材料144也可配置成與第一中間層142共同平衡第一鑄形材料130所造成的應(yīng)力，像是因熱膨脹而產(chǎn)生的應(yīng)力。如此一來，復(fù)合層140的結(jié)構(gòu)可讓半導(dǎo)體封裝體100在多種不同的情況下，避免因受應(yīng)力而毀損或卷曲。也即，復(fù)合層140可確保對(duì)半導(dǎo)體封裝體100的結(jié)構(gòu)的強(qiáng)化，并維持薄型化的趨勢(shì)。同時(shí)，相較將半導(dǎo)體封裝體完全包覆于鑄形材料的封裝體，本案的半導(dǎo)體封裝體100可較為節(jié)省使用的材料數(shù)量與材料成本，且具有更小的體積。

在多個(gè)實(shí)施方式中，晶圓110(基底110)可包含多個(gè)硅穿孔112(through silicon vias,TSVs)。硅穿孔112設(shè)置或嵌入于晶圓110(基底110)內(nèi)，其中每個(gè)硅穿孔112的一端暴露于晶圓110的上表面，且配置成與半導(dǎo)體晶片120分別電性連接。更精確地來說，半導(dǎo)體晶片120可包含多個(gè)接觸墊122，且接觸墊122配置成通過導(dǎo)電柱124與硅穿孔112暴露于晶圓110的上表面的一端電性連接。應(yīng)了解到，此處所述的連接于硅穿孔112以及半導(dǎo)體晶片120之間的導(dǎo)電路徑，僅為示例，并非用以限制硅穿孔112以及半導(dǎo)體晶片120之間的連接方式。

在多個(gè)實(shí)施方式中，半導(dǎo)體封裝體100可還包含中介層150。中介層150設(shè)置于晶圓110(基底110)以及半導(dǎo)體晶片120之間。中介層150可包含多個(gè)內(nèi)連線結(jié)構(gòu)152。內(nèi)連線結(jié)構(gòu)152設(shè)置于中介層150內(nèi)，且電性連接于對(duì)應(yīng)的半導(dǎo)體晶片120以及對(duì)應(yīng)的硅穿孔112之間。中介層150可還包含鈍化層154(passivation layer)。鈍化層154設(shè)置于中介層基底156上，且位于內(nèi)連線結(jié)構(gòu)152之間，使得鈍化層154可用以避免內(nèi)連線結(jié)構(gòu)152間彼此互相連接。

在多個(gè)實(shí)施方式中，半導(dǎo)體封裝體100可還包含多個(gè)導(dǎo)電突塊。導(dǎo)電突塊設(shè)置于晶圓110(基底110)遠(yuǎn)離半導(dǎo)體晶片120的表面，其中導(dǎo)電突塊通過硅穿孔112與半導(dǎo)體晶片120電性連接。在多個(gè)實(shí)施方式中，導(dǎo)電突塊可包含多個(gè)焊球170。在其他的多個(gè)實(shí)施方式中，導(dǎo)電突塊可包含重分布層160以及多個(gè)焊球170。重分布層160設(shè)置于晶圓110(基底110)遠(yuǎn)離半導(dǎo)體晶片120的表面。重分布層160可包含基底164以及多個(gè)導(dǎo)電墊162。在多個(gè)實(shí)施方式中，焊球170設(shè)置于重分布層160遠(yuǎn)離晶圓110(基底110)的表面，且通過重分布層160與硅穿孔112電性連接。更進(jìn)一步來說，焊球170設(shè)置于導(dǎo)電墊162上，使得焊球170可電性連接至硅穿孔112，且形成導(dǎo)電路徑于焊球170以及半導(dǎo)體晶片120之間。

圖2至圖8為依據(jù)本發(fā)明多個(gè)實(shí)施方式繪示的半導(dǎo)體封裝體100在不同制作階段的簡單側(cè)視剖面圖。參照?qǐng)D2，半導(dǎo)體封裝體100的制作，自提供晶圓110以及中介層150開始。中介層150設(shè)置于晶圓110上，在多個(gè)實(shí)施方式中，晶圓110可包含多個(gè)硅穿孔112設(shè)置于晶圓110內(nèi)。值得注意的是，此處所提供的晶圓110可不需包含中介層150或任何嵌入于晶圓110的結(jié)構(gòu)，舉例來說，硅穿孔112，且此處所述關(guān)于制造半導(dǎo)體封裝體100的制造流程僅為示例，其并非用以限制晶圓110的結(jié)構(gòu)。在多個(gè)實(shí)施方式中，在目前制造半導(dǎo)體封裝體100的步驟中，硅穿孔112僅暴露于靠近晶圓110上側(cè)的表面。換句話說，每個(gè)硅穿孔112具有兩端，在半導(dǎo)體封裝體的制作方法1600(參照?qǐng)D16)中，在此制造步驟，僅硅穿孔112靠近晶圓110上側(cè)表面的一端被暴露，而硅穿孔112的另一端仍包覆于晶圓110內(nèi)，將在后續(xù)的工藝步驟被暴露。晶圓110內(nèi)的硅穿孔112可通過一個(gè)或多個(gè)工藝來制造。

在多個(gè)實(shí)施方式中，中介層150可包含多個(gè)內(nèi)連線結(jié)構(gòu)152、鈍化層154以及中介層基底156。在多個(gè)實(shí)施方式中，中介層150可通過一個(gè)或多個(gè)工藝被形成于晶圓110的上表面。在多個(gè)實(shí)施方式中，中介層150的內(nèi)連線結(jié)構(gòu)152配置成與硅穿孔112電性連接。

參照?qǐng)D3，在晶圓110的上側(cè)的表面上方設(shè)置多個(gè)半導(dǎo)體晶片120。在多個(gè)實(shí)施方式中，半導(dǎo)體晶片120可具有主動(dòng)表面朝向晶圓110。在多個(gè)實(shí)施方式中，半導(dǎo)體晶片120可包含接觸墊122設(shè)置于主動(dòng)表面上。接觸墊122配置成供其他元件通過主動(dòng)表面與半導(dǎo)體晶片120電性連接。在多個(gè)實(shí)施方式中，導(dǎo)電柱124被設(shè)置于晶圓110以及半導(dǎo)體晶片120之間，且電性連接半導(dǎo)體晶片120至晶圓110的導(dǎo)電特征，像是硅穿孔112等。在多個(gè)實(shí)施方式中，導(dǎo)電柱124以及內(nèi)連線結(jié)構(gòu)152可共同形成導(dǎo)電路徑，電性連接于半導(dǎo)體晶片120與對(duì)應(yīng)的硅穿孔112之間。值得注意的是，此處所述的位于半導(dǎo)體晶片120與對(duì)應(yīng)的硅穿孔112之間的導(dǎo)電路徑僅為示例，并非用以限制半導(dǎo)體晶片120與對(duì)應(yīng)的硅穿孔112之間的連接關(guān)系。

參照?qǐng)D4，在接續(xù)的步驟，以第一鑄形材料130鑄形半導(dǎo)體晶片120。在多個(gè)實(shí)施方式中，第一鑄形材料130可將半導(dǎo)體晶片120完全包覆于內(nèi)。在其他的實(shí)施方式中，至少部分的半導(dǎo)體晶片120遠(yuǎn)離晶圓110的表面可暴露于第一鑄形材料130外，將如后詳述。在多個(gè)實(shí)施方式中，以第一鑄形材料130鑄形半導(dǎo)體晶片120的步驟可以多個(gè)不同的工藝方法達(dá)致。舉例來說，鑄形工藝、部分鑄形工藝以及研磨工藝。也即，可在進(jìn)行以第一鑄形材料130鑄形半導(dǎo)體晶片120的步驟后，選擇性地，自第一鑄形材料130遠(yuǎn)離晶圓110的表面的方向，進(jìn)行研磨工藝或薄形化工藝，以移除半導(dǎo)體晶片120上方的第一鑄形材料130，讓第一鑄形材料130的厚度縮減，或者，更進(jìn)一步地，暴露半導(dǎo)體晶片120至少部分的半導(dǎo)體晶片120遠(yuǎn)離晶圓110的表面。

值得注意的是，即使對(duì)第一鑄形材料130進(jìn)行研磨工藝或薄形化工藝，半導(dǎo)體晶片120仍被第一鑄形材料130環(huán)繞，使得第一鑄形材料130可保護(hù)半導(dǎo)體晶片120。舉例來說，其中一種實(shí)施方式中，以第一鑄形材料130鑄形半導(dǎo)體晶片120的步驟可為部分鑄形工藝，其中在進(jìn)行部分鑄形工藝后，至少部分的半導(dǎo)體晶片120遠(yuǎn)離晶圓110的表面仍暴露于第一鑄形材料130外。換句話說，形成的第一鑄形材料130覆蓋部分的半導(dǎo)體晶片120遠(yuǎn)離晶圓110的表面。如圖4所示，在本實(shí)施方式中，半導(dǎo)體晶片120遠(yuǎn)離晶圓110的表面仍被第一鑄形材料130覆蓋，以接續(xù)進(jìn)行后續(xù)的步驟。

參照?qǐng)D5，接續(xù)地，當(dāng)?shù)谝昏T形材料130鑄形半導(dǎo)體晶片120后，在半導(dǎo)體晶片120的上方形成復(fù)合層140。在多個(gè)實(shí)施方式中，半導(dǎo)體晶片120與復(fù)合層140之間可設(shè)置有第一鑄形材料130。復(fù)合層140可包含第一中間層142以及第二鑄形材料144。在多個(gè)實(shí)施方式中，形成復(fù)合層140的步驟可包含在半導(dǎo)體晶片120的上方形成第一中間層142以及在第一中間層142上形成第二鑄形材料144。在多個(gè)實(shí)施方式中，第一中間層142可與第一鑄形材料130遠(yuǎn)離晶圓110的表面互相固定或貼合。而形成第二鑄形材料144在第一中間層142遠(yuǎn)離第一鑄形材料130的表面的步驟，可優(yōu)先于或接續(xù)于進(jìn)行第一中間層142固定或貼合至第一鑄形材料130遠(yuǎn)離晶圓110的表面上的步驟。在多個(gè)實(shí)施方式中，形成第二鑄形材料144可包含對(duì)第二鑄形材料144遠(yuǎn)離晶圓110的表面進(jìn)行研磨工藝或拋光工藝。

參照?qǐng)D6，自相對(duì)于晶圓110上表面的下表面的一側(cè)，進(jìn)行研磨工藝或薄型化工藝，以減少晶圓110的厚度，直到嵌入于晶圓110中的硅穿孔112遠(yuǎn)離上表面的一端于晶圓110的下表面被暴露為止。如此一來，半導(dǎo)體晶片120可通過硅穿孔112遠(yuǎn)離上表面的一端與其他元件電性連接。在多個(gè)實(shí)施方式中，作為半導(dǎo)體封裝體100的強(qiáng)化結(jié)構(gòu)的復(fù)合層140可在研磨工藝或薄型化工藝進(jìn)行的過程中，對(duì)半導(dǎo)體封裝體100的半成品提供強(qiáng)化與支撐。

參照?qǐng)D7，在晶圓110的下方形成重分布層160。重分布層160可包含基底164以及導(dǎo)電墊162或?qū)щ娷壘€。導(dǎo)電墊162可電性連接至半導(dǎo)體晶片120。

參照?qǐng)D8，在晶圓110遠(yuǎn)離半導(dǎo)體晶片120的下表面的下方設(shè)置多個(gè)焊球170，且焊球170與半導(dǎo)體晶片120電性連接。舉例來說，焊球170可設(shè)置于重分布層160所形成的導(dǎo)電墊162上，但不限于此。在其他的多個(gè)實(shí)施方式中，焊球170可設(shè)置于與其他元件接腳相對(duì)應(yīng)的位置，并通過重分布層160所形成的導(dǎo)電軌線電性連接重分布層160。換句話說，重分布層160被設(shè)置或形成于晶圓110以及焊球170之間，且在晶圓110遠(yuǎn)離半導(dǎo)體晶片120的下表面的下方與焊球170共同形成多個(gè)導(dǎo)電突塊。

圖9至圖12為依據(jù)本發(fā)明另外的多個(gè)實(shí)施方式繪示的半導(dǎo)體封裝體100’在不同制作階段的簡單側(cè)視剖面圖。繪示在圖9至圖12中的半導(dǎo)體封裝體100’，接續(xù)圖4所示關(guān)于形成第一鑄形材料130的步驟，其中所形成的第一鑄形材料130可環(huán)繞或包覆半導(dǎo)體晶片120，如圖9所示，在形成復(fù)合層140于半導(dǎo)體晶片120上方前，半導(dǎo)體晶片120遠(yuǎn)離晶圓110的表面僅部份被第一鑄形材料130給覆蓋。甚或，半導(dǎo)體晶片120遠(yuǎn)離晶圓110的表面可完全暴露于第一鑄形材料130外。在多個(gè)實(shí)施方式中，在進(jìn)行以第一鑄形材料130鑄形半導(dǎo)體晶片120的步驟后，可接續(xù)地，自第一鑄形材料130遠(yuǎn)離晶圓110的表面進(jìn)行研磨工藝或薄形化工藝，以移除半導(dǎo)體晶片120上方的第一鑄形材料130。如此一來，半導(dǎo)體晶片120遠(yuǎn)離晶圓110的表面可被部分或完全暴露。值得注意的是，即便在進(jìn)行研磨工藝或薄形化工藝后，半導(dǎo)體晶片120仍被第一鑄形材料130給圍繞。

接續(xù)地，復(fù)合層140可形成在半導(dǎo)體晶片120以及第一鑄形材料130上方。甚或，更精確地來說，復(fù)合層140可直接形成在半導(dǎo)體晶片120以及第一鑄形材料130上方。換句話說，復(fù)合層140可與半導(dǎo)體晶片120遠(yuǎn)離晶圓110的表面的至少部分物理接觸。也即，如果任何應(yīng)力作用于半導(dǎo)體晶片120，應(yīng)力會(huì)直接傳遞并作用到復(fù)合層140上，以防止或阻止半導(dǎo)體晶片120受到毀損。

在多個(gè)實(shí)施方式中，復(fù)合層140的第一中間層142可包含金屬軌線(圖未繪示)嵌入于中間層142內(nèi)。同時(shí)，半導(dǎo)體晶片120可還包含其他的主動(dòng)表面(圖未繪示)，此處所述的主動(dòng)表面位于半導(dǎo)體晶片120遠(yuǎn)離晶圓的表面，使得主動(dòng)表面可與中間層142的金屬軌線電性連接，以創(chuàng)造與半導(dǎo)體晶片120電性連接的其他可能的導(dǎo)電路徑。

參照?qǐng)D10，自晶圓110的下表面的一側(cè)，進(jìn)行研磨工藝或薄型化工藝，以減少晶圓110的厚度，直到嵌入于晶圓110中的硅穿孔112遠(yuǎn)離上表面的一端于晶圓110的下表面被暴露為止。在多個(gè)實(shí)施方式中，與半導(dǎo)體晶片120直接接觸的復(fù)合層140可在研磨工藝或薄型化工藝進(jìn)行的過程中，對(duì)半導(dǎo)體封裝體100’的半成品提供強(qiáng)化與支撐。

參照?qǐng)D11以及圖12，多個(gè)導(dǎo)電突塊被形成于晶圓110遠(yuǎn)離半導(dǎo)體晶片120的下表面的一側(cè)，為半導(dǎo)體晶片120創(chuàng)造與其他元件的電性接點(diǎn)。此處所述的制造過程，可與圖7以及圖8中所述的制造過程相對(duì)應(yīng)。

圖13為依據(jù)本發(fā)明多個(gè)實(shí)施方式繪示的示例性的半導(dǎo)體封裝體100在進(jìn)行后續(xù)的步驟中的側(cè)視剖面圖。雖然并未在此處繪示，應(yīng)了解到，晶圓110可具有切割線區(qū)域，配置成自切割線區(qū)域切割晶圓110，將半導(dǎo)體封裝體100與鄰近的另一半導(dǎo)體封裝體100分割。如圖13所繪示的虛線，僅為示例，用以顯示分割半導(dǎo)體封裝體100與鄰近的另一半導(dǎo)體封裝體100的制造流程。在圖13所示的沿著切割線區(qū)域切割的方法，可避免半導(dǎo)體晶片120或半導(dǎo)體封裝體100內(nèi)的其他結(jié)構(gòu)受到毀損。

圖14為依據(jù)本發(fā)明另外的多個(gè)實(shí)施方式繪示的示例的半導(dǎo)體封裝體1400的側(cè)視剖面圖。如同圖14所示，在多個(gè)實(shí)施方式中，半導(dǎo)體封裝體1400可包含晶圓110(基底110)、半導(dǎo)體晶片120、第一鑄形材料130、復(fù)合層140’、中介層150、重分布層160以及焊球170。第一鑄形材料130設(shè)置于半導(dǎo)體晶片120以及復(fù)合層140’之間。復(fù)合層140’可包含第一中間層142、第二鑄形材料144、第二中間層146以及第三鑄形材料148。層疊第一中間層142、第二鑄形材料144、第二中間層146以及第三鑄形材料148，以形成復(fù)合層140’。第二中間層146設(shè)置于第二鑄形材料144上。第三鑄形材料148設(shè)置于第二中間層146遠(yuǎn)離半導(dǎo)體晶片120的表面。在多個(gè)實(shí)施方式中，第一鑄形材料130、第二鑄形材料144以及第三鑄形材料148可使用相同的鑄形材料。在多個(gè)實(shí)施方式中，第一鑄形材料130、第二鑄形材料144以及第三鑄形材料148可使用不相同的鑄形材料。

圖15依據(jù)本發(fā)明另外的多個(gè)實(shí)施方式繪示的半導(dǎo)體封裝體1500在接續(xù)的制作階段的簡單側(cè)視剖面圖。如同圖15所示，在多個(gè)實(shí)施方式中，半導(dǎo)體封裝體1500可包含晶圓110(基底110)、半導(dǎo)體晶片120、第一鑄形材料130、復(fù)合層140’、中介層150、重分布層160以及焊球170。半導(dǎo)體晶片120遠(yuǎn)離晶圓110的表面的至少部分與第一中間層142物理接觸。復(fù)合層140’可包含第一中間層142、第二鑄形材料144、第二中間層146以及第三鑄形材料148。層疊第一中間層142、第二鑄形材料144、第二中間層146以及第三鑄形材料148，以形成復(fù)合層140’。第二中間層146設(shè)置于第二鑄形材料144上。第三鑄形材料148設(shè)置于第二中間層146遠(yuǎn)離半導(dǎo)體晶片120的表面。在多個(gè)實(shí)施方式中，第一鑄形材料130、第二鑄形材料144以及第三鑄形材料148可使用相同的鑄形材料。在多個(gè)實(shí)施方式中，第一鑄形材料130、第二鑄形材料144以及第三鑄形材料148可使用不相同的鑄形材料。

由于此處所述的復(fù)合層140’可提供半導(dǎo)體封裝體1400以及半導(dǎo)體封裝體1500支撐以及強(qiáng)化的功能。進(jìn)一步來說，復(fù)合層140’包含的額外層，像是第二中間層146以及第三鑄形材料148。復(fù)合層140’可提供半導(dǎo)體封裝體1400以及半導(dǎo)體封裝體1500更多變動(dòng)的彈性，并進(jìn)一步加強(qiáng)結(jié)構(gòu)的強(qiáng)度。舉例來說，若第一中間層142內(nèi)嵌入有金屬軌線，則復(fù)合層140’內(nèi)其他層可提供足夠的結(jié)構(gòu)強(qiáng)度，以抵抗應(yīng)力。值得注意的是，此處所述的復(fù)合層140’僅為示例，并非用以限制本發(fā)明，本領(lǐng)域具有通常知識(shí)者可根據(jù)實(shí)際需求調(diào)整復(fù)合層140’的堆疊層數(shù)。

圖16為依據(jù)本發(fā)明多個(gè)實(shí)施方式繪示的半導(dǎo)體封裝體的制作方法1600的流程圖。如圖16所示，半導(dǎo)體封裝體的制作方法1600從步驟1610開始，在晶圓的上表面上方設(shè)置多個(gè)半導(dǎo)體晶片。接續(xù)地，在步驟1620，半導(dǎo)體晶片被鑄形于鑄形材料中。接著，在鑄形半導(dǎo)體晶片后，在半導(dǎo)體晶片的上方形成復(fù)合層。在多個(gè)實(shí)施方式中，在半導(dǎo)體晶片的上方形成復(fù)合層的步驟可包含設(shè)置中間層于半導(dǎo)體晶片上方以及形成鑄形材料于中間層上。在另外的多個(gè)實(shí)施方式中，在半導(dǎo)體晶片的上方形成復(fù)合層的步驟可包含設(shè)置第一中間層于半導(dǎo)體晶片上方、形成第二鑄形材料于第一中間層上、在第二鑄形材料上形成第二中間層以及在第二中間層上形成第三鑄形材料。如此一來，復(fù)合層可提供半導(dǎo)體封裝體的半成品在后續(xù)工藝過程中的強(qiáng)化以及支撐。

在多個(gè)實(shí)施方式中，鑄形半導(dǎo)體晶片的步驟可包含鑄形工藝以及部分鑄形工藝。而部分鑄形工藝中所形成的鑄形材料仍圍繞半導(dǎo)體晶片。在多個(gè)實(shí)施方式中，可自鑄形材料遠(yuǎn)離晶圓的表面，進(jìn)行研磨工藝或薄形化工藝，以薄化鑄形材料高于半導(dǎo)體晶片的部分。在多個(gè)實(shí)施方式中，鑄形材料設(shè)置于半導(dǎo)體晶片與復(fù)合層之間。在其他的多個(gè)實(shí)施方式中，至少部分的半導(dǎo)體晶片遠(yuǎn)離晶圓的表面被暴露。在其他的多個(gè)實(shí)施方式中，復(fù)合層可與至少部分的半導(dǎo)體晶片遠(yuǎn)離晶圓的表面物理接觸。

在多個(gè)實(shí)施方式中，晶圓還具有下表面，相對(duì)于晶圓的上表面。晶圓包含多個(gè)硅穿孔，設(shè)置于晶圓內(nèi)。每個(gè)硅穿孔的一端暴露于晶圓的上表面，且配置成與半導(dǎo)體晶片電性連接。在多個(gè)實(shí)施方式中，半導(dǎo)體封裝體的制作方法1600可還包含形成多個(gè)硅穿孔于晶圓內(nèi)。形成多個(gè)硅穿孔于晶圓內(nèi)的步驟可包含前側(cè)工藝，像是自晶圓的上表面蝕刻晶圓形成穿孔(via)、沉積介電層于晶圓的上表面、沉積阻障層及/或晶種層、填滿穿孔、自晶圓的上表面進(jìn)行拋光工藝以及沉積基屬化層以及鈍化層等步驟，包含但不限于此。

在多個(gè)實(shí)施方式中，半導(dǎo)體封裝體的制作方法1600可還包含在半導(dǎo)體晶片與晶圓之間設(shè)置中介層。在多個(gè)實(shí)施方式中，設(shè)置中介層的步驟可包含通過一個(gè)或多個(gè)工藝，在中介層內(nèi)形成或設(shè)置多個(gè)內(nèi)連線結(jié)構(gòu)。每個(gè)內(nèi)連線結(jié)構(gòu)可電性連接于半導(dǎo)體晶片與硅穿孔之間。

在多個(gè)實(shí)施方式中，半導(dǎo)體封裝體的制作方法1600可還包含在晶圓遠(yuǎn)離半導(dǎo)體晶片的下表面形成多個(gè)導(dǎo)電突塊。在多個(gè)實(shí)施方式中，形成導(dǎo)電突塊的步驟可包含自晶圓的下表面，對(duì)晶圓進(jìn)行研磨工藝，直到至少暴露硅穿孔遠(yuǎn)離上表面的一端為止；以及在晶圓的下表面設(shè)置多個(gè)焊球。在多個(gè)實(shí)施方式中，半導(dǎo)體封裝體的制作方法1600可還包含形成重分布層連接于晶圓以及焊球之間。

綜上所述，本發(fā)明提供一種半導(dǎo)體封裝體的制作方法包含在晶圓的上表面上方設(shè)置多個(gè)半導(dǎo)體晶片；以第一鑄形材料鑄形半導(dǎo)體晶片；以及，在鑄形半導(dǎo)體晶片后，在半導(dǎo)體晶片的上方形成復(fù)合層。根據(jù)前述半導(dǎo)體封裝體的制作方法所形成的半導(dǎo)體封裝體可包含基底、至少一個(gè)半導(dǎo)體晶片、第一鑄形材料以及復(fù)合層。半導(dǎo)體晶片設(shè)置于基底的上表面。第一鑄形材料環(huán)繞半導(dǎo)體晶片。復(fù)合層設(shè)置于半導(dǎo)體晶片上。復(fù)合層包含第一中間層以及第二鑄形材料。第二鑄形材料設(shè)置于第一中間層遠(yuǎn)離半導(dǎo)體晶片的表面。由于復(fù)合層可提供半導(dǎo)體封裝體在制造過程中的強(qiáng)化與支撐，舉例來說，進(jìn)行研磨工藝或薄型化工藝時(shí)，對(duì)抗應(yīng)力的支撐。所以本發(fā)明公開的半導(dǎo)體封裝體的制作方法可提升制造的良率，并讓半導(dǎo)體封裝體對(duì)應(yīng)力具有更強(qiáng)的抵抗能力。

雖然本發(fā)明已經(jīng)以實(shí)施方式公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種變動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。