本發(fā)明涉及碳化硅半導體裝置的制造方法。

背景技術：

以往，在使用碳化硅(SiC)基板、或者在初始基板上層疊外延層而成的碳化硅外延基板(以下，統(tǒng)稱為碳化硅基板)來制作各種器件的情況下，需要進行用于形成單元結構的離子注入工序。并且，在離子注入工序后，需要進行用于使向碳化硅基板進行離子注入的雜質活化的活化熱處理，在使用碳化硅作為半導體材料的情況下，活化熱處理需要在1600℃～1800℃程度的高溫度下進行。已知由于這樣在非常高的溫度下進行活化熱處理，所以在沒有用保護膜保護碳化硅基板的表面的狀態(tài)下進行活化熱處理的情況下，會引起碳化硅基板的表面缺陷。

作為降低因活化熱處理而導致的碳化硅基板的表面缺陷的方法，提出了在添加了甲硅烷(SiH₄)氣體的氬(Ar)氣氣氛中進行活化熱處理的方法。另外，作為降低因活化熱處理而導致的碳化硅基板的表面缺陷的另一方法，公知有在碳化硅基板離子注入雜質后，在利用碳(C)膜覆蓋碳化硅基板的表面的狀態(tài)下進行活化熱處理的方法(例如，參照下述專利文獻1)。作為碳膜的成膜(形成)方法，可使用濺射法和/或化學氣相生長(CVD：Chemical Vapor Deposition)法，使涂覆于碳化硅基板的表面的抗蝕劑碳化的方法等。

現(xiàn)有技術文獻

專利文獻

專利文獻1：日本專利第5673107號公報

技術實現(xiàn)要素：

技術問題

然而，發(fā)明人反復進行了深入的研究，其結果判定，在添加了甲硅烷氣體的氣體氣氛中進行活化熱處理的方法中，難以充分抑制碳化硅基板的表面 缺陷。另外，即使對于在利用碳膜覆蓋碳化硅基板的表面的狀態(tài)下進行活化熱處理的方法，也可能會因熱處理裝置和/或熱處理條件而導致碳化硅基板的表面缺陷。其理由是，因碳膜的成膜方法(濺射法、CVD法、旋涂法)和/或熱處理條件在碳膜產生裂縫。另外，即使在碳膜不產生裂縫，碳膜的厚度和/或膜質在得到作為保護膜的功能的方面不充分的情況下，可能會產生碳化硅基板的表面缺陷。因此，從提高合格率，或確保單元的可靠性出發(fā)，在活化熱處理時保護碳化硅基板表面的保護膜的形成方法有改良的余地。

本發(fā)明為了消除上述的現(xiàn)有技術的問題，目的在于提供一種能夠抑制碳化硅基板的表面缺陷的碳化硅半導體裝置的制造方法。

技術方案

為了解決上述的課題而實現(xiàn)目的，本發(fā)明人等反復進行了深入的研究，其結果發(fā)現(xiàn)，即使硅原子從碳化硅基板的表面蒸發(fā)，也能夠通過向碳化硅基板的表面新供給硅原子而抑制碳化硅基板的表面缺陷。本發(fā)明基于這樣的情況而完成。

為了解決上述的課題，實現(xiàn)本發(fā)明的目的，從而本發(fā)明的碳化硅半導體裝置的制造方法具有下述的特征。首先，進行從以碳化硅為材料的半導體基板的表面將雜質進行離子注入的注入工序。接下來，進行在上述半導體基板的離子注入了雜質的表面形成保護膜的形成工序。接下來，進行對利用上述保護膜覆蓋的狀態(tài)的上述半導體基板進行熱處理而使上述雜質活化的活化工序。在上述形成工序中，形成第一保護膜和第二保護膜的雙層結構的上述保護膜，其中，所述第一保護膜在上述半導體基板的表面上形成，并且供給因上述熱處理導致上述半導體基板中不足的原子，所述第二保護膜在上述第一保護膜的表面上形成，并且在上述熱處理時抑制硅原子從上述半導體基板以及上述第一保護膜蒸發(fā)。

另外，本發(fā)明的碳化硅半導體裝置的制造方法的特征在于，在上述的發(fā)明中，上述第一保護膜為硅膜。

另外，本發(fā)明的碳化硅半導體裝置的制造方法的特征在于，在上述的發(fā)明中，上述第二保護膜為碳膜或者氮化碳膜。

另外，本發(fā)明的碳化硅半導體裝置的制造方法的特征在于，在上述的發(fā)明中，使用硅靶并通過氬氣氣氛下的濺射形成上述第一保護膜。

另外，本發(fā)明的碳化硅半導體裝置的制造方法的特征在于，在上述的發(fā) 明中，上述第一保護膜的厚度為1nm以上且3nm以下。

另外，本發(fā)明的碳化硅半導體裝置的制造方法的特征在于，在上述的發(fā)明中，使用碳靶并通過氬氣氣氛或者包括氮氣的氬氣氣氛下的濺射形成上述第二保護膜。

另外，本發(fā)明的碳化硅半導體裝置的制造方法的特征在于，在上述的發(fā)明中，上述第二保護膜的厚度為20nm以上。

另外，本發(fā)明的碳化硅半導體裝置的制造方法的特征在于，在上述的發(fā)明中，還包括在上述活化工序之后除去上述第二保護膜的除去工序。

另外，本發(fā)明的碳化硅半導體裝置的制造方法的特征在于，在上述的發(fā)明中，設定上述第一保護膜的厚度，以使在上述除去工序后使用X射線光電子分光法而分析上述半導體基板的對上述雜質進行了離子注入的表面的情況下，在上述半導體基板的表面檢測到的碳的峰值強度比碳化硅的峰值強度小的。

另外，本發(fā)明的碳化硅半導體裝置的制造方法的特征在于，在上述的發(fā)明中，設定上述第一保護膜的厚度，以使在上述除去工序后使用X射線光電子分光法而以X射線入射角度45°分析上述半導體基板的對上述雜質進行了離子注入的表面的情況下，出現(xiàn)在結合能285eV～286eV的sp2鍵的上述碳的峰值強度相對于出現(xiàn)在結合能283eV～284eV的上述碳化硅的峰值強度的比值為0.4以下。

根據(jù)上述的發(fā)明，能夠抑制在熱處理時硅原子從碳化硅基板的離子注入面(以碳化硅為材料的半導體基板的離子注入了雜質的表面)蒸發(fā)。另外，即使在熱處理時硅原子從碳化硅基板的離子注入面蒸發(fā)，也可從與碳化硅基板的離子注入面接觸的硅膜供給硅原子，碳化硅基板的離子注入面的硅原子的蒸發(fā)位置被修復。

有益效果

根據(jù)本發(fā)明的碳化硅半導體裝置的制造方法，起到能夠抑制碳化硅基板的表面缺陷的效果。

附圖說明

圖1A是表示實施方式的碳化硅半導體裝置的制造方法的概要的流程圖。

圖1B是表示實施方式的碳化硅半導體裝置的制造過程中的狀態(tài)的剖視 圖。

圖2是示意性地表示以往的碳化硅半導體裝置的制造方法的碳化硅基板的表面的狀態(tài)的說明圖。

圖3是表示以往的碳化硅半導體裝置的制造方法的碳化硅基板的表面的凹凸狀態(tài)的剖視圖。

圖4是表示以往的碳化硅半導體裝置的制造方法的碳化硅基板的表面的化學結合狀態(tài)的特性圖。

圖5是表示本發(fā)明的碳化硅半導體裝置的制造方法的碳化硅基板的表面的化學結合狀態(tài)的特性圖。

圖6是表示本發(fā)明的碳化硅半導體裝置的制造方法的碳化硅基板的表面的狀態(tài)的俯視圖。

符號說明

1 碳化硅基板

2 硅膜

3 碳膜

4 保護膜

具體實施方式

以下參照附圖，詳細說明本發(fā)明的碳化硅半導體裝置的制造方法的優(yōu)選的實施方式。應予說明，在以下的實施方式的說明以及附圖中，對相同的構成標記相同的符號，省略重復的說明。另外，關于密勒指數(shù)的標記，“-”表示附加于緊隨其后的指數(shù)的橫線(bar)，通過在指數(shù)前附加“-”來表示負的指數(shù)。

(實施方式)

對實施方式的碳化硅半導體裝置的制造方法進行說明。圖1A是表示實施方式的碳化硅半導體裝置的制造方法的概要的流程圖。圖1B是表示實施方式的碳化硅半導體裝置的制造過程中的狀態(tài)的剖視圖。首先，準備碳化硅基板(半導體晶圓)1，通過通常的有機清洗法和/或RCA清洗法進行清洗(步驟S1)。碳化硅基板1例如可以是以將(000-1)面(所謂的C面)相對于結晶軸傾斜例如4°左右的(帶有偏離角)面作為正面的碳化硅體基板。另外， 碳化硅基板1例如可以是在以碳化硅為材料的初始基板上層疊外延層而成的碳化硅外延基板。即，碳化硅基板1例如可以是以四層周期六方晶(4H-SiC)等的碳化硅為材料的半導體基板。

接下來，在將碳化硅基板1加熱到例如500℃左右的溫度的狀態(tài)下，通過通常的離子注入裝置從碳化硅基板1的正面(以下，稱為離子注入面)將雜質進行離子注入(步驟S2)。步驟S2的離子注入是用于在碳化硅基板1形成預定器件的單元結構的離子注入工序，其離子種類、注入劑量根據(jù)各器件的設計條件而不同。作為一個例子，以距離基板正面為0.45μm以上且0.85μm以下程度的深度，以成為總注入劑量為2×10¹⁴/cm²左右的箱形輪廓的方式，利用290keV以上且700keV以下程度的加速能注入氮氣(N)。并且，以距離基板正面為0.35μm以下程度的深度，以成為總注入劑量為8×10¹⁴/cm²左右的箱形輪廓的方式，利用20keV以上350keV以下程度的加速能注入磷(P)。

接下來，例如通過濺射，在碳化硅基板1的離子注入面上，形成用于供給因后述的活化熱處理導致碳化硅基板1中不足的原子的材料膜，具體而言形成硅(Si)膜(第一保護膜)2來作為保護膜4(步驟S3)。因熱處理導致碳化硅基板1中不足的原子是指在活化熱處理時從碳化硅基板1蒸發(fā)的硅原子。接下來，例如通過濺射，在硅膜2的表面，形成碳(碳：C)膜或者氮化碳膜(CN_x)(以下，統(tǒng)稱為碳膜(第二保護膜)3)來作為保護膜4(步驟S4)。即，通過步驟S3、S4的處理，在碳化硅基板1的離子注入面上，形成依次層疊了硅膜2以及碳膜3的雙層結構的保護膜4。

在步驟S3中，例如可以在DC(直流：Direct Current)磁控濺射裝置的處理爐(室)內插入碳化硅基板1，使用純度99.99％的硅靶，在氬(Ar)氣氣氛中進行磁控濺射而形成硅膜2。此時，例如可以將基板溫度設為室溫(例如25℃)以上且300℃以下的程度，將直流電力調整為1W/cm²。硅膜2的厚度t例如基于后述的活化熱處理的條件和/或碳膜的厚度、膜質等，設定成距離活化熱處理后的碳化硅基板1的離子注入面或者距離碳化硅基板1的離子注入面為預定深度中的元素組成和/或元素量、結合狀態(tài)等為后述的預定條件。具體而言，硅膜2的厚度t優(yōu)選為例如1nm以上且3nm以下程度(1≤t≤3)。其理由如下所述。硅膜2的厚度t不足1nm的情況下(t＜1)，可能無法充分得到硅膜2的作為保護膜4的功能。另外，硅膜2的厚度t超過3nm的情況下(t＞3)，在碳化硅基板1的離子注入面殘留有硅膜2。由此，除去 后述的碳(C)膜3的(例如氧灰化)時，可能在碳化硅基板1的離子注入面形成氧化硅(SiO₂)。因此，硅膜2的厚度t進一步優(yōu)選為被設定為在活化熱處理后幾乎不殘留硅膜2的程度的厚度。

在步驟S4中，例如可以使用純度99.99％的碳靶，在氬(Ar)氣氣氛中或者添加了氮(N₂)氣的氬氣氣氛中進行濺射而形成碳膜3。此時，例如可以調整成基板溫度為室溫以上且300℃以下的程度，直流電力變?yōu)?W/cm²。另外，步驟S4的處理優(yōu)選例如使用相同的濺射裝置而緊接著步驟S3的處理之后進行，以使步驟S3的處理后的碳化硅基板1不暴露于大氣。碳膜3的厚度根據(jù)器件的單元結構和/或成膜裝置、用于后述的活化熱處理的熱處理裝置而進行各種變更，設定為可充分得到本發(fā)明的效果的厚度。具體而言，碳膜3的厚度例如可以為20nm。另外，例如在碳化硅基板1的離子注入面產生了與器件的單元結構相應的階梯差的情況等基于碳膜3的階梯覆蓋(階梯差覆蓋性)增加碳膜3的厚度(例如20nm以上)?；诔赡ぱb置、熱處理裝置的規(guī)格增加碳膜3的厚度(例如20nm以上)。

接下來，進行使用于在碳化硅基板1內進行離子注入的雜質活化的活化熱處理(步驟S5)。在步驟S5中，例如首先，在熱處理裝置的處理爐內插入碳化硅基板1，將處理爐內抽真空至7.5×10^-5Torr以下的程度。其后，可以向處理爐內導入氬氣，在60Torr以上且100Torr以下的程度的壓力下，以1分鐘以上且5分鐘以下的處理時間進行1600℃以上且1800℃以下程度的高溫度的活化熱處理。在該活化熱處理時，從硅膜2向碳化硅基板1的離子注入面供給硅原子，硅膜2幾乎不殘留。接下來，冷卻碳化硅基板1直到碳化硅基板1變成能夠從熱處理裝置的處理爐取出的溫度。接著，除去(灰化)碳膜3的(步驟S6)。步驟S6的灰化例如可以將導入到灰化裝置的處理爐內的氧(O₂)氣減壓到5Pa左右，在供給高頻(RF：Radio Frequency)電力而生成的氧等離子體中進行5分鐘左右。而且，通過依次進行其后的工序而形成剩余的單元結構，將半導體晶圓切割(Dicing)為芯片狀，完成實施方式的碳化硅半導體裝置。

接下來，檢驗實施方式的碳化硅半導體裝置的制造方法的碳化硅基板的表面的狀態(tài)。首先，作為比較，對以往的碳化硅半導體裝置的制造方法的碳化硅基板的表面的狀態(tài)進行說明。圖2是示意性地表示以往的碳化硅半導體裝置的制造方法的碳化硅基板的表面的狀態(tài)的說明圖。圖3是表示以往的碳 化硅半導體裝置的制造方法的碳化硅基板的表面的凹凸狀態(tài)的剖視圖。

圖4是表示以往的碳化硅半導體裝置的制造方法的碳化硅基板的表面的化學結合狀態(tài)的特性圖。作為以往例，準備以下的試樣，在碳化硅基板101的進行了離子注入的一側的主面(以下，稱為離子注入面)僅形成碳膜(未圖示)來作為保護膜，在氬氣氛中中進行5分鐘的1700℃溫度的活化熱處理，之后除去(灰化)了碳膜。

對以往例的離子注入面利用掃描式電子顯微鏡(SEM：Scanning Electron Microscope)以10000倍的倍率進行表面觀察，并將其結果示于圖2。對以往例的離子注入面的截面狀態(tài)利用原子力顯微鏡(AFM：Atomic Force Microscope)進行觀察，并將其結果示于圖3。對以往例的離子注入面的化學結合狀態(tài)利用角度分解型X射線光電子分光(XPS：X-ray Photoelectron Spectroscopy)法進行檢測，并將其結果示于圖4。圖4的橫軸為原子的結合能(eV)，縱軸為光電子的強度(任意單位(a.u.：arbitrary unit))。圖4中，是X射線入射角度越小越靠近最外層表面(越淺)的深度的信息(圖5中也相同)。這里選擇在離子注入面產生了表面缺陷的試樣。如圖2所示，以往例中，在離子注入面的某些位置觀察到凹陷(涂黑部分)102，可確認產生了表面缺陷。

根據(jù)圖3所示的結果，可確認在以往例的離子注入面產生的凹陷102的深度為數(shù)nm至10nm的程度，即使在沒有產生凹陷102的部分也產生了1nm程度的凹凸103。根據(jù)圖4所示的結果，在以往例中，對于距離離子注入面較淺的部分(X射線入射角度：5°以及30°)，可確認在285eV附近存在sp2鍵的碳(C_sp2)的峰值111。另外，對于距離離子注入面較深的部分(X射線入射角度：60°以及90°)，可確認是sp2鍵的碳(C_sp2)的峰值111(285eV附近)和碳化硅(SiC)的峰值112(283eV附近)的混合存在的狀態(tài)。即，可知距離離子注入面越淺，只有硅原子越容易從碳化硅蒸發(fā)而被除去，碳變成主導。比sp2鍵的碳(C_sp2)的峰值111更高結合能的一側是碳的1軌道(C_1s)的峰值。這樣，可知由于氬氣氣氛中的高溫度的活化熱處理，硅原子易于從離子注入面蒸發(fā)是碳化硅基板101的表面缺陷的重要因素之一。

根據(jù)這些結果，可確認在僅利用碳膜保護碳化硅基板的離子注入面的狀態(tài)下進行高溫度的活化熱處理的情況下，根據(jù)碳膜的狀態(tài)(厚度、膜質)和/或熱處理裝置的不同，碳膜作為保護膜不能夠充分地發(fā)揮作用，會在離子注 入面產生表面缺陷。即，可知如以往例在僅利用碳膜的保護膜中，無法充分抑制硅原子從碳化硅基板1的離子注入面蒸發(fā)。以往例中產生的該現(xiàn)象雖然不會時常發(fā)生，但本發(fā)明人通過深入的研究確認了是以多次中發(fā)生一次的比例出現(xiàn)上述現(xiàn)象。具體而言，例如在對用于形成碳膜的濺射裝置、熱處理裝置的處理爐進行變更的情況等，即使在相同的方法和條件下進行處理也得不到再現(xiàn)性，可確認有時在離子注入面產生表面缺陷。

接下來，對本發(fā)明的碳化硅半導體裝置的制造方法的碳化硅基板1的表面的狀態(tài)進行說明。圖5是表示本發(fā)明的碳化硅半導體裝置的制造方法的碳化硅基板的表面的化學結合狀態(tài)的特性圖。圖6是表示本發(fā)明的碳化硅半導體裝置的制造方法的碳化硅基板的表面的狀態(tài)的俯視圖?；谏鲜龅膶嵤┓绞降奶蓟璋雽w裝置的制造方法，準備以下的試樣，即在碳化硅基板1的離子注入面形成依次層疊了硅膜2以及碳膜3的保護膜4，在活化熱處理后除去(灰化)碳膜3(以下，稱為實施例)?；罨療崽幚淼臈l件與上述以往例相同。

將實施例的離子注入面的化學結合狀態(tài)利用角度分解型XPS法進行檢測，將其結果示于圖5。將檢測時的X射線入射角度設為45°。圖5的注釋所示的數(shù)值為硅膜2的厚度t。將實施例的各試樣的硅膜2的厚度t設為0nm～3nm。硅膜2的厚度t＝0nm是指沒有硅膜2，僅形成碳膜3作為保護膜4的狀態(tài)，相當于現(xiàn)有技術。對于硅膜2的厚度t＝0nm的試樣，選擇在離子注入面產生了表面缺陷的試樣。圖5所示的光電子的強度(縱軸的值)以硅膜2的厚度t＝0nm下的sp2鍵的碳(C_sp2)的峰值11為1來表示相對值。在比sp2鍵的碳的峰值11更低結合能的一側檢測到碳化硅(SiC)的峰值12，在比sp2鍵的碳的峰值11更高結合能的一側檢測到碳的第一軌道(C_1s)的峰值，這與上述以往例(參照圖4)相同。

根據(jù)圖5所示的結果可知，在硅膜2的厚度t＝0nm下，與上述以往例同樣地，sp2鍵的碳的峰值11的強度比碳化硅的峰值12的強度大。另一方面，可確認通過將硅膜2的厚度t設為1nm，與硅膜2的厚度t＝0nm的情況相比，能夠大幅度減小sp2鍵的碳的峰值11的強度，且能夠相對地增大碳化硅的峰值12的強度。并且，可確認將硅膜2的厚度t增厚至2nm以及3nm，能夠進一步增大碳化硅的峰值12的強度與sp2鍵的碳的峰值11的強度比。

例如，使用XPS法以X射線入射角度45°分析碳化硅基板1的離子注 入面時，將出現(xiàn)在結合能283eV～284eV附近的碳化硅的峰值12的強度h1規(guī)定為1.0時的、出現(xiàn)在結合能285eV～286eV附近的sp2鍵的碳的峰值11的強度h2的比值(＝h2/h1)優(yōu)選為0.4以下。強度h1、h2是進行了通常的背景校正的數(shù)值。圖5中示出了例如通過直線近似法而進行背景校正的情況，在該情況下，強度h1、h2是基于背景的強度的近似直線10而從測定值中減去背景的強度的數(shù)值。背景的強度的近似直線10是連接將sp2鍵的碳的峰值11以及碳化硅的峰值12夾在中間的兩點(sp2鍵的碳的峰值11的高結合能側的端部和碳化硅的峰值12的低結合能側的端部這兩點)的直線。

由其結果可確認，通過在碳化硅基板1與碳膜3之間進一步插入硅膜2作為保護膜4，能夠大幅度抑制硅原子從碳化硅基板1的離子注入面蒸發(fā)。即，可確認在進行活化熱處理時，從硅膜2向碳化硅基板1的離子注入面供給硅原子。若使硅膜2的厚度t比3nm厚(t＞3)，則可能會如上所述因在碳化硅基板1的離子注入面殘留硅膜2而形成氧化硅。

因此，硅膜2的厚度t優(yōu)選為以在碳化硅基板1的離子注入面以比碳化硅的峰值12的強度低的強度殘留sp2鍵的碳的峰值11(即硅原子不足)程度向碳化硅基板1的離子注入面供給硅原子的厚度。

對實施例的離子注入面的平面狀態(tài)通過AFM以5μm×5μm的范圍進行觀察，將其結果示于圖6。圖6中示出了，硅膜2的厚度t＝3nm時的實施例的離子注入面。在以往例(參照圖3)中可確認，5μm的范圍內觀察到多個凹陷102和/或凹凸103，即為產生表面缺陷，但如圖6所示，在實施例中，平坦性非常好，由AFM圖像測定的離子注入面的凹凸的高低差(階梯差)的均方根(RMS：Root Mean Square)為0.15nm。

根據(jù)其結果可確認，通過在碳化硅基板1和碳膜3之間進一步插入硅膜2作為保護膜4，能夠將碳化硅基板1的離子注入面維持在非常平坦的狀態(tài)。因此，在本發(fā)明中，在碳化硅半導體裝置的制成(制造)中，也能夠提高碳化硅半導體裝置的可靠性。發(fā)明人確認了即使在變更了濺射裝置和/或熱處理裝置的處理爐的情況下圖5、6所示的結果也可良好地得到再現(xiàn)性。

如上所述，根據(jù)實施方式，通過將形成于碳化硅基板的離子注入面的保護膜設為依次層疊了硅膜以及碳膜的雙層結構，使硅膜的表面變成硅層(碳化硅基板以及硅膜的層疊)的最外層表面。由此，碳化硅基板的離子注入面位于距離硅層的最外層表面為與硅膜的厚度對應的深度的位置，因而能夠抑 制活化熱處理時硅原子從碳化硅基板的離子注入面蒸發(fā)。另外，即使在活化熱處理時硅原子從碳化硅基板的離子注入面蒸發(fā)，也可從與碳化硅基板的離子注入面接觸的硅膜供給硅原子，碳化硅基板的離子注入面的硅原子的蒸發(fā)位置被修復。由此，在碳化硅基板的離子注入面產生因活化熱處理而導致的表面缺陷，即使在活化熱處理后也可維持碳化硅基板的離子注入面的平坦性。

因此，能夠提高碳化硅半導體裝置的可靠性。另外，通過將保護膜設為上述雙層結構，從而硅膜被碳膜覆蓋，由此能夠抑制硅原子從硅膜蒸發(fā)。因此，硅膜的厚度的設定變得容易。

以上，本發(fā)明并不限于上述的實施方式，能夠在不脫離本發(fā)明的主旨的范圍內進行各種變更。例如，在上述的實施方式中，舉例說明了將碳化硅基板的正面設為帶有4°左右的偏離角的(000-1)面的情況，但也可以將碳化硅基板的正面設為(0001)面(所謂的Si面)，偏離角也可以進行各種變更。另外，即使在從碳化硅基板的背面將雜質進行離子注入的情況下，通過在碳化硅基板的背面上依次形成硅膜以及碳膜作為保護膜，可得到同樣的效果。

另外，本發(fā)明使用碳化硅作為半導體材料，并且能夠用于通過離子注入以及其后的活化熱處理而形成單元結構的各種碳化硅半導體裝置。例如可以在絕緣柵型場效應晶體管(MOSFET：Metal Oxide Semiconductor Field Effect Transistor)、絕緣柵雙極型晶體管(IGBT：Insulated Gate Bipolar Transistor)，肖特基勢壘二極管(SBD：Schottky Barrier Diode)等應用本發(fā)明。

產業(yè)上的可利用性

如上所述，本發(fā)明的碳化硅半導體裝置的制造方法在通過離子注入以及其后的活化熱處理形成單元結構的碳化硅半導體裝置中有用。